JP2013032965A

JP2013032965A - 半導体装置の検査装置及び半導体装置の検査方法

Info

Publication number: JP2013032965A
Application number: JP2011169113A
Authority: JP
Inventors: Tomoko Yamada; 友子山田; Hiroshi Yarita; 宏鑓田; Koichi Kimura; 好壱木村
Original assignee: Honda Motor Co Ltd
Current assignee: Honda Motor Co Ltd
Priority date: 2011-08-02
Filing date: 2011-08-02
Publication date: 2013-02-14

Abstract

【課題】半導体装置としての耐久性能に影響を与えるボイドの有無や位置を精度よく検出することが可能な半導体装置の検査装置及び半導体装置の検査方法を提供する。
【解決手段】基板上にはんだ接合により半導体素子６を実装した半導体装置２の検査装置１において、半導体素子６にＯＮ電圧を印加する電源供給部１２と、半導体素子６にＯＮ電圧を印加したときに、半導体素子６に短絡電流を通電させる短絡回路１５と、はんだ接合部に生じるボイドのサイズ及び位置と短絡耐量時間との関係から予め設定された所定時間だけ半導体素子６に短絡電流を通電する制御手段１１と、を備える構成とする。
【選択図】図１

Description

本発明は、半導体装置の空孔（以下、ボイドと言う）を検査する半導体装置の検査装置及び半導体装置の検査方法に関する。

従来、はんだ接合部を非破壊検査する方法として、Ｘ線透過や、Ｘ線ＣＴ検査、超音波探傷等により接合部の画像を撮影し、画像中のはんだ部とボイド部の割合をもとに接合部の良否を判定する方法があった。また、ＰＮ接合を有する半導体電子部品のはんだ接合部の検査方法として、微少電流下でのＰＮ接合順電圧を予め測定し、次に同順方向に大きな電流を通電して半導体電子部品を充分に発熱させ、通電終了後に微少電流におけるＰＮ接合順電圧を再び測定して、通電前のＰＮ接合順電圧と比較することで、はんだ部のクラックの有無を検査する方法が知られている（例えば、特許文献１参照）。

特開２００５−３１０８８４号公報

しかしながら、上述したＸ線透過等の断層撮影による方法では、はんだ部とボイド部の割合が撮影する断面の位置や二値化処理の閥値等によって変化するために一定の検出精度を保つことが容易でなく、高価な機材が必要であるため、導入は容易ではない。
また、上述したＰＮ接合を有する半導体電子部品のはんだ接合部の検査方法は、半導体装置としての耐久性能に影響を与えるボイドの有無や位置を検査する場合には適用できるものではない。
本発明は、上述した事情に鑑みてなされたものであり、半導体装置としての耐久性能に影響を与えるボイドの有無や位置を精度よく検出することが可能な半導体装置の検査装置及び半導体装置の検査方法を提供することを目的とする。

上記目的を達成するために、本発明は、基板上にはんだ接合により半導体素子を実装した半導体装置の検査装置において、前記半導体素子にＯＮ電圧を印加する電源供給部と、前記半導体素子にＯＮ電圧を印加したときに、前記半導体素子に短絡電流を通電させる短絡回路と、はんだ接合部に生じるボイドのサイズ及び位置と短絡耐量時間との関係から予め設定された所定時間だけ前記半導体素子に短絡電流を通電する制御手段と、を備えたことを特徴とする。
上記構成によれば、半導体素子の破壊の有無により、半導体装置としての耐久性能に影響を与えるボイドの有無及び位置を検査できる。この方法は、特殊な機材を利用することなく低コストで容易に実行可能である上、測定毎のばらつきが極めて小さく、容易に高精度で検査できる。

上記構成において、前記制御手段は、前記半導体装置に規定される短絡耐量時間だけ前記半導体素子に短絡電流を通電し、その後、前記所定時間だけ前記半導体素子に短絡電流を通電してもよい。
上記構成によれば、１回目の短絡電流の通電による半導体素子の破壊の有無から、半導体素子の欠陥の有無を検査でき、２回目の短絡電流の通電による半導体素子の破壊の有無から、半導体装置としての耐久性能に影響を与えるボイドの有無及び位置を検査できる。検査を２段階に分けることにより、半導体素子の異常か、半導体素子の実装時の異常かを分別でき、どの工程で異常が発生したかを確認できる。また、１回目の短絡電流の通電によって半導体装置が発熱するため、２回目の短絡電流の通電でのボイドの検出感度が上がる。

上記構成において、半導体装置を当該半導体装置の使用温度に昇温し、保温した状態で前記半導体素子に短絡電流を通電してもよい。
上記構成によれば、実際の使用環境に近い条件で検査できるので、半導体装置としての耐久性能に影響を与えるボイドの有無及び位置を効果的に検出できる。また、半導体装置を保温するため、ボイドの検出感度を上げることができる。

また、本発明は、基板上にはんだ接合により半導体素子を実装した半導体装置の検査方法において、前記半導体素子にＯＮ電圧を印加したときに、前記半導体素子に短絡電流を通電させる短絡回路を前記半導体素子に形成し、前記はんだ接合部に生じるボイドのサイズと短絡耐量時間との関係から予め設定された所定時間だけ前記半導体素子に短絡電流を通電することを特徴とする。
上記構成によれば、半導体素子の破壊の有無により、半導体装置としての耐久性能に影響を与えるボイドの有無及び位置を検査できる。この方法は、特殊な機材を利用することなく低コストで容易に実行可能である上、測定毎のばらつきが極めて小さく、容易に高精度で検査できる。

本発明によれば、半導体装置としての耐久性能に影響を与えるボイドの有無及び位置を、高価な機材を必要としない方法によって、容易に高精度で検査できる。

また、１回目の短絡電流の通電により、半導体素子の欠陥の有無を検査でき、２回目の短絡電流の通電により、半導体装置としての耐久性能に影響を与えるボイドの有無及び位置を検査できる。検査を２段階に分けることにより、半導体素子の異常か、半導体素子の実装時の異常かを分別でき、どの工程で異常が発生したかを確認できる。また、１回目の短絡電流の通電によって半導体装置が発熱するため、２回目の短絡電流の通電でのボイドの検出感度が上がり、半導体装置としての耐久性能に影響を与えるボイドをより精度良く検査できる。

また、実際の使用環境に近い条件で検査できるので、半導体装置としての耐久性能に影響を与えるボイドの有無及び位置を効果的に検出できる。また、半導体装置を保温するため、ボイドの検出感度が上がり、半導体装置としての耐久性能に影響を与えるボイドをより精度良く検査できる。

本発明の実施形態に係る検査装置の検査対象としてのアーム（半導体装置）の構成を示す平面図である。アームを模式的に示す断面図である。ボイドのサイズ及び位置と短絡耐量時間との関係を取得する行程を示す説明図であり、（Ａ）はボイド形成行程を、（Ｂ）はボイドが形成されたはんだを、（Ｃ）ははんだ付け行程を示す図である。ボイドのサイズと短絡耐量時間との関係を示すグラフである。図４の関係をボイド率と短絡耐量との関係として示すグラフである。検査装置による検査方法を示すフローチャートである。検査工程を示す説明図である。

以下、図面を参照して本発明の実施形態について説明する。なお、以下の説明では、パワー半導体装置として、直流を交流に変換する電力変換装置たるインバータ装置のアームを例示し、当該アームを被試験デバイス（いわゆる、ＤＵＴ）として検査する検査装置について説明する。
図１は、本実施形態に係る検査装置１の検査対象としてのアーム２を模式的に示す断面図である。図２は、アーム２を模式的に示す断面図である。
検査装置１は、図１に示すように、インバータ装置が備える１相分のアーム２を検査する装置である。アーム２は、逆並列接続されたダイオード４を有する２つのスイッチング素子（半導体素子）６を直列接続して構成されており、電位が高圧側（「Ｐ側」）のラインと、低圧側（「Ｎ側」）のラインとの間に接続され、アーム２の中点Ｐから出力が得られる。スイッチング素子６には、パワー半導体素子の一例たるＩＧＢＴが用いられている。アーム２は、パワーモジュールに組み込む前のベアチップ状態で検査される。

スイッチング素子６が実装される基板３は、図２に示すように、セラミックス層３１、銅箔３２，３３、及び、銅箔３３にはんだ接合部３５を介して接合された放熱ベース部３６を有し、銅箔３２にはスイッチング素子６がはんだ接合部３４により接合されている。セラミックス層３１は熱伝導性の高いセラミックス材料で構成され、スイッチング素子６が発する熱が銅箔３２、セラミックス層３１、銅箔３３及びはんだ接合部３５を経て、所定厚さの銅板等からなる放熱ベース部３６に伝えられ、放熱される。
スイッチング素子６は、アーム２の周囲を囲む樹脂ケースに設けられた外部端子（不図示）と、導電ワイヤたるアルミニウム製のワイヤ３７，３８により電気的に接続されている。ワイヤ３７はエミッタ又はコレクタ端子に接続されて主要電流を通電する通電線であり、ワイヤ３８はベース端子に接続されて信号を入力する信号線である。

ところで、スイッチング素子６の材料となるシリコンウエハの状態での結晶格子に潜在的な欠陥（例えば、孔）がある場合や、スイッチング素子６にワイヤ３７，３８を接合する際（ワイヤボンディング行程）にスイッチング素子６に傷が生じた場合、ワイヤ３７，３８の接合不良がある場合に、スイッチング素子６に短絡電流が流れると、パワーモジュールの仕様に規定する短絡耐量時間内であっても、スイッチング素子６が破壊することがある。なお、スイッチング素子６の潜在的な欠陥、ワイヤボンディング行程で生じるスイッチング素子６の損傷、ワイヤ３７，３８の接合不良を、以下単に欠陥と言う。

また、一般にはんだ接合部３４，３５には、ボイド２０が発生することがある。はんだ接合部３４，３５にボイド２０があると、ボイド２０部分の放熱経路が寸断されることとなり、ボイド２０がない部分に比べ温度が上昇する。スイッチング素子６は、温度上昇によって熱暴走を起こす特性があり、それにより破壊されるおそれがある。
そこで、本実施形態では、検査装置１により、スイッチング素子６の欠陥を検査するとともに、アーム２の耐久性能に影響を与えるボイド２０の有無や位置を検査する。

検査装置１は、図１に示すように、検査装置１の全体を中枢的に制御する制御部（制御手段）１１と、制御部１１の制御に従ってスイッチング素子６に通電する電源部（電源供給部）１２と、この電源部１２の高圧側に接続されるＰ側バスライン１３と、低圧側に接続されるＮ側バスライン１４とを備え、これらＰ側バスライン１３及びＮ側バスライン１４にアーム２が電気的に接続されている。
制御部１１は、図示しないＣＰＵ、ＣＰＵが実行する制御プログラム及び各種設定値のデータ等を記憶したＲＯＭ、ＣＰＵが処理するプログラムやデータを一時的に記憶するＲＡＭ等を備え、ＣＰＵが制御プログラムを実行することによって検査装置１の各部を制御する。

一のスイッチング素子６（本実施形態では、Ｐ側）には、ゲート端子に制御信号としてのゲート電圧を与えて駆動するゲートドライブ回路ＧＤが接続されている。他のスイッチング素子６（本実施形態では、Ｎ側）には、コレクタ−エミッタ間を短絡させる短絡回路１５が設けられている。
また、検査装置１は、一のスイッチング素子６に流れる電流（コレクタ電流）Ｉｃを測定する電流測定器１６と、アーム２を所定温度に昇温して保温する保温手段（不図示）とを備えている。

制御部１１は、保温手段によってアーム２を所定温度に保温した状態で、電源部１２により、第１の時間ｔ１だけスイッチング素子６にＯＮ電圧を印加して短絡電流を通電し、スイッチング素子６の破壊の有無によってアーム２の欠陥を検査する第１の検査と、第１の検査の後、電源部１２により、第２の時間（所定時間）ｔ２だけスイッチング素子６にＯＮ電圧を印加して短絡電流を通電し、スイッチング素子６の破壊の有無によってボイド２０の有無を検査する第２の検査とを行う。制御部１１は、第１の検査で上昇したスイッチング素子６の温度が下がりきる前に、第２の検査を行う。制御部１１は、第１の時間ｔ１、第２の時間ｔ２、及び第１の時間ｔ１と第２の時間ｔ２の間の待機時間Δｔを予めＲＯＭに記憶している。

第１の時間ｔ１は、パワーモジュールの設計上短絡する可能性のある時間であって、パワーモジュール（アーム２）の仕様に規定される短絡耐量時間、例えば、略３μ秒〜６μ秒に設定される。短絡電流の通電時間が短絡耐量時間であれば、アーム２の発熱がスイッチング素子６に留まる。本実施形態では、アーム２の発熱をスイッチング素子６に留まらせるべく、第１の時間ｔ１を略４μ秒としている。
一方、第２の時間ｔ２は、予め取得したボイド２０のサイズ及び位置と短絡時に破壊に至る時間（短絡耐量時間）との関係に基づいて、アーム２の要件を満たすボイド２０のサイズ及び位置を検出可能な時間として設定される。

図３は、ボイド２０のサイズ及び位置と短絡耐量時間との関係を取得する行程を示す説明図であり、図３（Ａ）はボイド２０の形成行程を、図３（Ｂ）はボイド２０が形成されたはんだ４１を、図３（Ｃ）ははんだ付け行程を示す図である。
まず、図３（Ａ）に示すように、シート状のはんだ４１の任意の位置に、先端が任意のポンチ径であるポンチ４２を打ち付け、図３（Ｂ）に示すように、はんだ４１に所定サイズの孔４１Ａを空ける。

次に、図３（Ｃ）に示すように、放熱ベース部３６上に孔を空けていないはんだ４３を介して基板３を配置し、基板３上に孔４１Ａを空けたはんだ４１を介してスイッチング素子６を配置する。基板３やスイッチング素子６の傾きを調整するため、必要であればスイッチング素子６の上に錘（不図示）を載せる。
そして、この積層体をリフロー炉（不図示）に入れてリフロー加熱することにより、基板３、スイッチング素子６、及び放熱ベース部３６がはんだ接合部３４，２５を介して接合されアーム２を形成する。このとき、通常ボイド除去を目的として行うはんだ溶融温度以上での真空引きは行わずに、アーム２を冷却する。これにより、はんだ４１の孔４１Ａを空けた部分には、リフロー加熱によりはんだが溶融しても広がらず、はんだ４１の孔４１Ａがポンチ径と略同一の大きさのボイド２０となる。

このように形成したアーム２を図１に示す検査装置１に接続し、短絡電流を印加して、スイッチング素子６が破壊に至った通電時間（短絡耐量時間）を測定する。また、ボイド２０のサイズ（ボイド径）及び位置を変えて、ボイド２０のサイズ及び位置と短絡耐量時間との関係を取得する。
ボイド２０のサイズ及び位置と短絡耐量時間との関係を取得する際に、サーモビューワ等の温度センサを用い、スイッチング素子６の温度を測定すると、信号入力のためのワイヤ３８の接合部では、主要電流が通電されるワイヤ３７の接合部に比べ、発熱が小さい。したがって、ワイヤ３８の接合部直下のボイド２２は、ワイヤ３７の接合部直下のボイド２１に比べ、耐久性能に与える影響が小さい。そこで、本実施形態では、ワイヤ３７の接合部直下に形成したボイド２１のサイズと短絡耐量時間との関係に基づき第２の時間を設定している。

図４は主要電流が通電されるワイヤ３７の接合部直下に形成したボイド２１のサイズと短絡耐量時間との関係を示すグラフであり、図５は図４の関係をボイド率と短絡耐量との関係として示すグラフである。図中、横軸はボイド径（サイズ）、縦軸は短絡耐量時間である。また、Ａは実測データの平均、Ｂは９９．７％信頼区間、Ｃは実測データの近似曲線を示す。
図４及び図５に示すように、ボイド径が大きくなるほど、すなわち、ボイド率が高くなるほど、短絡耐量時間は短くなる。
本実施形態では、例えば、ボイド率５％を不良品とすべく、短絡耐量を略１２μ秒としている。

以下、アーム２の検査方法について説明する。
図６は、検査装置１による検査方法を示すフローチャートである。
まず、アーム２は、検査装置１に接続され、検査装置１の保温手段によってアーム２の使用温度、例えば、１２０〜１６０℃の所定温度に昇温されて保温される。これにより、実際の使用環境に近い条件で検査できるので、アーム２としての耐久性能に影響を与えるボイド２０の有無及び位置を効果的に検出できる。また、アーム２を保温するため、ボイド２０の検出感度が上がり、アーム２としての耐久性能に影響を与えるボイド２０をより精度良く検査できる。

図６に示すように、検査装置１の制御部１１は、電源部１２を制御して、第１の時間ｔ１だけスイッチング素子６に短絡電流を通電する（ステップＳ１）。このとき、制御部１１は、電流測定器１６が計測した電流Ｉｃと通電時間を監視している。
次いで、制御部１１は、短絡電流によってスイッチング素子６が破壊されたか否か判定する（ステップＳ２）。ここで、本実施形態では、制御部１１は、図示しないサーモビューワ等の温度センサを用い、スイッチング素子６の温度を測定し、スイッチング素子６の温度が所定の破壊温度Ｔｂに到達した場合に、スイッチング素子６が破壊したと判定する。
スイッチング素子６が破壊された場合（ステップＳ２：Ｙｅｓ）、制御部１１は、スイッチング素子６に欠陥があるとして、処理を終了する。
これらのステップＳ１，Ｓ２の処理が第１の検査である。

スイッチング素子６が破壊されなかった場合（ステップＳ２：Ｎｏ）、制御部１１は、第１の時間ｔ１から待機時間Δｔだけ経過した後に、電源部１２を制御して、第２の時間ｔ２だけスイッチング素子６に短絡電流を通電する（ステップＳ３）。このとき、制御部１１は、ステップＳ１と同様に、電流Ｉｃ及び通電時間を監視している。
次いで、制御部１１は、短絡電流によってスイッチング素子６が破壊されたか否か判定し、処理を終了する（ステップＳ４）。ここで、本実施形態では、ステップ２と同様に、制御部１１は、スイッチング素子６の温度が所定の破壊温度Ｔｂに到達した場合に、スイッチング素子６が破壊したと判定する。ここで、ボイド２０のサイズ及び位置と短絡耐量時間との関係はデータベースとして取得しているため、設定した第１の時間ｔ１から、ボイド２０のサイズ及び位置を推定できる。また、破壊に至った時間を取得しておけば、その時間から、ボイド２０のサイズ及び位置をより精度良く推定できる。
これらのステップＳ３，Ｓ４の処理が第２の検査である。

このように、ボイド２０のサイズ及び位置と短絡耐量時間との関係から予め設定された第１の時間ｔ１だけ短絡電流を通電することで、熱抵抗測定では検査できない耐久性能に影響を与えるボイド２０のサイズと位置を、Ｘ線透過装置等の高価な機材を用いることなく、精度良く安価に検査できる。第１の検査を第２の検査の前に行うことで、スイッチング素子６の欠陥による破壊か、ボイド２０による破壊かを判別することができるので、どの工程で異常が発生したかを容易に確認できる。

図７は、検査装置１による検査工程を示す説明図である。図中、横軸は時間、縦軸はスイッチング素子６の温度である。また、Ｄは良品のスイッチング素子６のデータ、Ｅは耐久性能に影響を与えるボイド２０を有するスイッチング素子６のデータを示す。
良品のスイッチング素子６に第１の時間ｔ１及び第２の時間ｔ２だけ短絡電流を通電した場合、その温度は上昇するものの破壊温度Ｔｂに到達しない。
一方、耐久性能に影響を与えるボイド２０を有するスイッチング素子６に第１の時間ｔ１だけ短絡電流を通電してもその温度は破壊温度Ｔｂに到達しないが、第２の時間ｔ２の間短絡電流を通電するとその温度は破壊温度Ｔｂに到達し、スイッチング素子６が破壊される。

以上説明したように、本実施形態によれば、スイッチング素子６にＯＮ電圧を印加する電源部１２と、スイッチング素子６にＯＮ電圧を印加したときに、スイッチング素子６に短絡電流を通電させる短絡回路１５と、はんだ接合部３４，３５に生じるボイド２０のサイズ及び位置と短絡耐量時間との関係から予め設定された所定時間だけスイッチング素子６に短絡電流を通電する制御部１１と、を備える構成とした。この構成により、アーム２としての耐久性能に影響を与えるボイド２０の有無及び位置を、高価な機材を必要としない方法によって、容易に高精度で検査できる。

また、本実施形態によれば、制御部１１は、アーム２に規定される短絡耐量時間だけスイッチング素子６に短絡電流を通電し、その後、所定時間だけスイッチング素子６に短絡電流を通電する構成とした。この構成によれば、１回目の短絡電流の通電により、スイッチング素子６の欠陥の有無を検査でき、２回目の短絡電流の通電により、アーム２としての耐久性能に影響を与えるボイド２０の有無及び位置を検査できる。検査を２段階に分けることにより、スイッチング素子６の異常か、スイッチング素子６の実装時の異常かを分別でき、工程を増やすことなくどの工程で異常が発生したかを確認できる。また、１回目の短絡電流の通電によってアーム２が発熱するため、２回目の短絡電流の通電でのボイド２０の検出感度が上がり、アーム２としての耐久性能に影響を与えるボイド２０をより精度良く検査できる。

また、本実施形態によれば、アーム２を当該アーム２の使用温度に昇温し、保温した状態でスイッチング素子６に短絡電流を通電する構成とした。この構成により、実際の使用環境に近い条件で検査できるので、アーム２としての耐久性能に影響を与えるボイド２０の有無及び位置を効果的に検出できる。また、アーム２を保温するため、ボイド２０の検出感度が上がり、アーム２としての耐久性能に影響を与えるボイド２０をより精度良く検査できる。

但し、上記実施形態は本発明の一態様であり、本発明の趣旨を逸脱しない範囲において適宜変更可能であるのは勿論である。
例えば、上記実施形態では、Ｐ側のスイッチング素子６に短絡回路１５を形成したが、Ｎ側のスイッチング素子６に短絡回路１５を形成してもよい。

また、上記実施形態では、制御部１１は、スイッチング素子６の温度が破壊温度Ｔｂに達した場合にスイッチング素子６が破壊されたと判定したが、スイッチング素子６の破壊の判定方法は、これに限定されるものではない。例えば、制御部１１は、電流測定器１６で測定した電流が第１の時間ｔ１の間に低下、又はゼロになった場合に、スイッチング素子６が破壊したと判定してもよい。

また、上記実施形態では、アーム２をアーム２の使用温度である所定温度に保温した状態で検査を行ったが、アーム２を室温で検査してもよい。

また、上述した実施形態では、被試験デバイスとしてインバータ装置のアームを検査する検査装置を例示したが、これに限らず、ＩＧＢＴやＭＯＳＦＥＴ等のパワー半導体デバイス、及び当該パワー半導体により構成したモジュールデバイスの検査装置として広く用いることができる。

１検査装置
２アーム（半導体装置）
３基板
６スイッチング素子（半導体素子）
１１制御部（制御手段）
１２電源部（電源供給部）
１５短絡回路
３４，３５はんだ接合部

Claims

基板上にはんだ接合により半導体素子を実装した半導体装置の検査装置において、
前記半導体素子にＯＮ電圧を印加する電源供給部と、
前記半導体素子にＯＮ電圧を印加したときに、前記半導体素子に短絡電流を通電させる短絡回路と、
はんだ接合部に生じるボイドのサイズ及び位置と短絡耐量時間との関係から予め設定された所定時間だけ前記半導体素子に短絡電流を通電する制御手段と、
を備えたことを特徴とする半導体装置の検査装置。
前記制御手段は、前記半導体装置に規定される短絡耐量時間だけ前記半導体素子に短絡電流を通電し、その後、前記所定時間だけ前記半導体素子に短絡電流を通電することを特徴とする請求項１に記載の半導体装置の検査装置。
前記半導体装置を当該半導体装置の使用温度に昇温し、保温した状態で前記半導体素子に短絡電流を通電することを特徴とする請求項１又は２に記載の半導体装置の検査装置。
基板上にはんだ接合により半導体素子を実装した半導体装置の検査方法において、
前記半導体素子にＯＮ電圧を印加したときに、前記半導体素子に短絡電流を通電させる短絡回路を前記半導体素子に形成し、
前記はんだ接合部に生じるボイドのサイズと短絡耐量時間との関係から予め設定された所定時間だけ前記半導体素子に短絡電流を通電することを特徴とする半導体装置の検査方法。