JP6432126B2

JP6432126B2 - 半導体モジュールの検査方法及び半導体システム

Info

Publication number: JP6432126B2
Application number: JP2013231640A
Authority: JP
Inventors: 西口　哲也; 哲也西口; 山田　真一; 真一山田
Original assignee: Meidensha Corp
Current assignee: Meidensha Corp
Priority date: 2013-11-08
Filing date: 2013-11-08
Publication date: 2018-12-05
Anticipated expiration: 2033-11-08
Also published as: JP2015092140A

Description

本発明は、半導体モジュールの接合部の状態を検出する半導体モジュールの検査方法及び半導体システムに関する。

代表的な絶縁形パワー半導体モジュールとして、例えば、インバータ等の電力変換装置に用いられるＩＧＢＴ（Insulated Gate Bipolar Transistor：絶縁ゲートバイポーラトランジスタ）モジュールがある。このＩＧＢＴモジュールに代表される「絶縁形パワー半導体モジュール」若しくは「Isolated power semiconductor devices」は、それぞれＪＥＣ−２４０７−２００７、ＩＥＣ６０７４７−１５にて規格が制定されている。

一般的に、ＩＧＢＴやダイオード等の半導体素子は、半導体素子の下面に設けられた電極層を介してＤＢＣ（Direct Bond Copper）基板の銅回路箔上にはんだ付けされ、半導体モジュールを構成する（例えば、非特許文献１）。ＤＢＣ基板は、放熱性を向上させるために、はんだを介して銅ベース上に設けられる。なお、ＤＢＣ基板は、セラミックス等の絶縁板に銅回路箔を直接接合したものである。

半導体素子の上面に設けられる電極層には、超音波ボンディング等の方法によりアルミワイヤが接続される。このアルミワイヤは、例えば、ＤＢＣ基板上の銅回路箔に結線される。そして、ＤＢＣ基板の銅回路箔から外部へ接続するための銅端子（リードフレームやブスバー）は、銅回路箔とはんだ付けや超音波ボンディング等により接続される。この周りは（スーパー）エンジニアリングプラスチックのケースで囲まれ、その中を電気絶縁のためのシリコーンゲルが充填される。

はんだを用いた絶縁形パワー半導体モジュールの課題としては、ＲｏＨＳ（Restriction of Hazardous Substances）に対応するためのはんだの鉛フリー化に対応するという課題と、温度サイクルやパワーサイクル等の信頼性を向上するという課題の２つの課題がある。

はんだの鉛フリー化の課題に対しては、従来のはんだ材料に置換する材料である、金属系高温はんだ（Ｂｉ，Ｚｎ，Ａｕ）、化合物系高温はんだ（Ｓｎ−Ｃｕ）若しくは低温焼結金属（Ａｇナノペースト）等が提案されている（例えば、特許文献１）。

また、温度サイクルやパワーサイクル等の信頼性を向上する課題に対しては、半導体モジュールを構成する各部材（半導体、金属、セラミックス等）の熱膨張の違いにより生じる課題を解決する必要がある。例えば、ＤＢＣ基板−銅ベース間、ＤＢＣ基板−銅端子間において、銅とセラミックスの熱膨張係数の差から、部材間に設けられたはんだにせん断応力が働き、はんだに亀裂が生じるおそれがある。その結果、熱抵抗が増大したり、端子が剥離したりするおそれが生じることとなる。さらに、半導体素子−ＤＢＣ基板間のはんだにも同様の理由により亀裂が生じるおそれがある。条件によっては、半導体素子上のアルミワイヤの接続部でも、アルミニウムと半導体素子との熱膨張係数の差から生じるせん断応力により、アルミワイヤが疲労破断することも考えられる。

そこで、半導体モジュールの接合部（例えば、はんだ接合部、超音波接合部、溶接部、接着剤による接合部）の信頼性が、高温放置試験、サーマル（熱）サイクル負荷試験、あるいはパワーサイクル負荷（通電負荷）試験等により評価されている。これらの試験では、一定時間経過後（サイクル後）の半導体素子とモジュールケースとの間の熱抵抗の変化を計測する方法、はんだ接合部内のボイドをＸ線や超音波等で可視化する方法、あるいは接合部の電気特性の変動を評価する方法等により接合部の信頼性の評価が行われる。

特開２０１０−９３２８９号公報国際公開第２０１１／１２１７２５号

電気学会高性能高機能パワーデバイス・パワーＩＣ調査専門委員会、「パワーデバイス・パワーＩＣハンドブック」、コロナ社、１９９６年７月、ｐ２８９、ｐ３３６森睦宏，関康和、「大容量ＩＧＢＴの最近の進歩」、電気学会誌、社団法人電気学会、１９９８年５月、Ｖｏｌ．１１８（５）、ｐｐ．２７４−２７７

しかしながら、半導体モジュール内の劣化する可能性のある接合箇所は多数あり、これらを同時に短時間で行うことは困難となるおそれがある。また、劣化する可能性のある接合箇所を同時に検出する場合は、計測設備が高価となるおそれがある。

図１に、半導体モジュール１の断面構造を示す。半導体モジュール１底辺のベース１０には、サーマルグリース１７を介して冷却器１１が接合されている。半導体モジュール１に対して、熱サイクルあるいはパワーサイクル（通電サイクル）負荷を加えたり、実動作環境で動作させたりした場合、劣化するおそれのある接合部は、（１）半導体チップ２〜５表面上のワイヤ１３，１５接合部、（２）半導体チップ２〜５下のはんだ層１２，１４、（３）絶縁基板９下のはんだ層１６、及び（４）半導体モジュール１のベース１０と冷却器１１の接合面に存在するグリース層１７が主に想定される。

例えば、熱抵抗を評価する方法で、個々の接合の劣化を評価する場合、冷却器１１の温度、ベース１０の温度、絶縁基板９の温度及び半導体チップ２〜５のいずれか温度と、最低４箇所の温度を計測する必要がある。これら各箇所に熱電対等の接触式温度センサを省スペースで取り付けることは困難であるため、これらすべての温度を計測することは一般的に困難である。一方、半導体チップ２〜５の温度のみを計測するのであれば、オンチップセンサで計測することができる。オンチップセンサは、例えば、半導体素子（ＩＧＢＴやダイオード）の静特性（オン抵抗）が温度に依存することを利用して、一定の電流を通電したときに半導体素子で発生する電圧降下に基づいて温度を計測する計測器である。すなわち、半導体チップ２〜５から冷却器１１のトータルの熱抵抗（冷却器１１−半導体チップ２〜５間の熱抵抗）は、現技術で計測することができる。

また、Ｘ線や超音波等によりはんだ層１２，１４，１６の接合部を計測し、熱負荷によるボイド率の変動による損傷を評価することができる。しかし、Ｘ線や超音波等の測定には、前処理が必要である（例えば、超音波探査測定は水中で計測するため、半導体モジュール１の防水処理が必要となる）。また、半導体チップ２〜５下のはんだ層１２，１４と絶縁基板９の下のはんだ層１６といった個々のはんだ層１２，１４，１６の像を十分な解像度で分離して取得するには、特定の方向からＸ線を照射する必要がある。これらの理由により、接合部をＸ線や超音波により測定するためには、技術と経験が必要となる場合がある。

また、電気特性（静特性やスイッチング特性等）の変動ではんだ層１２，１４を評価する試験は、その場で簡便に測定を行うことができるが、通電箇所の接合状態しか把握することができない。つまり、絶縁基板９下のはんだ層１６やグリース層１７の疲労を評価することが困難となるおそれがある。さらに、はんだ層１２，１４のボイド率がかなり増大した状態や、はんだ層１２，１４が剥がれた状態、あるいははんだ層１２，１４層内に亀裂がかなり進展した状態にならないと、はんだ層１２，１４の異常を電気特性の変動としてとらえることができない場合が少なくない。つまり、初期のはんだ層１２，１４の劣化、すなわち、はんだ層１２，１４の低疲労時の劣化を把握することが困難となるおそれがある。

これらの理由により、従来、半導体モジュール１の接合部の評価（試験）は、これら３種の評価手法を組み合わせて、あるいはその他の評価手法も併用して、各接合部の疲労程度（信頼性）を評価している。

上記事情に鑑み、本発明は、半導体モジュールの接合部の状態を短時間で評価することに貢献する技術を提供することを目的とする。

上記目的を達成する本発明の半導体モジュールの検査方法の一態様は、半導体素子と、前記半導体素子で構成される回路と、該回路と外部の回路とを接続する複数の電極端子と、を有する半導体モジュールの接合部の検査方法であって、前記電極端子間の寄生抵抗を計測し、各電極端子間で計測された寄生抵抗の経時変化を比較して、前記半導体モジュールの接合部の状態を検出することを特徴としている。

また、上記目的を達成する本発明の半導体モジュールの検査方法の他の態様は、上記半導体モジュールの検査方法において、前記半導体素子の温度を計測し、各電極端子間で計測された寄生抵抗の経時変化と、前記半導体素子の温度の相関性に基づいて、前記半導体モジュールの接合部の異常が発生した箇所を特定することを特徴としている。

また、上記目的を達成する本発明の半導体モジュールの検査方法の他の態様は、半導体素子と、前記半導体素子で構成される回路と、該回路と外部の回路とを接続する複数の電極端子と、前記半導体素子を冷却する冷却器と、を有する半導体モジュールの接合部の検査方法であって、前記電極端子のいずれかと前記冷却器との間の静電容量と、該静電容量に対して直列に寄生する寄生抵抗と、を計測し、計測された静電容量の経時変化または計測された静電容量及び寄生抵抗の経時変化に基づいて、前記半導体モジュールの接合部の状態を検出することを特徴としている。

また、上記目的を達成する本発明の半導体モジュールの検査方法の他の態様は、上記半導体モジュールの検査方法において、予め正常時における前記電極端子間の寄生抵抗を異なる測定周波数で計測しておき、検査対象となる半導体モジュールの電極端子間の寄生抵抗を測定周波数を変化させて計測し、計測された寄生抵抗と、該寄生抵抗が計測された測定周波数と同じ測定周波数で計測された正常時の寄生抵抗と、を比較して、前記半導体モジュールの接合部の状態を検出することを特徴としている。

また、上記目的を達成する本発明の半導体システムの一態様は、半導体素子と、前記半導体素子で構成される回路と、該回路と外部の回路とを接続する複数の電極端子と、前記電極端子間の寄生抵抗を計測する計測手段と、各電極端子間で計測された寄生抵抗の経時変化を比較して、前記半導体モジュールの接合部の状態を検出する制御手段と、を有する
ことを特徴としている。

また、上記目的を達成する本発明の半導体システムの他の態様は、半導体素子と、前記半導体素子で構成される回路と、該回路と外部の回路とを接続する複数の電極端子と、前記半導体素子を冷却する冷却器と、前記電極端子のいずれかと前記冷却器との間の静電容量と、該静電容量に対して直列に寄生する寄生抵抗とを計測する計測手段と、計測された静電容量の経時変化または計測された静電容量及び寄生抵抗の経時変化に基づいて、前記半導体モジュールの接合部の状態を検出する制御手段と、を有することを特徴としている。

以上の発明によれば、半導体モジュールの接合部の状態を短時間で評価することに貢献することができる。

本発明の実施形態に係る半導体モジュールの要部断面図である。図１に示された半導体モジュールの等価回路を示す図である。Ｐ端子（若しくはＮ端子、ＡＣ端子）と冷却器端子との静電容量の時間変化を示す図である。端子間の寄生抵抗の時間変化を示す図である。端子間の寄生抵抗と測定周波数との関係を示す図である。圧接型の半導体モジュールの要部断面図である。

本発明の半導体モジュールの検査方法及び半導体システムについて、図面を参照して詳細に説明する。なお、図１，６に示す半導体モジュールの断面図は、本発明の実施形態に係る半導体モジュールを模式的に示したものであり、図面上の寸法比と実際の寸法比とは必ずしも一致するものではない。

まず、図１に示す半導体モジュール（２ｉｎ１モジュール）の接合部の検査を行う例を示して、本発明の実施形態に係る半導体モジュールの検査方法について説明する。

図１に示す半導体モジュール１は、半導体チップ２〜５、主端子（Ｐ端子６、Ｎ端子７、ＡＣ端子８）、絶縁基板９、ベース１０、冷却器１１とを備える。

半導体チップ２〜５は、例えば、ＩＧＢＴやＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）等のスイッチング素子と、このスイッチング素子に逆並列に接続されるＦＷＤ（Free Wheeling Diode）とにより構成される。半導体チップ２〜５の上面及び下面には、それぞれ主端子６〜８のいずれかと接続される図示省略の電極層が形成されている。なお、実施形態の説明では、便宜上、上面及び下面とするが、上下方向は、本発明をなんら限定するものではない。

Ｐ端子６は、絶縁基板９の回路箔９ａ上に設けられる。回路箔９ａには、それぞれはんだ層１２を介して半導体チップ２，３が設けられており、半導体チップ２，３が、はんだ層１２及び回路箔９ａを介してＰ端子６と接続される。半導体チップ２，３の上面の電極層には、ワイヤ１３の一端が超音波接合等により接合され、ワイヤ１３の他端は、回路箔９ａを介して（若しくは、直接）ＡＣ端子８に接合される。

ＡＣ端子８は、絶縁基板９の回路箔９ａ上に設けられる。回路箔９ａには、それぞれはんだ層１４を介して半導体チップ４，５が設けられており、半導体チップ４，５が、はんだ層１４及び回路箔９ａを介してＡＣ端子８と接続される。半導体チップ４，５の上面の電極層には、ワイヤ１５の一端が超音波接合やはんだ付け等により接合され、ワイヤ１５の他端はＮ端子７に接合される。

絶縁基板９は、例えば、ＤＢＣ基板等であり、その上面には回路箔９ａにより回路が形成されている。

ベース１０は、半導体モジュール１の放熱性を向上させるために絶縁基板９の下にはんだ層１６を介して設けられる。ベース１０は、熱伝導性の高い材料（例えば、銅等）により構成される。

冷却器１１は、ベース１０の下にグリース層１７を介して設けられ、半導体チップ２〜５で発生した熱を外部に放出する。冷却器１１には、冷却器端子１１ａ（プローブ）が設けられ、冷却器端子１１ａと主端子６〜８と間の静電容量やこの静電容量に直列に寄生する寄生抵抗が計測される。各端子（主端子６〜８や冷却器端子１１ａ）間の静電容量及びこの静電容量に直列に寄生する寄生抵抗は、ＬＣＲメータ若しくはインピーダンス・アナライザ等のインピーダンス計測器により計測される。

なお、本発明の半導体システムは、半導体モジュール１と、半導体モジュール１の各主端子６〜８間または各主端子６〜８と冷却器端子１１ａ間の静電容量及び寄生抵抗を計測するインピーダンス計測器（図示省略）と、インピーダンス計測器の計測値の経時変化を評価する（または表示させる）制御部（図示省略）と、により構成される。

図２は、図１に示した半導体モジュール１の等価回路を示す図である。

この等価回路の静電容量成分は、半導体チップ２〜５の静電容量（上アーム側の半導体チップ２，３の静電容量Ｃ₁、下アーム側の半導体チップ４，５の静電容量Ｃ₂）、絶縁基板９の静電容量（Ｐ端子６面とベース１０間の静電容量Ｃ₃、ＡＣ端子８面とベース１０間の静電容量Ｃ₄及びＮ端子７面とベース１０間の静電容量Ｃ₅）、グリース層１７の静電容量Ｃ₆の６箇所に存在する。なお、図１に示した半導体モジュール１では図示省略しているが、Ｎ端子７の下部には、Ｐ端子６やＡＣ端子８と同様に、回路箔９ａや絶縁基板９が存在しており、静電容量Ｃ₅は、この図示していないＮ端子７の下部の絶縁基板９の静電容量を示す。

一方、この等価回路の静電容量成分に対して直列に寄生する寄生抵抗として、上アーム側の半導体チップ２，３の下に設けられるはんだ層１２の損傷を反映する寄生抵抗ｒ₁、上アーム側の半導体チップ２，３の上面電極層とワイヤ１３の接合状態を反映する寄生抵抗ｒ₂、下アーム側の半導体チップ４，５の下に設けられるはんだ層１４の損傷を反映する寄生抵抗ｒ₃、下アーム側の半導体チップ４，５の上面電極層とワイヤ１５の接合状態を反映する寄生抵抗ｒ₄が存在する。また、主端子６〜８と冷却器端子１１ａとの間には、それぞれ絶縁基板９下のはんだ層１６の損傷を反映する寄生抵抗ｒ₅，ｒ₆，ｒ₇が存在する。

次に、本発明の実施形態に係る半導体モジュール１の検査方法及び半導体システムにより、具体的な損傷個所を特定する方法について詳細に説明する。

実施形態に係る半導体モジュール１の検査方法及び半導体システムでは、Ｐ端子６−Ｎ端子７間、Ｐ端子６−ＡＣ端子８間、Ｎ端子７−ＡＣ端子８間、Ｐ端子６−冷却器端子１１ａ間、Ｎ端子７−冷却器端子１１ａ間、ＡＣ端子８−冷却器端子１１ａ間、の６つの端子間の静電容量とこの静電容量に直列に寄生する寄生抵抗とを、ＬＣＲメータ若しくはインピーダンス・アナライザ等のインピーダンス計測器を用いて計測する。

静電容量及び寄生抵抗の計測は、表皮効果が支配的となる周波数（例えば、１００ｋＨｚより高い周波数で行う。測定周波数を上げるほど、電流は各部材の表面または界面（例えば、はんだ下の配線層とはんだ層の界面）を経由して流れるため、寄生抵抗の計測値は、はんだ層表面の電気抵抗、表面のマクロな凹凸、合金層形成等による材料の抵抗率の変化を反映することとなる。

さらに、半導体チップ２〜５に、図示省略のオンチップセンサ（温度により特性が変化するセンサ、例えば、ダイオード）を設け、半導体チップ２〜５の温度を計測する。なお、オンチップセンサは、半導体チップ２〜５の内部または半導体チップ２〜５の近傍に設けてもよい。

［グリース層１７の検査］
グリース層１７の劣化（損傷）は、例えば、図３に示すように、Ｐ端子６（またはＮ端子７、ＡＣ端子８）と冷却器端子１１ａ間の静電容量を常時モニタ（或いは定期的にモニタ）し、初期に計測された静電容量からの低下度合いにより把握することができる。

グリース層１７内でのボイド（空隙）が発生したり、グリース抜け（ポンプアウト）が生じたりすると、グリース層１７の静電容量が低下する。したがって、Ｐ端子６−冷却器端子１１ａ間、Ｎ端子７−冷却器端子１１ａ間、及びＡＣ端子８−冷却器端子１１ａ間の静電容量と寄生抵抗を計測し、各端子間で計測された寄生抵抗のいずれにも変化がなく、各端子間で計測された静電容量の低下が確認された場合、グリース層１７の劣化が起こったと判断することができる。つまり、各端子間で計測された寄生抵抗の変化がないことで、はんだ層１６やワイヤ１５の接合部における劣化が起こっていないと判断することができるので、各端子間で計測された静電容量の低下が、グリース層１７の劣化を反映していると判断できる。

［はんだ層１２，１４，１６の検査（劣化位置の特定）］
はんだ層１２，１４，１６の劣化（損傷）箇所は、例えば、図４に示すように、各端子６〜８，１１ａ間で計測される寄生抵抗（静電容量に対して直列に寄生する寄生抵抗）をモニタしておき、初期に計測された寄生抵抗からの増加の度合いに基づいて把握する。

図４に示す例では、Ｐ端子６−Ｎ端子７間と、Ｐ端子６−ＡＣ端子８間の寄生抵抗が増大し、その他端子間の寄生抵抗が増大していない。この場合、上アーム側の半導体チップ２，３の下に設けられるはんだ層１２の損傷、あるいは上アーム側の半導体チップ２，３の上面電極層とワイヤ１３の接合部の損傷が疑われる。

はんだ層１２の損傷は、ワイヤ１３の接合部の損傷と比較して、半導体チップ２，３の温度との相関が高い。よって、オンチップセンサ（図示せず）で半導体チップ２，３の温度を計測し、半導体チップ２，３の温度上昇が確認できなかった場合、主としてワイヤ１３の接合部の損傷がおきていると判断できる。

なお、半導体チップ２〜５下のはんだ層１２，１４や絶縁基板９の下はんだ層１６の剥がれが一定以上進行すると、図３に示したグリース層１７の静電容量の経時変化と同様に、はんだ層１２，１４，１６の剥がれが、各端子６〜８，１１ａ間の静電容量の低下として検出される。よって、各端子６〜８，１１ａ間の寄生抵抗の増大だけでなく、各端子６〜８，１１ａ間の静電容量の低下の検出をはんだ層１２，１４，１６の劣化指標として用いることができる。

［はんだ層１２，１４，１６の検査（深さ方向の特定）］
はんだ層１２，１４，１６の深さ方向の劣化は、例えば、図５に示すように、各端子６〜８，１１ａ間の寄生抵抗を測定周波数を変えて計測し、各測定周波数で計測された寄生抵抗と、接合正常時に各測定周波数で計測された寄生抵抗（例えば、初期に各測定周波数で計測された寄生抵抗）とを、比較することで把握する。

図５に示すように、正常な接合形成時には、表皮効果が始まる周波数域（例えば、１００ｋＨｚ以上）で測定周波数の増大とともに線形に寄生抵抗が増大する。これに対して、表面からある深さ内ではんだ層１２，１４，１６の剥がれ（接触電気抵抗の増大）、亀裂進展、若しくは変質（合金層の形成）が起こった場合、その深さ以内で電流が流れる測定周波数で計測した寄生抵抗に変極点（周波数と寄生抵抗の関係における傾きの増大）が発生する。この傾きの変化が発生した測定周波数に基づいて、損傷領域（表面からの深さ）を類推することができる。

以上のような本発明の実施形態に係る半導体モジュール１の検査方法及び半導体システムによれば、主端子６〜８間（若しくは主端子６〜８と冷却器端子１１ａ間）の静電容量やこの静電容量に対して直列に寄生する寄生抵抗を、特定の測定周波数あるいは測定周波数を変化させて計測することで、損傷が発生した接合箇所を簡易的に検出することができる。また、主端子６〜８間（若しくは主端子６〜８と冷却器端子１１ａ間）の静電容量及びこの静電容量に対して直列に寄生する寄生抵抗の経時変化を評価することで、半導体チップ２〜５下のはんだ層１２，１４、半導体チップ２〜５上のワイヤ１３，１５接合部、グリース層１７、絶縁基板９下のはんだ層１６等の各接合の損傷具合を切り分けて評価することができる。

また、本発明の実施形態に係る半導体モジュール１の検査方法及び半導体システムによれば、その場で、特別な事前処理等なしに、短時間に、半導体モジュール１の信頼性の評価や疲労度の評価を行うことができる。つまり、半導体モジュール１の信頼性試験中あるいは実動作中にオンライン若しくはオフラインで（定期的に）端子間の静電容量や寄生抵抗を計測して半導体モジュール１の接合部を評価することができる。つまり、半導体モジュール１の接合部の信頼性を監視したり、検査したりすることができる。

また、半導体チップ２〜５の温度の計測値あるいは周囲環境と半導体チップ２〜５間の熱抵抗の評価と組み合わせることで、より正確に接合の不良箇所を同定することができる。

また、各端子６〜８，１１ａ間の静電容量及び寄生抵抗を測定周波数を変えて（例えば、１００ｋＨｚ〜１０ＭＨｚ）計測し、各端子６〜８，１１ａ間の寄生抵抗成分等を評価することで、損傷、亀裂、あるいは変質（合金層の形成等）が表面からどの程度の深さの領域まで発生しているかを予測することができる。つまり、不良発生の空間的な位置を具体的に類推することができる。はんだ層１２，１４，１６の劣化（亀裂発生等）は、表面や界面から発生することが知られており、測定周波数をかえることによる寄生抵抗の変化をモニタ、正常接合形成時と比較することで、損傷発生位置の表面からの深さを類推することができる。

本発明の実施形態に係る半導体モジュール１の検査方法及び半導体システムによれば、ダメージレスの簡易的な評価で、任意の使用条件における接合のウィークポイントの把握が可能となる。よって、半導体モジュール１の使い方の改善（制御、冷却）、半導体モジュール１の使用材料、構成、構造の対策を考案するスピードが速くなり、半導体モジュール１の開発工程を加速させることができる。

以上、本発明の半導体モジュールの検査方法及び半導体システムについて、具体例を示して詳細に説明したが、本発明の半導体モジュールの検査方法及び半導体システムは、上述した実施形態に限らず、本発明の特徴を損なわない範囲で適宜設計変更が可能である。

例えば、スイッチングデバイスを検査する場合には、制御端子と各端子（主端子（Ｐ端子、Ｎ端子またはＡＣ端子若しくは冷却器端子）間の静電容量や寄生抵抗を計測することで、実施形態に係る半導体モジュール１の検査方法と同様の方法で、制御用ワイヤ内の接合の損傷（信頼性）も評価することができる。

また、半導体チップの温度の計測は、オンチップセンサに限定されるものではなく、例えば、熱電対や放射温度計を用いて計測することもできる。

また、実施形態の説明では、２ｉｎ１の半導体モジュール１を例として説明しているが、半導体モジュールの回路構成は、適宜使用態様に応じて設計変更が可能であり、半導体チップの数や種類等は任意に設定可能である。

また、図６に示すように、半導体チップ１８，１９の上下に冷却器２０，２１を設け、冷却器２０，２１をボルト２２とナット２３で締結して、主端子２４，２５を半導体チップ１８，１９に圧接する圧接型の半導体モジュール２６の検査を行う場合に、本発明の半導体モジュールの検査方法を適用することもできる。この場合、上下の冷却器２０，２１にそれぞれ冷却器端子（図示省略）を設け、各冷却器端子と主端子２４，２５（若しくは制御端子２７）との間の静電容量とこの静電容量に直列に寄生する寄生抵抗とを計測することで、実施形態の半導体モジュールの検査方法及び半導体システムと同様に、各接合部を評価することができる。

１，２６…半導体モジュール
２〜５，１８，１９…半導体チップ（半導体素子）
６…Ｐ端子（電極端子）
７…Ｎ端子（電極端子）
８…ＡＣ端子（電極端子）
９…絶縁基板
９ａ…回路箔
１０…ベース
１１，２０，２１…冷却器
１１ａ…冷却器端子
２４，２５…主端子
２７…制御端子

Claims

半導体素子で構成される回路と、該回路と外部の回路とを接続する複数の電極端子と、を有する半導体モジュールの接合部の検査方法であって、
予め正常時における前記電極端子間の寄生抵抗である第１寄生抵抗を計測し、
前記半導体モジュールの接合部の検査時に、当該検査時における前記電極端子間の寄生抵抗である第２寄生抵抗を計測し、
それぞれの電極端子間において前記第１寄生抵抗と前記第２寄生抵抗を比較して、前記半導体モジュールの接合部の状態を検出し、
前記半導体素子の温度を計測し、
前記電極端子間で異常を検出した場合であって、異常のあった電極端子間に備えられた半導体素子の温度上昇が確認できなかった場合、前記異常が前記半導体素子に接合されるワイヤの接合部の損傷に基づくものであると判断する
ことを特徴とする半導体モジュールの検査方法。
半導体素子で構成される回路と、該回路と外部の回路とを接続する複数の電極端子と、を有する半導体モジュールの接合部の検査方法であって、
予め正常時における前記電極端子間の寄生抵抗である第１寄生抵抗を計測し、
前記半導体モジュールの接合部の検査時に、当該検査時における前記電極端子間の寄生抵抗である第２寄生抵抗を計測し、
それぞれの電極端子間において前記第１寄生抵抗と前記第２寄生抵抗を比較して、前記半導体モジュールの接合部の状態を検出し、
前記第１寄生抵抗と前記第２寄生抵抗を測定周波数を変えて計測し、
各測定周波数で計測された前記第１寄生抵抗と前記第２寄生抵抗をそれぞれ比較して、前記半導体モジュールの接合部の状態を検出する
ことを特徴とする半導体モジュールの検査方法。
半導体素子で構成される回路と、該回路と外部の回路とを接続する複数の電極端子と、を有する半導体モジュールの接合部の検査方法であって、
予め正常時における前記電極端子間の寄生抵抗である第１寄生抵抗を計測し、
前記半導体モジュールの接合部の検査時に、当該検査時における前記電極端子間の寄生抵抗である第２寄生抵抗を計測し、
それぞれの電極端子間において前記第１寄生抵抗と前記第２寄生抵抗を比較して、前記半導体モジュールの接合部の状態を検出し、
異なる電極端子間の前記半導体モジュールの接合部の状態の検出結果を組み合わせて、接合の不良箇所を同定する
ことを特徴とする半導体モジュールの検査方法。
半導体素子で構成される回路と、該回路と外部の回路とを接続する複数の電極端子と、前記半導体素子を冷却する冷却器と、を有する半導体モジュールの接合部の検査方法であって、
前記電極端子のいずれかと前記冷却器との間の静電容量と、該静電容量に対して直列に寄生する寄生抵抗と、を計測し、
計測された静電容量の経時変化または計測された静電容量及び寄生抵抗の経時変化に基づいて、前記半導体モジュールの接合部の状態を検出する
ことを特徴とする半導体モジュールの検査方法。
前記寄生抵抗を測定周波数を変えて計測し、
各測定周波数で計測された寄生抵抗のそれぞれの経時変化に基づいて、前記半導体モジュールの接合部の状態を検出する
ことを特徴とする請求項４に記載の半導体モジュールの検査方法。
半導体素子で構成される回路と、該回路と外部の回路とを接続する複数の電極端子と、前記半導体素子を冷却する冷却器を有する半導体モジュールと、
前記電極端子のいずれかと前記冷却器との間の静電容量と、該静電容量に対して直列に寄生する寄生抵抗とを計測する計測手段と、
計測された静電容量の経時変化または計測された静電容量及び寄生抵抗の経時変化に基づいて、前記半導体モジュールの接合部の状態を検出する制御手段と、を有する
ことを特徴とする半導体システム。