JP6432126B2 - 半導体モジュールの検査方法及び半導体システム - Google Patents

半導体モジュールの検査方法及び半導体システム Download PDF

Info

Publication number
JP6432126B2
JP6432126B2 JP2013231640A JP2013231640A JP6432126B2 JP 6432126 B2 JP6432126 B2 JP 6432126B2 JP 2013231640 A JP2013231640 A JP 2013231640A JP 2013231640 A JP2013231640 A JP 2013231640A JP 6432126 B2 JP6432126 B2 JP 6432126B2
Authority
JP
Japan
Prior art keywords
parasitic resistance
semiconductor module
semiconductor
electrode terminals
junction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2013231640A
Other languages
English (en)
Other versions
JP2015092140A (ja
Inventor
西口 哲也
哲也 西口
山田 真一
真一 山田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Meidensha Corp
Original Assignee
Meidensha Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Meidensha Corp filed Critical Meidensha Corp
Priority to JP2013231640A priority Critical patent/JP6432126B2/ja
Publication of JP2015092140A publication Critical patent/JP2015092140A/ja
Application granted granted Critical
Publication of JP6432126B2 publication Critical patent/JP6432126B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601Structure
    • H01L2224/0603Bonding areas having different sizes, e.g. different heights or widths

Landscapes

  • Testing Of Individual Semiconductor Devices (AREA)

Description

本発明は、半導体モジュールの接合部の状態を検出する半導体モジュールの検査方法及び半導体システムに関する。
代表的な絶縁形パワー半導体モジュールとして、例えば、インバータ等の電力変換装置に用いられるIGBT(Insulated Gate Bipolar Transistor:絶縁ゲートバイポーラトランジスタ)モジュールがある。このIGBTモジュールに代表される「絶縁形パワー半導体モジュール」若しくは「Isolated power semiconductor devices」は、それぞれJEC−2407−2007、IEC60747−15にて規格が制定されている。
一般的に、IGBTやダイオード等の半導体素子は、半導体素子の下面に設けられた電極層を介してDBC(Direct Bond Copper)基板の銅回路箔上にはんだ付けされ、半導体モジュールを構成する(例えば、非特許文献1)。DBC基板は、放熱性を向上させるために、はんだを介して銅ベース上に設けられる。なお、DBC基板は、セラミックス等の絶縁板に銅回路箔を直接接合したものである。
半導体素子の上面に設けられる電極層には、超音波ボンディング等の方法によりアルミワイヤが接続される。このアルミワイヤは、例えば、DBC基板上の銅回路箔に結線される。そして、DBC基板の銅回路箔から外部へ接続するための銅端子(リードフレームやブスバー)は、銅回路箔とはんだ付けや超音波ボンディング等により接続される。この周りは(スーパー)エンジニアリングプラスチックのケースで囲まれ、その中を電気絶縁のためのシリコーンゲルが充填される。
はんだを用いた絶縁形パワー半導体モジュールの課題としては、RoHS(Restriction of Hazardous Substances)に対応するためのはんだの鉛フリー化に対応するという課題と、温度サイクルやパワーサイクル等の信頼性を向上するという課題の2つの課題がある。
はんだの鉛フリー化の課題に対しては、従来のはんだ材料に置換する材料である、金属系高温はんだ(Bi,Zn,Au)、化合物系高温はんだ(Sn−Cu)若しくは低温焼結金属(Agナノペースト)等が提案されている(例えば、特許文献1)。
また、温度サイクルやパワーサイクル等の信頼性を向上する課題に対しては、半導体モジュールを構成する各部材(半導体、金属、セラミックス等)の熱膨張の違いにより生じる課題を解決する必要がある。例えば、DBC基板−銅ベース間、DBC基板−銅端子間において、銅とセラミックスの熱膨張係数の差から、部材間に設けられたはんだにせん断応力が働き、はんだに亀裂が生じるおそれがある。その結果、熱抵抗が増大したり、端子が剥離したりするおそれが生じることとなる。さらに、半導体素子−DBC基板間のはんだにも同様の理由により亀裂が生じるおそれがある。条件によっては、半導体素子上のアルミワイヤの接続部でも、アルミニウムと半導体素子との熱膨張係数の差から生じるせん断応力により、アルミワイヤが疲労破断することも考えられる。
そこで、半導体モジュールの接合部(例えば、はんだ接合部、超音波接合部、溶接部、接着剤による接合部)の信頼性が、高温放置試験、サーマル(熱)サイクル負荷試験、あるいはパワーサイクル負荷(通電負荷)試験等により評価されている。これらの試験では、一定時間経過後(サイクル後)の半導体素子とモジュールケースとの間の熱抵抗の変化を計測する方法、はんだ接合部内のボイドをX線や超音波等で可視化する方法、あるいは接合部の電気特性の変動を評価する方法等により接合部の信頼性の評価が行われる。
特開2010−93289号公報 国際公開第2011/121725号
電気学会高性能高機能パワーデバイス・パワーIC調査専門委員会、「パワーデバイス・パワーICハンドブック」、コロナ社、1996年7月、p289、p336 森睦宏,関康和、「大容量IGBTの最近の進歩」、電気学会誌、社団法人電気学会、1998年5月、Vol.118(5)、pp.274−277
しかしながら、半導体モジュール内の劣化する可能性のある接合箇所は多数あり、これらを同時に短時間で行うことは困難となるおそれがある。また、劣化する可能性のある接合箇所を同時に検出する場合は、計測設備が高価となるおそれがある。
図1に、半導体モジュール1の断面構造を示す。半導体モジュール1底辺のベース10には、サーマルグリース17を介して冷却器11が接合されている。半導体モジュール1に対して、熱サイクルあるいはパワーサイクル(通電サイクル)負荷を加えたり、実動作環境で動作させたりした場合、劣化するおそれのある接合部は、(1)半導体チップ2〜5表面上のワイヤ13,15接合部、(2)半導体チップ2〜5下のはんだ層12,14、(3)絶縁基板9下のはんだ層16、及び(4)半導体モジュール1のベース10と冷却器11の接合面に存在するグリース層17が主に想定される。
例えば、熱抵抗を評価する方法で、個々の接合の劣化を評価する場合、冷却器11の温度、ベース10の温度、絶縁基板9の温度及び半導体チップ2〜5のいずれか温度と、最低4箇所の温度を計測する必要がある。これら各箇所に熱電対等の接触式温度センサを省スペースで取り付けることは困難であるため、これらすべての温度を計測することは一般的に困難である。一方、半導体チップ2〜5の温度のみを計測するのであれば、オンチップセンサで計測することができる。オンチップセンサは、例えば、半導体素子(IGBTやダイオード)の静特性(オン抵抗)が温度に依存することを利用して、一定の電流を通電したときに半導体素子で発生する電圧降下に基づいて温度を計測する計測器である。すなわち、半導体チップ2〜5から冷却器11のトータルの熱抵抗(冷却器11−半導体チップ2〜5間の熱抵抗)は、現技術で計測することができる。
また、X線や超音波等によりはんだ層12,14,16の接合部を計測し、熱負荷によるボイド率の変動による損傷を評価することができる。しかし、X線や超音波等の測定には、前処理が必要である(例えば、超音波探査測定は水中で計測するため、半導体モジュール1の防水処理が必要となる)。また、半導体チップ2〜5下のはんだ層12,14と絶縁基板9の下のはんだ層16といった個々のはんだ層12,14,16の像を十分な解像度で分離して取得するには、特定の方向からX線を照射する必要がある。これらの理由により、接合部をX線や超音波により測定するためには、技術と経験が必要となる場合がある。
また、電気特性(静特性やスイッチング特性等)の変動ではんだ層12,14を評価する試験は、その場で簡便に測定を行うことができるが、通電箇所の接合状態しか把握することができない。つまり、絶縁基板9下のはんだ層16やグリース層17の疲労を評価することが困難となるおそれがある。さらに、はんだ層12,14のボイド率がかなり増大した状態や、はんだ層12,14が剥がれた状態、あるいははんだ層12,14層内に亀裂がかなり進展した状態にならないと、はんだ層12,14の異常を電気特性の変動としてとらえることができない場合が少なくない。つまり、初期のはんだ層12,14の劣化、すなわち、はんだ層12,14の低疲労時の劣化を把握することが困難となるおそれがある。
これらの理由により、従来、半導体モジュール1の接合部の評価(試験)は、これら3種の評価手法を組み合わせて、あるいはその他の評価手法も併用して、各接合部の疲労程度(信頼性)を評価している。
上記事情に鑑み、本発明は、半導体モジュールの接合部の状態を短時間で評価することに貢献する技術を提供することを目的とする。
上記目的を達成する本発明の半導体モジュールの検査方法の一態様は、半導体素子と、前記半導体素子で構成される回路と、該回路と外部の回路とを接続する複数の電極端子と、を有する半導体モジュールの接合部の検査方法であって、前記電極端子間の寄生抵抗を計測し、各電極端子間で計測された寄生抵抗の経時変化を比較して、前記半導体モジュールの接合部の状態を検出することを特徴としている。
また、上記目的を達成する本発明の半導体モジュールの検査方法の他の態様は、上記半導体モジュールの検査方法において、前記半導体素子の温度を計測し、各電極端子間で計測された寄生抵抗の経時変化と、前記半導体素子の温度の相関性に基づいて、前記半導体モジュールの接合部の異常が発生した箇所を特定することを特徴としている。
また、上記目的を達成する本発明の半導体モジュールの検査方法の他の態様は、半導体素子と、前記半導体素子で構成される回路と、該回路と外部の回路とを接続する複数の電極端子と、前記半導体素子を冷却する冷却器と、を有する半導体モジュールの接合部の検査方法であって、前記電極端子のいずれかと前記冷却器との間の静電容量と、該静電容量に対して直列に寄生する寄生抵抗と、を計測し、計測された静電容量の経時変化または計測された静電容量及び寄生抵抗の経時変化に基づいて、前記半導体モジュールの接合部の状態を検出することを特徴としている。
また、上記目的を達成する本発明の半導体モジュールの検査方法の他の態様は、上記半導体モジュールの検査方法において、予め正常時における前記電極端子間の寄生抵抗を異なる測定周波数で計測しておき、検査対象となる半導体モジュールの電極端子間の寄生抵抗を測定周波数を変化させて計測し、計測された寄生抵抗と、該寄生抵抗が計測された測定周波数と同じ測定周波数で計測された正常時の寄生抵抗と、を比較して、前記半導体モジュールの接合部の状態を検出することを特徴としている。
また、上記目的を達成する本発明の半導体システムの一態様は、半導体素子と、前記半導体素子で構成される回路と、該回路と外部の回路とを接続する複数の電極端子と、前記電極端子間の寄生抵抗を計測する計測手段と、各電極端子間で計測された寄生抵抗の経時変化を比較して、前記半導体モジュールの接合部の状態を検出する制御手段と、を有する
ことを特徴としている。
また、上記目的を達成する本発明の半導体システムの他の態様は、半導体素子と、前記半導体素子で構成される回路と、該回路と外部の回路とを接続する複数の電極端子と、前記半導体素子を冷却する冷却器と、前記電極端子のいずれかと前記冷却器との間の静電容量と、該静電容量に対して直列に寄生する寄生抵抗とを計測する計測手段と、計測された静電容量の経時変化または計測された静電容量及び寄生抵抗の経時変化に基づいて、前記半導体モジュールの接合部の状態を検出する制御手段と、を有することを特徴としている。
以上の発明によれば、半導体モジュールの接合部の状態を短時間で評価することに貢献することができる。
本発明の実施形態に係る半導体モジュールの要部断面図である。 図1に示された半導体モジュールの等価回路を示す図である。 P端子(若しくはN端子、AC端子)と冷却器端子との静電容量の時間変化を示す図である。 端子間の寄生抵抗の時間変化を示す図である。 端子間の寄生抵抗と測定周波数との関係を示す図である。 圧接型の半導体モジュールの要部断面図である。
本発明の半導体モジュールの検査方法及び半導体システムについて、図面を参照して詳細に説明する。なお、図1,6に示す半導体モジュールの断面図は、本発明の実施形態に係る半導体モジュールを模式的に示したものであり、図面上の寸法比と実際の寸法比とは必ずしも一致するものではない。
まず、図1に示す半導体モジュール(2in1モジュール)の接合部の検査を行う例を示して、本発明の実施形態に係る半導体モジュールの検査方法について説明する。
図1に示す半導体モジュール1は、半導体チップ2〜5、主端子(P端子6、N端子7、AC端子8)、絶縁基板9、ベース10、冷却器11とを備える。
半導体チップ2〜5は、例えば、IGBTやMOSFET(Metal Oxide Semiconductor Field Effect Transistor)等のスイッチング素子と、このスイッチング素子に逆並列に接続されるFWD(Free Wheeling Diode)とにより構成される。半導体チップ2〜5の上面及び下面には、それぞれ主端子6〜8のいずれかと接続される図示省略の電極層が形成されている。なお、実施形態の説明では、便宜上、上面及び下面とするが、上下方向は、本発明をなんら限定するものではない。
P端子6は、絶縁基板9の回路箔9a上に設けられる。回路箔9aには、それぞれはんだ層12を介して半導体チップ2,3が設けられており、半導体チップ2,3が、はんだ層12及び回路箔9aを介してP端子6と接続される。半導体チップ2,3の上面の電極層には、ワイヤ13の一端が超音波接合等により接合され、ワイヤ13の他端は、回路箔9aを介して(若しくは、直接)AC端子8に接合される。
AC端子8は、絶縁基板9の回路箔9a上に設けられる。回路箔9aには、それぞれはんだ層14を介して半導体チップ4,5が設けられており、半導体チップ4,5が、はんだ層14及び回路箔9aを介してAC端子8と接続される。半導体チップ4,5の上面の電極層には、ワイヤ15の一端が超音波接合やはんだ付け等により接合され、ワイヤ15の他端はN端子7に接合される。
絶縁基板9は、例えば、DBC基板等であり、その上面には回路箔9aにより回路が形成されている。
ベース10は、半導体モジュール1の放熱性を向上させるために絶縁基板9の下にはんだ層16を介して設けられる。ベース10は、熱伝導性の高い材料(例えば、銅等)により構成される。
冷却器11は、ベース10の下にグリース層17を介して設けられ、半導体チップ2〜5で発生した熱を外部に放出する。冷却器11には、冷却器端子11a(プローブ)が設けられ、冷却器端子11aと主端子6〜8と間の静電容量やこの静電容量に直列に寄生する寄生抵抗が計測される。各端子(主端子6〜8や冷却器端子11a)間の静電容量及びこの静電容量に直列に寄生する寄生抵抗は、LCRメータ若しくはインピーダンス・アナライザ等のインピーダンス計測器により計測される。
なお、本発明の半導体システムは、半導体モジュール1と、半導体モジュール1の各主端子6〜8間または各主端子6〜8と冷却器端子11a間の静電容量及び寄生抵抗を計測するインピーダンス計測器(図示省略)と、インピーダンス計測器の計測値の経時変化を評価する(または表示させる)制御部(図示省略)と、により構成される。
図2は、図1に示した半導体モジュール1の等価回路を示す図である。
この等価回路の静電容量成分は、半導体チップ2〜5の静電容量(上アーム側の半導体チップ2,3の静電容量C1、下アーム側の半導体チップ4,5の静電容量C2)、絶縁基板9の静電容量(P端子6面とベース10間の静電容量C3、AC端子8面とベース10間の静電容量C4及びN端子7面とベース10間の静電容量C5)、グリース層17の静電容量C6の6箇所に存在する。なお、図1に示した半導体モジュール1では図示省略しているが、N端子7の下部には、P端子6やAC端子8と同様に、回路箔9aや絶縁基板9が存在しており、静電容量C5は、この図示していないN端子7の下部の絶縁基板9の静電容量を示す。
一方、この等価回路の静電容量成分に対して直列に寄生する寄生抵抗として、上アーム側の半導体チップ2,3の下に設けられるはんだ層12の損傷を反映する寄生抵抗r1、上アーム側の半導体チップ2,3の上面電極層とワイヤ13の接合状態を反映する寄生抵抗r2、下アーム側の半導体チップ4,5の下に設けられるはんだ層14の損傷を反映する寄生抵抗r3、下アーム側の半導体チップ4,5の上面電極層とワイヤ15の接合状態を反映する寄生抵抗r4が存在する。また、主端子6〜8と冷却器端子11aとの間には、それぞれ絶縁基板9下のはんだ層16の損傷を反映する寄生抵抗r5,r6,r7が存在する。
次に、本発明の実施形態に係る半導体モジュール1の検査方法及び半導体システムにより、具体的な損傷個所を特定する方法について詳細に説明する。
実施形態に係る半導体モジュール1の検査方法及び半導体システムでは、P端子6−N端子7間、P端子6−AC端子8間、N端子7−AC端子8間、P端子6−冷却器端子11a間、N端子7−冷却器端子11a間、AC端子8−冷却器端子11a間、の6つの端子間の静電容量とこの静電容量に直列に寄生する寄生抵抗とを、LCRメータ若しくはインピーダンス・アナライザ等のインピーダンス計測器を用いて計測する。
静電容量及び寄生抵抗の計測は、表皮効果が支配的となる周波数(例えば、100kHzより高い周波数で行う。測定周波数を上げるほど、電流は各部材の表面または界面(例えば、はんだ下の配線層とはんだ層の界面)を経由して流れるため、寄生抵抗の計測値は、はんだ層表面の電気抵抗、表面のマクロな凹凸、合金層形成等による材料の抵抗率の変化を反映することとなる。
さらに、半導体チップ2〜5に、図示省略のオンチップセンサ(温度により特性が変化するセンサ、例えば、ダイオード)を設け、半導体チップ2〜5の温度を計測する。なお、オンチップセンサは、半導体チップ2〜5の内部または半導体チップ2〜5の近傍に設けてもよい。
[グリース層17の検査]
グリース層17の劣化(損傷)は、例えば、図3に示すように、P端子6(またはN端子7、AC端子8)と冷却器端子11a間の静電容量を常時モニタ(或いは定期的にモニタ)し、初期に計測された静電容量からの低下度合いにより把握することができる。
グリース層17内でのボイド(空隙)が発生したり、グリース抜け(ポンプアウト)が生じたりすると、グリース層17の静電容量が低下する。したがって、P端子6−冷却器端子11a間、N端子7−冷却器端子11a間、及びAC端子8−冷却器端子11a間の静電容量と寄生抵抗を計測し、各端子間で計測された寄生抵抗のいずれにも変化がなく、各端子間で計測された静電容量の低下が確認された場合、グリース層17の劣化が起こったと判断することができる。つまり、各端子間で計測された寄生抵抗の変化がないことで、はんだ層16やワイヤ15の接合部における劣化が起こっていないと判断することができるので、各端子間で計測された静電容量の低下が、グリース層17の劣化を反映していると判断できる。
[はんだ層12,14,16の検査(劣化位置の特定)]
はんだ層12,14,16の劣化(損傷)箇所は、例えば、図4に示すように、各端子6〜8,11a間で計測される寄生抵抗(静電容量に対して直列に寄生する寄生抵抗)をモニタしておき、初期に計測された寄生抵抗からの増加の度合いに基づいて把握する。
図4に示す例では、P端子6−N端子7間と、P端子6−AC端子8間の寄生抵抗が増大し、その他端子間の寄生抵抗が増大していない。この場合、上アーム側の半導体チップ2,3の下に設けられるはんだ層12の損傷、あるいは上アーム側の半導体チップ2,3の上面電極層とワイヤ13の接合部の損傷が疑われる。
はんだ層12の損傷は、ワイヤ13の接合部の損傷と比較して、半導体チップ2,3の温度との相関が高い。よって、オンチップセンサ(図示せず)で半導体チップ2,3の温度を計測し、半導体チップ2,3の温度上昇が確認できなかった場合、主としてワイヤ13の接合部の損傷がおきていると判断できる。
なお、半導体チップ2〜5下のはんだ層12,14や絶縁基板9の下はんだ層16の剥がれが一定以上進行すると、図3に示したグリース層17の静電容量の経時変化と同様に、はんだ層12,14,16の剥がれが、各端子6〜8,11a間の静電容量の低下として検出される。よって、各端子6〜8,11a間の寄生抵抗の増大だけでなく、各端子6〜8,11a間の静電容量の低下の検出をはんだ層12,14,16の劣化指標として用いることができる。
[はんだ層12,14,16の検査(深さ方向の特定)]
はんだ層12,14,16の深さ方向の劣化は、例えば、図5に示すように、各端子6〜8,11a間の寄生抵抗を測定周波数を変えて計測し、各測定周波数で計測された寄生抵抗と、接合正常時に各測定周波数で計測された寄生抵抗(例えば、初期に各測定周波数で計測された寄生抵抗)とを、比較することで把握する。
図5に示すように、正常な接合形成時には、表皮効果が始まる周波数域(例えば、100kHz以上)で測定周波数の増大とともに線形に寄生抵抗が増大する。これに対して、表面からある深さ内ではんだ層12,14,16の剥がれ(接触電気抵抗の増大)、亀裂進展、若しくは変質(合金層の形成)が起こった場合、その深さ以内で電流が流れる測定周波数で計測した寄生抵抗に変極点(周波数と寄生抵抗の関係における傾きの増大)が発生する。この傾きの変化が発生した測定周波数に基づいて、損傷領域(表面からの深さ)を類推することができる。
以上のような本発明の実施形態に係る半導体モジュール1の検査方法及び半導体システムによれば、主端子6〜8間(若しくは主端子6〜8と冷却器端子11a間)の静電容量やこの静電容量に対して直列に寄生する寄生抵抗を、特定の測定周波数あるいは測定周波数を変化させて計測することで、損傷が発生した接合箇所を簡易的に検出することができる。また、主端子6〜8間(若しくは主端子6〜8と冷却器端子11a間)の静電容量及びこの静電容量に対して直列に寄生する寄生抵抗の経時変化を評価することで、半導体チップ2〜5下のはんだ層12,14、半導体チップ2〜5上のワイヤ13,15接合部、グリース層17、絶縁基板9下のはんだ層16等の各接合の損傷具合を切り分けて評価することができる。
また、本発明の実施形態に係る半導体モジュール1の検査方法及び半導体システムによれば、その場で、特別な事前処理等なしに、短時間に、半導体モジュール1の信頼性の評価や疲労度の評価を行うことができる。つまり、半導体モジュール1の信頼性試験中あるいは実動作中にオンライン若しくはオフラインで(定期的に)端子間の静電容量や寄生抵抗を計測して半導体モジュール1の接合部を評価することができる。つまり、半導体モジュール1の接合部の信頼性を監視したり、検査したりすることができる。
また、半導体チップ2〜5の温度の計測値あるいは周囲環境と半導体チップ2〜5間の熱抵抗の評価と組み合わせることで、より正確に接合の不良箇所を同定することができる。
また、各端子6〜8,11a間の静電容量及び寄生抵抗を測定周波数を変えて(例えば、100kHz〜10MHz)計測し、各端子6〜8,11a間の寄生抵抗成分等を評価することで、損傷、亀裂、あるいは変質(合金層の形成等)が表面からどの程度の深さの領域まで発生しているかを予測することができる。つまり、不良発生の空間的な位置を具体的に類推することができる。はんだ層12,14,16の劣化(亀裂発生等)は、表面や界面から発生することが知られており、測定周波数をかえることによる寄生抵抗の変化をモニタ、正常接合形成時と比較することで、損傷発生位置の表面からの深さを類推することができる。
本発明の実施形態に係る半導体モジュール1の検査方法及び半導体システムによれば、ダメージレスの簡易的な評価で、任意の使用条件における接合のウィークポイントの把握が可能となる。よって、半導体モジュール1の使い方の改善(制御、冷却)、半導体モジュール1の使用材料、構成、構造の対策を考案するスピードが速くなり、半導体モジュール1の開発工程を加速させることができる。
以上、本発明の半導体モジュールの検査方法及び半導体システムについて、具体例を示して詳細に説明したが、本発明の半導体モジュールの検査方法及び半導体システムは、上述した実施形態に限らず、本発明の特徴を損なわない範囲で適宜設計変更が可能である。
例えば、スイッチングデバイスを検査する場合には、制御端子と各端子(主端子(P端子、N端子またはAC端子若しくは冷却器端子)間の静電容量や寄生抵抗を計測することで、実施形態に係る半導体モジュール1の検査方法と同様の方法で、制御用ワイヤ内の接合の損傷(信頼性)も評価することができる。
また、半導体チップの温度の計測は、オンチップセンサに限定されるものではなく、例えば、熱電対や放射温度計を用いて計測することもできる。
また、実施形態の説明では、2in1の半導体モジュール1を例として説明しているが、半導体モジュールの回路構成は、適宜使用態様に応じて設計変更が可能であり、半導体チップの数や種類等は任意に設定可能である。
また、図6に示すように、半導体チップ18,19の上下に冷却器20,21を設け、冷却器20,21をボルト22とナット23で締結して、主端子24,25を半導体チップ18,19に圧接する圧接型の半導体モジュール26の検査を行う場合に、本発明の半導体モジュールの検査方法を適用することもできる。この場合、上下の冷却器20,21にそれぞれ冷却器端子(図示省略)を設け、各冷却器端子と主端子24,25(若しくは制御端子27)との間の静電容量とこの静電容量に直列に寄生する寄生抵抗とを計測することで、実施形態の半導体モジュールの検査方法及び半導体システムと同様に、各接合部を評価することができる。
1,26…半導体モジュール
2〜5,18,19…半導体チップ(半導体素子)
6…P端子(電極端子)
7…N端子(電極端子)
8…AC端子(電極端子)
9…絶縁基板
9a…回路箔
10…ベース
11,20,21…冷却器
11a…冷却器端子
24,25…主端子
27…制御端子

Claims (6)

  1. 半導体素子で構成される回路と、該回路と外部の回路とを接続する複数の電極端子と、を有する半導体モジュールの接合部の検査方法であって、
    予め正常時における前記電極端子間の寄生抵抗である第1寄生抵抗を計測し、
    前記半導体モジュールの接合部の検査時に、当該検査時における前記電極端子間の寄生抵抗である第2寄生抵抗を計測し、
    それぞれの電極端子間において前記第1寄生抵抗と前記第2寄生抵抗を比較して、前記半導体モジュールの接合部の状態を検出し、
    前記半導体素子の温度を計測し、
    前記電極端子間で異常を検出した場合であって、異常のあった電極端子間に備えられた半導体素子の温度上昇が確認できなかった場合、前記異常が前記半導体素子に接合されるワイヤの接合部の損傷に基づくものであると判断する
    ことを特徴とする半導体モジュールの検査方法。
  2. 半導体素子で構成される回路と、該回路と外部の回路とを接続する複数の電極端子と、を有する半導体モジュールの接合部の検査方法であって、
    予め正常時における前記電極端子間の寄生抵抗である第1寄生抵抗を計測し、
    前記半導体モジュールの接合部の検査時に、当該検査時における前記電極端子間の寄生抵抗である第2寄生抵抗を計測し、
    それぞれの電極端子間において前記第1寄生抵抗と前記第2寄生抵抗を比較して、前記半導体モジュールの接合部の状態を検出し、
    前記第1寄生抵抗と前記第2寄生抵抗を測定周波数を変えて計測し、
    各測定周波数で計測された前記第1寄生抵抗と前記第2寄生抵抗をそれぞれ比較して、前記半導体モジュールの接合部の状態を検出する
    ことを特徴とする半導体モジュールの検査方法。
  3. 半導体素子で構成される回路と、該回路と外部の回路とを接続する複数の電極端子と、を有する半導体モジュールの接合部の検査方法であって、
    予め正常時における前記電極端子間の寄生抵抗である第1寄生抵抗を計測し、
    前記半導体モジュールの接合部の検査時に、当該検査時における前記電極端子間の寄生抵抗である第2寄生抵抗を計測し、
    それぞれの電極端子間において前記第1寄生抵抗と前記第2寄生抵抗を比較して、前記半導体モジュールの接合部の状態を検出し、
    異なる電極端子間の前記半導体モジュールの接合部の状態の検出結果を組み合わせて、接合の不良箇所を同定する
    ことを特徴とする半導体モジュールの検査方法。
  4. 半導体素子で構成される回路と、該回路と外部の回路とを接続する複数の電極端子と、前記半導体素子を冷却する冷却器と、を有する半導体モジュールの接合部の検査方法であって、
    前記電極端子のいずれかと前記冷却器との間の静電容量と、該静電容量に対して直列に寄生する寄生抵抗と、を計測し、
    計測された静電容量の経時変化または計測された静電容量及び寄生抵抗の経時変化に基づいて、前記半導体モジュールの接合部の状態を検出する
    ことを特徴とする半導体モジュールの検査方法。
  5. 前記寄生抵抗を測定周波数を変えて計測し、
    各測定周波数で計測された寄生抵抗のそれぞれの経時変化に基づいて、前記半導体モジュールの接合部の状態を検出する
    ことを特徴とする請求項に記載の半導体モジュールの検査方法。
  6. 半導体素子で構成される回路と、該回路と外部の回路とを接続する複数の電極端子と、前記半導体素子を冷却する冷却器を有する半導体モジュールと、
    前記電極端子のいずれかと前記冷却器との間の静電容量と、該静電容量に対して直列に寄生する寄生抵抗とを計測する計測手段と、
    計測された静電容量の経時変化または計測された静電容量及び寄生抵抗の経時変化に基づいて、前記半導体モジュールの接合部の状態を検出する制御手段と、を有する
    ことを特徴とする半導体システム。
JP2013231640A 2013-11-08 2013-11-08 半導体モジュールの検査方法及び半導体システム Expired - Fee Related JP6432126B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013231640A JP6432126B2 (ja) 2013-11-08 2013-11-08 半導体モジュールの検査方法及び半導体システム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013231640A JP6432126B2 (ja) 2013-11-08 2013-11-08 半導体モジュールの検査方法及び半導体システム

Publications (2)

Publication Number Publication Date
JP2015092140A JP2015092140A (ja) 2015-05-14
JP6432126B2 true JP6432126B2 (ja) 2018-12-05

Family

ID=53195377

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013231640A Expired - Fee Related JP6432126B2 (ja) 2013-11-08 2013-11-08 半導体モジュールの検査方法及び半導体システム

Country Status (1)

Country Link
JP (1) JP6432126B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102485597B1 (ko) * 2016-07-18 2023-01-05 한국전기연구원 전력반도체 파워모듈의 기생인덕턴스 측정 방법
DE112017007185B4 (de) * 2017-03-09 2023-01-12 Mitsubishi Electric Corporation Elektronisches Modul und Leistungsmodul
JP6771447B2 (ja) * 2017-09-29 2020-10-21 日立オートモティブシステムズ株式会社 パワー半導体装置およびそれを用いた電力変換装置
EP3492935B1 (en) * 2017-12-01 2021-08-11 Mitsubishi Electric R&D Centre Europe B.V. Health monitoring of power semiconductor device
US12000883B2 (en) 2019-06-25 2024-06-04 Mitsubishi Electric Corporation Semiconductor device and power conversion device

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0672906B2 (ja) * 1986-12-10 1994-09-14 日本電気株式会社 半導体装置試験方法
JPH0792220A (ja) * 1993-09-27 1995-04-07 Hitachi Building Syst Eng & Service Co Ltd トランジスタの導通試験装置
JPWO2005038918A1 (ja) * 2003-10-15 2007-02-01 株式会社日立製作所 パワー半導体モジュール及びそれを用いた電力変換装置並びに移動体
US7356441B2 (en) * 2005-09-28 2008-04-08 Rockwell Automation Technologies, Inc. Junction temperature prediction method and apparatus for use in a power conversion module
WO2013187207A1 (ja) * 2012-06-14 2013-12-19 三菱電機株式会社 パワーモジュールの劣化検知装置

Also Published As

Publication number Publication date
JP2015092140A (ja) 2015-05-14

Similar Documents

Publication Publication Date Title
Abuelnaga et al. A review on IGBT module failure modes and lifetime testing
Astigarraga et al. Analysis of the results of accelerated aging tests in insulated gate bipolar transistors
JP6432126B2 (ja) 半導体モジュールの検査方法及び半導体システム
Lutz et al. Power cycling induced failure mechanisms in the viewpoint of rough temperature environment
Hernes et al. Failure analysis and lifetime assessment of IGBT power modules at low temperature stress cycles
Ugur et al. Aging assessment of discrete SiC MOSFETs under high temperature cycling tests
Streibel et al. Reliability of SiC MOSFET with danfoss bond buffer technology in automotive traction power modules
Ji et al. Onboard condition monitoring of solder fatigue in IGBT power modules
JP5343555B2 (ja) 半導体装置、及び、はんだ接合部破壊の検出方法
Kearney et al. PCB embedded power electronics for low voltage applications
Schiffmacher et al. Thermomechanical deformations of power modules with sintered metal buffer layers under consideration of the operating time and conditions
Jiang et al. Finite element modeling of IGBT modules to explore the correlation between electric parameters and damage in bond wires
Ali et al. A comprehensive study on variations of discrete IGBT characteristics due to package degradation triggered by thermal stress
JP2012018025A (ja) 半導体パワーモジュールの劣化診断方法及び劣化診断装置
Randoll et al. Characteristics and aging of PCB embedded power electronics
Dusmez et al. Comprehensive parametric analyses of thermally aged power MOSFETs for failure precursor identification and lifetime estimation based on gate threshold voltage
Martin et al. Online condition monitoring methodology for power electronics package reliability assessment
Di Nuzzo et al. Condition monitoring indicators for Si and SiC power modules
WO2011152151A1 (ja) 素子寿命予測方法及び素子寿命予測機能を備えた回路基板
JP5420461B2 (ja) 温度センサ接合部検査装置、及び、温度センサ接合部検査方法
Sarkany et al. Failure prediction of IGBT modules based on power cycling tests
Dupont et al. Ageing test results of low voltage MOSFET modules for electrical vehicles
Otto et al. Reliability investigation on sic bjt power module
JP6550761B2 (ja) 半導体集積回路の寿命予測装置
Luo et al. A fault detection method for IGBT bond wires partial lift off based on thermal resistance assessment

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20161028

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170713

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170815

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171013

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180403

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180515

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20181009

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20181022

R150 Certificate of patent or registration of utility model

Ref document number: 6432126

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees