JP5343555B2 - 半導体装置、及び、はんだ接合部破壊の検出方法 - Google Patents
半導体装置、及び、はんだ接合部破壊の検出方法 Download PDFInfo
- Publication number
- JP5343555B2 JP5343555B2 JP2008326205A JP2008326205A JP5343555B2 JP 5343555 B2 JP5343555 B2 JP 5343555B2 JP 2008326205 A JP2008326205 A JP 2008326205A JP 2008326205 A JP2008326205 A JP 2008326205A JP 5343555 B2 JP5343555 B2 JP 5343555B2
- Authority
- JP
- Japan
- Prior art keywords
- detection
- solder bump
- solder bumps
- solder
- ground
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15192—Resurf arrangement of the internal vias
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Wire Bonding (AREA)
Description
なお、抵抗測定回路が測定する検知用はんだバンプとグラウンドはんだバンプとの間の抵抗を、単に、検知用はんだバンプの抵抗と呼ぶこととする。
2 基材
3 電極
4 はんだバンプ
5 半導体チップ
6 封止部材
11 回路基板
12 基材
13 電極
21a、21b、22、23 配線
31 直流電流発生回路
32 抵抗測定回路
33 制御回路
34 情報処理装置
Claims (5)
- 半導体チップを搭載し、複数の電極が形成された半導体パッケージと、
前記半導体パッケージに対向配置され、前記半導体パッケージの電極と対応する配置で複数の電極が形成され、前記半導体チップに、少なくとも基準電位を供給する回路基板と、
前記半導体パッケージの複数の電極及び前記回路基板の複数の電極の間にそれぞれ形成され、該半導体パッケージの電極と該回路基板の電極とを接合する複数のはんだバンプと
を有し、
前記複数のはんだバンプは、第1及び第2の検知用はんだバンプ、及び、前記半導体チップに前記基準電位を供給するグラウンドはんだバンプを含み、各検知用はんだバンプは、それに対応するグラウンドはんだバンプと対を形成し、
前記第1の検知用はんだバンプから第1の方向に向かって前記半導体パッケージの面内中心側に、前記第2の検知用はんだバンプが配置されており、
さらに、
対になっている検知用はんだバンプとグラウンドはんだバンプとを電気的に接続する配線と、
対になっている検知用はんだバンプとグラウンドはんだバンプとに電気的に接続され、該グラウンドはんだバンプを介して該検知用はんだバンプに電流を流す電流発生回路と、
対になっている検知用はんだバンプとグラウンドはんだバンプとに電気的に接続され、該検知用はんだバンプと該グラウンドはんだバンプとの間の電気抵抗を測定する抵抗測定回路と
前記第1の検知用はんだバンプとこれに対応するグラウンドはんだバンプとの間の抵抗が予め決められた第1の値に達した時間と、前記第2の検知用はんだバンプとこれに対応するグラウンドはんだバンプとの間の抵抗が前記第1の値に達した時間とに基づき、前記第2の検知用はんだバンプから前記第1の方向に向かって前記半導体パッケージの面内中心側に配置されたはんだバンプのクラック成長状態を予測する予測装置と
を有する半導体装置。 - 前記検知用はんだバンプとグラウンドはんだバンプの対において、検知用はんだバンプは、グラウンドはんだバンプよりも、前記半導体パッケージの面内で中心から離れた位置に配置されている請求項1に記載の半導体装置。
- 前記半導体パッケージの面内で中心から最も離れた位置に配置されたはんだバンプが、前記第1の検知用はんだバンプである請求項1または2に記載の半導体装置。
- 前記複数のはんだバンプは、前記半導体パッケージの面内で行列状に配置され、
前記第2の検知用はんだバンプは、前記第1の検知用はんだバンプに対し、行方向、列方向、または対角方向である前記第1の方向に隣接して前記半導体パッケージの面内中心側に配置されている請求項1〜3のいずれか1項に記載の半導体装置。 - 半導体チップを搭載した半導体パッケージと、該半導体チップに少なくとも基準電位を供給する回路基板とを接合する複数のはんだバンプが、第1及び第2の検知用はんだバンプと、該半導体チップに該基準電位を供給するグラウンドはんだバンプとを含み、各検知用はんだバンプはそれと対を形成するグラウンドはんだバンプと電気的に接続されており、
前記第1の検知用はんだバンプから第1の方向に向かって前記半導体パッケージの面内中心側に、前記第2の検知用はんだバンプが配置されており、
前記第1及び第2の検知用はんだバンプに、それと対になっているグラウンドはんだバンプを介して電流を流す工程と、
前記第1及び第2の検知用はんだバンプと、それと対になっているグラウンドはんだバンプとの間の電気抵抗を測定する工程と
前記第1の検知用はんだバンプとこれに対応するグラウンドはんだバンプとの間の抵抗が予め決められた第1の値に達した時間と、前記第2の検知用はんだバンプとこれに対応するグラウンドはんだバンプとの間の抵抗が前記第1の値に達した時間とに基づき、前記第2の検知用はんだバンプから前記第1の方向に向かって前記半導体パッケージの面内中心側に配置されたはんだバンプのクラック成長状態を予測する工程と
を有するはんだ接合部破壊の検出方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008326205A JP5343555B2 (ja) | 2008-12-22 | 2008-12-22 | 半導体装置、及び、はんだ接合部破壊の検出方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008326205A JP5343555B2 (ja) | 2008-12-22 | 2008-12-22 | 半導体装置、及び、はんだ接合部破壊の検出方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010147426A JP2010147426A (ja) | 2010-07-01 |
JP5343555B2 true JP5343555B2 (ja) | 2013-11-13 |
Family
ID=42567502
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008326205A Expired - Fee Related JP5343555B2 (ja) | 2008-12-22 | 2008-12-22 | 半導体装置、及び、はんだ接合部破壊の検出方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5343555B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11257725B2 (en) | 2019-12-06 | 2022-02-22 | Samsung Electronics Co., Ltd. | Semiconductor package including test bumps |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102010038453A1 (de) * | 2010-07-27 | 2012-02-02 | Robert Bosch Gmbh | Lötstellenkontrolle |
US20120032693A1 (en) * | 2010-08-03 | 2012-02-09 | Cisco Technology, Inc. | Crack detection in a semiconductor die and package |
JP5739705B2 (ja) * | 2011-03-28 | 2015-06-24 | 株式会社東芝 | 半導体モジュール、電子機器及び状態判定方法 |
JP5894515B2 (ja) * | 2012-09-28 | 2016-03-30 | 株式会社東芝 | 半導体装置、寿命推定装置、寿命推定方法 |
KR20140108968A (ko) * | 2013-03-04 | 2014-09-15 | (주)온테스트 | 전자기기의 접촉부 균열 검출 장치 및 이를 구비한 성능 검사 시스템 |
JP6055509B2 (ja) * | 2015-04-23 | 2016-12-27 | 株式会社東芝 | 半導体モジュール、電子機器 |
JP7338258B2 (ja) * | 2019-06-19 | 2023-09-05 | 株式会社レゾナック | 接合材評価方法、及び評価試験装置 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001210748A (ja) * | 2000-01-28 | 2001-08-03 | Matsushita Electric Ind Co Ltd | 半導体素子、半導体素子の実装状態ならびに接続状態の判定方法、及びその半導体素子を用いた電子機器 |
JP2002076187A (ja) * | 2000-08-29 | 2002-03-15 | Nec Corp | Bga基板 |
JP2006278946A (ja) * | 2005-03-30 | 2006-10-12 | Fuji Photo Film Co Ltd | パッケージ基板、及び撮像装置 |
-
2008
- 2008-12-22 JP JP2008326205A patent/JP5343555B2/ja not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11257725B2 (en) | 2019-12-06 | 2022-02-22 | Samsung Electronics Co., Ltd. | Semiconductor package including test bumps |
Also Published As
Publication number | Publication date |
---|---|
JP2010147426A (ja) | 2010-07-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5343555B2 (ja) | 半導体装置、及び、はんだ接合部破壊の検出方法 | |
US8829918B2 (en) | Die connection monitoring system and method | |
JP2008034798A (ja) | 不具合検出機能を備えた半導体装置 | |
US7648847B2 (en) | In-situ monitoring and method to determine accumulated printed wiring board thermal and/or vibration stress fatigue using a mirrored monitor chip and continuity circuit | |
CN101281893A (zh) | 半导体装置 | |
US9377504B2 (en) | Integrated circuit interconnect crack monitor circuit | |
JP6466128B2 (ja) | プローブカード | |
JP2014119450A (ja) | 試験装置及びその試験方法 | |
JP5092054B2 (ja) | 実装基板及び故障予測方法 | |
KR20100124217A (ko) | 기판 구조 | |
WO2011152151A1 (ja) | 素子寿命予測方法及び素子寿命予測機能を備えた回路基板 | |
JP6432126B2 (ja) | 半導体モジュールの検査方法及び半導体システム | |
JP2014169964A (ja) | 半導体装置の製造方法 | |
JP2011096836A (ja) | プリント基板の検査方法及び検査装置 | |
JP2019021740A (ja) | 半導体装置、半導体モジュール及び半導体装置の試験方法 | |
JP2010281625A (ja) | 半導体チップの検査方法 | |
JP5355149B2 (ja) | 電子機器および、電子機器を用いた電子部品の接続不良検出方法 | |
JP2013130519A (ja) | 電子装置、電源制御システム、および寿命測定ユニット | |
JP5370250B2 (ja) | 半導体装置の製造方法 | |
US20210282272A1 (en) | Surface mount technology reliability monitoring system | |
JP2015114149A (ja) | ボンディングワイヤ劣化検出装置及びボンディングワイヤ劣化検出方法 | |
CN113281635B (zh) | 用于评价嵌埋结构可靠性的测试电路板及电路板测试方法 | |
JP4924480B2 (ja) | 半導体装置の製造方法および装置 | |
JP2006148001A (ja) | 半導体装置 | |
JP2023072256A (ja) | 半導体基板、電気検査方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110907 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120821 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120823 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121016 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130205 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130402 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130716 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130729 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |