JP2014169964A - 半導体装置の製造方法 - Google Patents

Abstract

【課題】ＤＣ−ＤＣコンバータをバーンインボードに配置することによって生ずることが想定されるデバイスからの発熱の影響による破壊や、バーンインボードに搭載可能なデバイスの数が制限等。
【解決手段】半導体パッケージの加速試験を行う工程において、第１半導体パッケージに対しては電源ボードから拡張ボードを介してバーンインボードに供給された前記第１電源を用い、前記第１半導体パッケージよりも消費電流が大きく且つ低動作電圧の第２半導体パッケージに対しては拡張ボードに搭載されたＤＣ−ＤＣコンバータのような電源変換部品により前記第１電源から変換された第２電源を用いる。
【選択図】図１

Description

本発明は、半導体装置の製造方法、特にバーンイン手法に関し、例えば低電圧大電流を消費するマイクロコンピュータなどのロジックデバイスに対するバーンインテストに適用して有効な技術に関する。

バーンインテストのための装置について例えば特許文献１には高温槽にバーンイン対象デバイスを搭載したバーンインボードを着脱して電源及び信号を供給可能にするコネクタ着脱装置について記載がある。特にここでは、高温槽を大型化させることなく少数の駆動源から成る機械力でバーンイオンボードを挿抜する機械的構成を特徴とするものであるが、バーンインボードに搭載されたデバイスにはバーンインボードの外部から電源及び信号が供給されるとする。

特許文献２においては、電源回路からバーンインボードのバーンイン対象デバイスに直接大電流又は高電圧を供給すると、電力ケーブル上での電力損失が大きくなり、また、信号にノイズが重畳して適正な動作の下でバーンインを行うことができなくなるということが記載される。そこで、バーンインボードに３端子レギュレータを搭載することにより、電源回路から３端子レギュレータ間での電力損失の低減を図っている。

特許文献３では、バーンインボードに３端子レギュレータを搭載して電源回路から３端子レギュレータ間での電力損失の低減を図ろうとする特許文献２の問題点を見出してこれを解決することについて記載がある。即ち、３端子レギュレータによる低い変換効率、変換損失による発熱の影響によるバーンイン対象デバイスの破壊、と言う問題点があり、これを解決するために、３端子レギュレータをスイッチングレギュレータによるＤＣ−ＤＣコンバータに変更したものである。

特開平１１−１６０３９５号公報 特開２００６−０７１５８５号公報 特開２００９−１６８４８４号公報

本発明者はバーンインボードへの電源供給について検討した。前提として、半導体パッケージの加速試験（バーンインテスト）では、バーンイン装置内にセットされるバーンインボードには、バーンインボードの外部に配置された電源回路から電源配線及び電源ケーブルを介してバーンインボード上のバーンイン対象デバイスに動作電源を供給しなければならない。このとき、バーンインの対象デバイスは、マイクロコンピュータのように低電圧であっても消費電力の大きなデバイス、ＳＯＣ（System-on-a-chip）などのように高電圧及び小電力のデバイス、動作電圧及び消費電力がそれらの中間に位置するようなデバイス、と言うように、その種類や機能に応じた電圧及び電流の電源を必要とする。この観点に立つと、特許文献２，３のように、バーンインボードにＤＣ−ＤＣコンバータ（電源変換回路）を配置することにより、バーンインボード側のレギュレータによってデバイスに必要な電圧及び電流の動作電源に変換することができる。

しかしながら、上記のようにバーンインボードにＤＣ−ＤＣコンバータ（電源変換回路）を配置する場合には、バーンインボードに搭載可能なデバイスの数が制限される。また、動作保証上限温度以上にバーンインボード５０の温度を上昇させることが困難である。
なお、ＤＣ−ＤＣコンバータを用いずに各種電源を電源回路から直接バーンインボードのデバイスに供給しようとすると、前述のとおり供給経路における電力損失及びノイズへの別の対策手段を講ずることが必要になる。また、大電流を直接供給しようとすれば、電源供給経路のコンダクタンスを大ききするために、バーンインボードの電源入力用の外部端子（ピン、コネクタ）の数（並設数）を予め多く確保して置くことが必要になり、ボードの外形サイズも大きくしなければならなくなる。

上記並びにその他の課題と新規な特徴は本明細書の記述及び添付図面から明らかになるであろう。

本願において開示される実施の形態のうち代表的なものの概要を簡単に説明すれば下記の通りである。

すなわち、半導体パッケージの加速試験を行う工程において、第１半導体パッケージに対しては電源ボードから拡張ボードを介してバーンインボードに供給された前記第１電源を用い、前記第１半導体パッケージよりも消費電流が大きく且つ低動作電圧の第２半導体パッケージに対しては拡張ボードに搭載されたＤＣ−ＤＣコンバータのような電源変換部品により前記第１電源から変換された第２電源を用いる。

本願において開示される実施の形態のうち代表的なものによって得られる効果を簡単に説明すれば下記のとおりである。

すなわち、第２電源を用いた前記加速試験では拡張ボードに搭載した電圧変換回路を用いるので、ＤＣ−ＤＣコンバータをバーンインボードに配置することによって生ずることが想定されるＤＣ−ＤＣコンバータ自らの変換損失による発熱及びデバイスからの発熱の影響による破壊、又はバーンインボードに搭載可能なデバイスの数が制限されたりするという問題を解消することができる。そして、電源回路からバーンインボードに直接電源を供給しようとしたとき懸念される電力損失及びノイズによる悪影響、更にはバーンインボードの電源入力用の外部端子の平列数を予め多く確保しておくことによるボードサイズの大型化、という課題を解決することができる。

図１にはチャンバー部内におけるバーンインテストの最小ユニットの接続形態を例示する説明図である。 図２はＱＦＰの半導体パッケージの製造工程を例示するフローチャートである。 図３はリードフレーム準備工程に応じた半導体パッケージの製造過程の状態を概略的に示す説明図である。 図４はボンディング工程に応じた半導体パッケージの製造過程の状態を概略的に示す説明図である。 図５はワイヤーボンディング工程に応じた半導体パッケージの製造過程の状態を概略的に示す説明図である。 図６はモールド工程に応じた半導体パッケージの製造過程の状態を概略的に示す説明図である。 図７はＱＦＰ形態の半導体パッケージの概略的な構成を例示する説明図である。 図８はバーンイン装置の正面図である。 図９はバーンイン装置の左側面図である。 図１０はバーンイン装置の概略的な左側面断面図である。 図１１は一方の電源回路だけを用いて第１基本形態を採用した場合における電源供給形態を例示する説明図である。 図１２は一方の電源回路だけを用いて第１基本形態を採用した場合における別の電源供給形態を例示する説明図である。 図１３は一方の電源回路だけを用いて第１基本形態を採用した場合における更に別の電源供給形態を例示する説明図である。 図１４は一方の電源回路だけを用いて第２基本形態を採用した場合における電源供給形態を例示する説明図である。 図１５は一方の電源回路だけを用いて第２基本形態を採用した場合における別の電源供給形態を例示する説明図である。 図１６は一方の電源回路だけを用いて第２基本形態を採用した場合における更に別の電源供給形態を例示する説明図である。 図１７は第１電圧が印加される第１半導体パッケージと第２電圧が印加される第２半導体パッケージとを同じバーンインボードに搭載して並列的に前記加速試験を行う場合の電源供給形態を例示する説明図である。 図１８は第３基本形態を採用してバーンインテストを行う場合における電源供給形態を例示する説明図である。 図１９は第３基本形態を採用してバーンインテストを行う場合における電源供給形態を例示する別の説明図である。 図２０は第３基本形態を採用してバーンインテストを行う場合における更に別の電源供給形態を例示する説明図である。 図２１は第３基本形態を採用してバーンインテストを行う場合における更に別の電源供給形態を例示する説明図である。

１．実施の形態の概要
先ず、本願において開示される実施の形態について概要を説明する。実施の形態についての概要説明で括弧を付して参照する図面中の参照符号はそれが付された構成要素の概念に含まれるものを例示するに過ぎない。

〔１〕以下の工程を含む半導体装置の製造方法：
（ａ）半導体チップ（５）を有する半導体パッケージ（１）をバーンインボード（５０）のソケット（５１）内に配置し、前記バーンインボードの外部端子をバーンイン炉（３１）内のコネクタ（６２）に挿入する工程；
（ｂ）前記バーンイン炉の外部に位置する電源ボード（４１）が出力する第１電源（ＰＳ１，ＰＳ２，ＰＳ３，ＰＳ４）を用いて前記バーンイン炉内に配置された前記バーンインボード上の前記半導体パッケージの加速試験を行う工程；
ここで、
前記（ｂ）工程において、前記電源ボードから供給された前記第１電源を、バーンイン炉外に設けられ、かつ前記電源ボードと前記バーンインボードとの間に位置する拡張ボード（６０）に形成された第１経路（６３）を介して、前記バーンインボードに供給して、前記半導体パッケージに前記第１電源を印加し、
前記（ｂ）工程において、前記拡張ボードに形成された第２経路（６４）上に搭載された電源変換回路（６１）により、前記第１電源から変換された第２電源を前記バーンインボードに供給して、前記半導体パッケージに前記第２電源を印加する。

これによれば、第２電源を用いた前記加速試験では拡張ボードに搭載した電圧変換回路を用いるので、ＤＣ−ＤＣコンバータなどの電源変換回路をバーンインボードに配置することによって生ずることが想定される電源変換回路自らの変換損失による発熱及びデバイスからの発熱の影響による破壊、又はバーンインボードに搭載可能なデバイスの数が制限されたりするという問題を解消することができる。要するに、バーンインボードの温度を電源変換回路の動作保証上限温度以上に上昇させてバーンインテストを行うことができ、そのようにしても電源変換回路が熱で破壊されることはない。そして、電源回路からバーンインボードに直接電源を供給しようとしたとき懸念される電力損失及びノイズによる悪影響、更にはバーンインボードの電源入力用の外部端子の並設数を予め多く確保しておくことによるボードサイズの大型化、という課題を解決することができる。前記第１電源を用いる加速試験は高電圧電源を動作電源とする半導体デバイスなどに対する加速試験に好適である。

〔２〕項１記載の半導体装置の製造方法における前記（ｂ）工程において、前記第２電源は前記第１電源に比べて電圧が低くされ且つ電流が大きくされている。

これによれば、電源回路からバーンインボードに直接大きな電流を伴う電源を供給しようとしたとき懸念される電力損失及びノイズによる悪影響、更にはバーンインボードの電源入力用の外部端子の並設数を予め多く確保しておくことによるボードサイズの大型化、という課題解決について顕著な効果を得る。

〔３〕項２記載の半導体装置の製造方法における前記（ａ）工程において、前記半導体パッケージは、前記第１電源を動作電源に含む第１半導体パッケージ（１Ａ）、前記第２電源を動作電源に含む第２半導体パッケージ（１Ｂ）、又は前記第１電源及び第２電源の双方を動作電源に含む第３半導体パッケージ（１Ｃ）である。

これによればバーンイン対象デバイスの動作電源特性に応じて第１電源及び第２電源を用いた加速試験を行えばよい。

〔４〕項１記載の半導体装置の製造方法の前記（ｂ）工程において、前記電源変換回路はＤＣ−ＤＣスイッチングレギュレータである。

これによれば、３端子レギュレータなどに比べて変換損失による発熱量を小さく抑えることができる。

〔５〕項１記載の半導体装置の製造方法において、前記バーンイン炉は断熱材が配置された断熱部（３２）を介してピンエレクトロニクス部（３３）に接する。前記ピンエレクトロニクス部にはマザーボード（４０）とこれに搭載された複数の電源ボードが設けられる。前記断熱部には前記マザーボードに搭載されていて対応する電源ボードに接続される拡張ボード（６０）が設けられる。前記バーンイン炉内のバーンインボードは対応する拡張ボードに接続される。

これによれば、既存のバーンイン装置を第２半導体パッケージの加速試験に対応させようとする場合、拡張ボートとバーンインボードとを接続するコネクタの改良を行えばよい。

〔６〕項５記載の半導体装置の製造方法における前記（ｂ）工程において、前記マザーボードと断熱材の間を冷却する冷却ファン（４５）を駆動する。

これによれば、拡張ボードの高温化の抑制に資することができる。

〔７〕項５記載の半導体装置の製造方法における前記（ｂ）工程において、前記ＤＣ−ＤＣスイッチングレギュレータによるスイッチングのオン／オフデューティの指示を前記マザーボード上の制御マイコン（４４）から受ける。

これによれば、第２電源の電圧及び電流をマイコン制御で容易に行うことが可能になる。

〔８〕項１記載の半導体装置の製造方法における前記（ｂ）工程において、同じバーンインボードに搭載されて、第１電圧が印加された第１半導体パッケージ（１Ａ）と、第２電圧が印加された第２半導体パッケージ（１Ｂ）とに、並列的に前記加速試験を行う。

これによれば、同一バーンインボード上で第１半導体パッケージ及び第２半導体パッケージの並列的な加速試験が可能になる。

〔９〕項１記載の半導体装置の製造方法における前記（ｂ）工程において、第１電圧が印加される第１半導体パッケージと、第２電圧が印加される第２半導体パッケージとを別々のバーンインボードに搭載して、並列的に前記加速試験を行う。

これによれば、同一バーンイン装置で第１半導体パッケージ及び第２半導体パッケージの並列的な加速試験が可能になる。

〔１０〕項１記載の半導体装置の製造方法における前記（ｂ）工程において、前記第３半導体パッケージ（１Ｃ）に前記第１電圧及び前記第２電圧を印加して、前記加速試験を行う。

これによれば、例えばマイコンのように、大きな消費電力を有するコア電源と消費電力が小さな或いは電圧が高い周辺回路電源というような性質の異なる複数の電源を要するデバイスに対して加速試験を行うことができる。

〔１１〕以下の工程を含む半導体装置の製造方法：
（ａ）半導体チップを有する半導体パッケージをバーンインボードのソケット内に配置し、前記バーンインボードの外部端子をバーンイン装置のバーンイン路内のコネクタに挿入する工程；
（ｂ）前記バーンイン路の外部に位置する電源ボードから前記バーンイン路内に配置された前記バーンインボードに第１電源を供給し、前記半導体パッケージの加速試験を行う工程；
ここで、
前記（ｂ）工程において試験対象となる前記半導体パッケージが第１半導体パッケージの場合は、前記電源ボードから供給された前記第１電源を、バーンイン炉内に設けられ、かつ前記電源ボードと前記バーンインボードとの間に位置する拡張ボードに形成された第１経路を介して、前記バーンインボードに供給し、前記第１電源を用いて前記加速試験を行い、
前記（ｂ）工程において試験対象となる前記半導体パッケージが前記第１半導体パッケージとは種類が異なる第２半導体パッケージの場合は、前記バーンイン炉内に設けられ、かつ前記電源ボードと前記バーンインボードとの間に位置する前記拡張ボードに形成された第２経路上に搭載された電源変換部品により、前記第１電源から変換された第２電源を用いて前記加速試験を行う。

これによれば、項１と同様の作用効果を得る。

２．実施の形態の詳細
実施の形態について更に詳述する。

《半導体装置》
本実施の形態で説明する方法によって製造する半導体装置について説明する。半導体装置は半導体チップを有する半導体パッケージであり、ＱＦＰ（Quad Flat Package）、ＢＧＡ（Ball Grid Array）などの適宜のパッケージ形態を採用してよい。特に制限されないが、ＱＦＰを半導体パッケージの一例とすると、その半導体パッケージ１は、図７に例示されるように、リード３とダイパッド４を有するリードフレームのダイパッド４に所要の回路機能を有する半導体チップ５が接着され、その半導体チップ５の表面に露出された複数の電極パッド６に、リードフレームの対応するリード３が金ワイヤなどのボンディングワイヤ７などによって電気的に接続される。リード３の先端部を露出させて全体的に封止樹脂８でモールドされ、封止樹脂８から露出されたリード３の一部が折り曲げられて実装用端子を構成する。本明細書において半導体装置は加速試験を経た半導体パッケージを便宜上意味するものとし、両者はその点で相違するだけである。本命最初において半導体チップとは、単結晶シリコンなどに基板上に所要の回路が形成された半導体集積回路若しくは半導体集積回路ペレットと同義である。基板は単結晶シリコンに限らず、エピタキシャルウエハ基板、ＳＯＩ基板、ＬＣＤガラス基板等の絶縁基板と半導体層等の複合ウエハ等も含むことは言うまでもない。

《半導体装置の製造方法》
上記半導体装置の製造方法についてその概略を説明する。図２のフローチャートにはＱＦＰの半導体パッケージの製造工程が例示される。図３乃至図７には製造工程に応じた半導体パッケージの製造過程状態が概略的に示される。

特に図示はしないが、先ずウエハ工程において、ウエハ上の各チップ領域にデバイスが形成される。ウエハ工程が完了したウエハは、ウエハプローブ検査（ウエハテスト）が実行される。なお、ウエハテスト工程が完了したウエハは、必要に応じてバックグラインディングが実行され、ウエハの厚さが所望の厚さに調整される。ウエハは、ダイシング等により、個々のチップ（半導体チップ）に分割される。ダイシングにより分割された半導体チップは、後述するパッケージング工程（Ｓ１〜Ｓ６）を経てパッケージングされ、パッケージングされた半導体パッケージは加速試験（バーンインテスト）が行われる（Ｓ７）。図３乃至図７では、パッケージ形態として上記ＱＦＰを一例とする。

パッケージング工程では、先ず、図３に例示されるように、半導体チップ５を搭載するためのリードフレーム（基材）２が準備される（Ｓ１）。次に、図４に例示されるように、リードフレーム２のダイパッド（チップ搭載部）４に、接着剤を介して半導体チップ５が固定される（Ｓ２）。なお、本実施の形態では、半導体チップ５の裏面（電極パッド６が形成された面とは反対側の面）がダイパッド４と対向するように、半導体チップ５はダイパッド４上に搭載される。次に、図５に例示されるように、固定された半導体チップ５の表面に露出する電極パッド６は、リードフレーム２のリード３とボンディングワイヤ７を介して電気的に接続される（Ｓ３）。この後、図６に例示されるように、リード３の一部が露出するように、半導体チップ５及びボンディングワイヤ７を封止樹脂８にて封止する（Ｓ４）。封止樹脂８から露出するリード３の一部（アウター部）の表面にはメッキ膜が形成される（Ｓ５）。なお、本実施の形態におけるメッキ膜は、実質的に鉛を含有しない、所謂、鉛フリー半田メッキ膜であり、例えば、錫（Ｓｎ）とビスマス（Ｂｉ）の合金である。メッキ膜が形成されたリード３は、図７に例示されるように、リードフレーム２（枠部）から規定の長さに切断された後、封止樹脂８から露出するリード３の一部が折り曲げられる（Ｓ６）。このようにして完成した半導体パッケージ１はバーンイン装置に搭載されて加速試験（バーンインテスト）が行われる（Ｓ７）。以下、バーンインテストとそのために準備の工程と、バーンインテストに用いるバーンイン装置について詳述する。

《バーンイン装置》
図８はバーンイン装置の正面図、図９はバーンイン装置の左側面図、図１０はバーンイン装置の概略的な左側面断面図である。バーンイン装置１０はチャンバー部１１とオペレーション部１２に大別される。オペレーション部１２は図８に例示されるように外部にモニタ画面２０や操作盤２１が設けられ、内部にはテスト制御及びテスト解析などに用いられるコンピュータ装置及びテスト信号を発生するためのパターンジェネレータなどが配置される。バーンインテストの温度や時間などのテスト条件を操作盤２１で任意に設定し、その設定やコンピュータ装置のテストプログラムにしたがってパターンジェネレータによりテストパターンが生成される。

チャンバー部１１は図８に例示されるように正面に断熱扉３０を有する。その内部には、図１０に例示されるように周囲が断熱壁などで囲まれているバーンイン炉３１、断熱材が配置された断熱部としての中間層３２、中間層３２によって仕切られたピンエレクトロニクス部としての制御室３３が形成される。バーンイン炉３１は高温槽として利用され、例えばヒータにて１２５℃にされる。中間層３２はその温度の影響を受けて例えば８０℃位にされる。制御室３３は２５℃のような常温を維持するようになっている。

制御室３３はマザーボード４０を有する。特に制限されないが、マザーボード４０のコネクタ４６には図示を省略するピンエレクトロニクスボード及び電源ボード４１などがそれらの外部端子を介して着脱可能に装着される。前記ピンエレクトロニクスボードには、オペレーション部１２で形成されたテストパターンを受け取って被試験デバイスである半導体パッケージ（ＤＵＴ）１に供給するためのドライバや、半導体パッケージ（ＤＵＴ）１から出力される信号を受け取るレシーバなどが多数配置されている。制御室３３内において前記マザーボード４０と中間層３２との間に冷却風を送る冷却ファン４５が設けられている。被試験デバイスである半導体パッケージ（ＤＵＴ）１はバーンインボード５０に多数配置されたソケット５１に着脱可能に搭載される。バーンインボード５０に搭載された半導体パッケージ１にピンエレクトロニクスボード及び電源ボード４１を接続するために、マザーボード４０のコネクタ４７に中間ボードとしての拡張ボード６０の外部端子が着脱可能に搭載され、夫々の拡張ボード６０のコネクタ６２にバーンインボード５０の外部端子が着脱可能に装着される。ピンエレクトロニクスボード、電源ボード４１、及びバーンインボード５０などの外部端子は当該ボートの一辺に電極パターンとして形成され、或いはコネクタに挿入される突起状の端子列として形成される。図１０において電源ボード４１とバーンインボード５０を接続する拡張ボード６０にはスイッチングレギュレータから成るＤＣ−ＤＣコンバータ６１が例示されている。

図１にはチャンバー部１１内におけるバーンインテストの最小ユニットの接続形態が例示される。特に制限されないが、電源ボード４１には２個の電源回路４２，４３と制御マイコン（制御用マイクロコンピュータ）４４が搭載される。特に制限されないが、電源回路４２は定電力出力範囲を持ち、その範囲において電圧（電流）の低いところでは高い電流（電圧）を出力可能な電源回路である。例えば１０Ｖ〜４０Ｖで１０Ａ〜２．５Ａの電源出力範囲を持つ。電源回路４３は定電力出力範囲を持たず、電流をほぼ一定として高い方に所定の出力電圧範囲を持つ電源回路である。電源回路４３は２種類の電源ＰＳ１，ＰＳ２を選択的に又は並列的に出力可能である。電源回路４２は２種類の電源ＰＳ３，ＰＳ４を選択的に又は並列的に出力可能である。被試験デバイスである半導体パッケージ（ＤＵＴ）１の消費電力とバーンインボード５０に搭載される半導体パッケージ１の数などに応じて最適な電力供給が可能なように使用する電源回路４２，４３が選択され、選択された電源回路４３，４２が出力する電源ＰＳ１，ＰＳ２，ＰＳ３，ＰＳ４が選択される。半導体パッケージ１が複数の電源電圧を必要とする場合には電源ＰＳ１，ＰＳ２，ＰＳ３，ＰＳ４の中から複数の電源が選択される。電源回路４３，４２がＰＳ１，ＰＳ２，ＰＳ３，ＰＳ４として出力する電源の電圧及び電流はオペレーション部１１の図示を省略するコンピュータ装置からの指示にしたがって制御マイコン４４が制御する。

ここで、マイクロコンピュータのように低電圧であっても消費電力の大きな半導体パッケージ１をバーンインボード５０に多数搭載してバーンインテストを行うような場合に、電源回路４３の電流出力機能や電源回路４２の定電力型出力範囲ではバーンインボード５０が必要とする電流量を直接賄うことができない場合がある。この場合に、電源回路４２の定電力型出力範囲で適当な電圧及び電流の電源を選択してＤＣ−ＤＣコンバータ６１に供給する。このとき、ＤＣ−ＤＣコンバータ６１までの電源経路上では電流又は電圧は極端に大きくされていない。そして、ＤＣ−ＤＣコンバータ６１は、このＤＣ−ＤＣコンバータに供給された電源を、バーンインボード５０が必要とする低電圧且つ大電流の電源に変換して出力する。なお、ＤＣ−ＤＣコンバータ６１は、電源ＰＳ３を電源をＰＳ３ｍに変換して出力し、電源ＰＳ４を電源をＰＳ４ｍに変換して出力する。

ＤＣ−ＤＣコンバータ６１の出力電源の電圧及び電流は、オペレーション部１１の図示を省略するコンピュータ装置からの指示にしたがって制御マイコン４４がＲＳ２３２Ｃなどのシリアル通信を用いて制御する。特に図示はしないが、制御マイコン４４とＤＣ−ＤＣコンバータ６１との間に制御マイコン４４の制御機能の一部を負担するサブマイコンを配置する構成を採用することも可能である。

バーンインボード５０は、特に制限されないが、拡張ボード６０から出力される電源ＰＳ１，ＰＳ２，ＰＳ３ｍ、ＰＳ４ｍを受ける電源端子Ｔ１，Ｔ２，Ｔ３，Ｔ４を有している。夫々の電源端子Ｔ１，Ｔ２，Ｔ３，Ｔ４は図示を省略する電源配線などによって夫々のソケット５１に接続され、ソケット５１に搭載された半導体パッケージ１に電源が供給される。電源端子Ｔ１，Ｔ２，Ｔ３，Ｔ４の内のどの電源端子をどのソケットに接続するかは、図示を省略するディップスイッチ又はジャンパース線によって選択可能にされ、後述するバーンインテストの接続形態に応じてそれらスイッチがプログラムされる。或いは、後述するバーンインテストの接続形態に電源配線が専用化されたバーンインボードを用いることも可能である。

前記制御室３３に配置された図示を省略する前記ピンエレクトロニクスボードに拡張ボード６０を介して接続されるインタフェース端子群（図示を省略する）がバーンインボード５０に設けられている。それらインタフェース端子群の端子はソケット５１に接続される。その接続形態は電源の接続と同様の手段でプログラマブルにされ、或いはバーンインボード毎に専用化されている。

《バーンインテスト》
上記バーンイン装置１１を用いたバーンインテストとそのための準備工程（Ｓ７）について詳述する。ステップＳ７の工程は、第１工程と第２工程大別される。第１工程は、半導体チップ５を有する半導体パッケージ１をバーンインボード５０のソケット５１内に配置し、前記バーンインボード５０の外部端子をバーンイン炉３１内のコネクタ６２に挿入する準備の工程である。第２工程は、前記バーンイン炉３１の外部に位置する電源ボード４１が出力する第１電源ＰＳ１，ＰＳ２，ＰＳ３，又はＰＳ４を用いて前記バーンイン炉３１内に配置された前記バーンインボード５０上の前記半導体パッケージ１の加速試験を行うテスト実施の工程である。

半導体パッケージ１の加速試験を行うテスト実施の工程における電源ボード４１とバーンインボード５０の接続は半導体パッケージ１が必要とする電源の数、夫々の電源電圧、電源毎の消費電力などによって最適な形態を採用する。以下、その代表的な接続形態によるテスト方法について説明する。

接続態様の基本形は以下の３態様に大別される。

例えば図１に基づいて説明すると、第１基本態様は、被試験デバイスが第１半導体パッケージ１Ａの場合に、前記電源ボード４１の例えば電源回路４３から供給された前記第１電源ＰＳ１，ＰＳ２を、拡張ボード６０に形成された第１経路６３を介して、前記バーンインボード５０に供給し、前記第１電源ＰＳ１，ＰＳ２を用いて加速試験を可能とするものである。

第２基本態様は、被試験デバイスが前記第１半導体パッケージ１Ａとは種類が異なる第２半導体パッケージ１Ｂの場合に、前記電源ボード４１の例えば電源回路４２から供給された前記第１電源ＰＳ３，ＰＳ４を、前記拡張ボード６０に形成された第２経路６４上に搭載されたＤＣ−ＤＣコンバータ６１により、第２電源ＰＳ３ｍ、ＰＳ４ｍに変換し、変換された第２電源ＰＳ３ｍ、ＰＳ４ｍを用いて前記加速試験を可能とするものである。

第３基本態様は、被試験デバイスが前記半導体パッケージ１Ａ、１Ｂとは種類が異なる第３半導体パッケージ１Ｃの場合に、前記第１電源ＰＳ１，ＰＳ２と、前記ＤＣ−ＤＣコンバータ６１で変換された第２電源ＰＳ３ｍ、ＰＳ４ｍとの双方を用いて前記加速試験を可能とするものである。

ここでの説明では、異なる電源回路４３，４２から出力される電源ＰＳ１，ＰＳ２とＰＳ３，ＰＳ４を第１電源として説明するが、これに限定されず、同じ電源回路から出力される同じ電源を第１電源としてよいことは言うまでもない。

上記基本態様による各種接続形態について図１１乃至図２１を参照しながら説明する。

図１１乃至図１３は一方の電源回路４３だけを用いて第１基本形態を採用した場合について例示する。この場合にバーンインボード５０の搭載される半導体パッケージ１Ａが必要とする電源は、例えば電源電圧７Ｖ，電源電流０．１Ａのように、電源電圧が比較的高くても電源電流が小さなものとされる。

図１１では第１電源をＰＳ１とし、電源ＰＳ１を電源端子Ｔ１で受けてこれをバーンインボード５０の全ての半導体パッケージ１Ａに共通に供給してバーンインテストを行うものとする。

図１２では第１電源をＰＳ１、ＰＳ２（ＰＳ１＝ＰＳ２）とし、電源ＰＳ１を電源端子Ｔ１で受けてこれをバーンインボード５０上の半導体パッケージ１Ａの半分に供給し、電源ＰＳ２を電源端子Ｔ２で受けてこれをバーンインボード５０上の半導体パッケージ１Ａの残り半分に供給して、バーンインテストを行うものとする。半導体パッケージ１Ａの消費電力が比較的大きいような場合に図１１に比べて電源の安定化に資することができる。

図１３では第１電源をＰＳ１、ＰＳ２（ＰＳ１≠ＰＳ２）とし、電源ＰＳ１を電源端子Ｔ１で受け、電源ＰＳ２を電源端子Ｔ２で受け、それらをバーンインボード５０の全ての半導体パッケージ１Ａに共通に供給してバーンインテストを行うものとする。個々の半導体パッケージ１Ａが複数の電源ＰＳ１，ＰＳ２を必要とする場合の一例とされる。

図１４乃至図１６は一方の電源回路４２だけを用いて第２基本形態を採用した場合について例示する。この場合にバーンインボード５０の搭載される半導体パッケージ１Ｂが必要とする電源は、例えば電源電圧１．４Ｖ，電源電流１．５Ａのように、電源電圧が比較的低く電源電流が大きなものとされる。

図１４では第１電源をＰＳ３とし、電源ＰＳ３をＤＣ−ＤＣコンバータ６１で電源ＰＳ３ｍに変換し、変換した電源ＰＳ３ｍを電源端子Ｔ３で受け、これをバーンインボード５０の全ての半導体パッケージ１Ｂに共通に供給してバーンインテストを行うものとする。

図１５では第１電源をＰＳ３、ＰＳ４（ＰＳ３＝ＰＳ４）とし、電源ＰＳ３をＤＣ−ＤＣコンバータ６１で電源ＰＳ３ｍに変換し、変換した電源ＰＳ３ｍを電源端子Ｔ３で受けてこれをバーンインボード５０上の半分の半導体パッケージ１Ｂに供給する。また、電源ＰＳ４をＤＣ−ＤＣコンバータ６１で電源ＰＳ４ｍに変換し、変換した電源ＰＳ４ｍを電源端子Ｔ４で受けてこれをバーンインボード５０上の残り半分の半導体パッケージ１Ｂに供給する。これによってバーンインテストを行うものとする。半導体パッケージ１Ｂの消費電力が図１４に比べて大きいような場合に図１４よりも電源の安定化に資することができる。

図１６では第１電源をＰＳ１、ＰＳ２（ＰＳ１≠ＰＳ２）とし、電源ＰＳ３をＤＣ−ＤＣコンバータ６１でＰＳ３ｍに変換し、変換した電源ＰＳ３ｍを電源端子Ｔ３で受ける。また、電源ＰＳ４をＤＣ−ＤＣコンバータ６１で電源ＰＳ４ｍに変換し、変換した電源ＰＳ４ｍを電源端子Ｔ４で受ける。それら電源ＰＳ３ｍ、ＰＳ４ｍをバーンインボード５０の全ての半導体パッケージ１Ｂに共通に供給してバーンインテストを行うものとする。これは、個々の半導体パッケージ１Ｂが複数の電源を必要とする場合に対応する例になる。

図１１乃至図１６はバーンインボード５０単位で第１基本形態様又は第２基本態様によってバーンインテストを行う。バーンイン装置１０に搭載する全てのバーンインボード５０上の半導体パッケージ１Ａ（又は１Ｂ）が同じものであれば、図１１乃至図１６で説明した一つの電源供給形態を、バーンイン装置１０に搭載する全てのバーンインボード５０に対して適用すればよい。したがって、前記第１電源ＰＳ１，ＰＳ２を用いた前記加速試験と前記第２電源ＰＳ３ｍ、ＰＳ４ｍを用いた前記加速試験とは、バーンインボード５０への搭載から別々に行えばよい。

バーンイン装置１０に装着される一部のバーンインボード５０に搭載された半導体パッケージが第１半導体パッケージ１Ａであれば、当該一部のバーンインボードに対しては図１１乃至図１３で例示される第１基本形態による電源供給を選択する。バーンイン装置１０に装着される残りのバーンインボード５０に搭載された半導体パッケージが第２半導体パッケージ１Ｂであれば、当該残りのバーンインボード５０に対しては図１４乃至図１６で例示される第２基本形態による電源供給を選択する。したがって、前記第１電源ＰＳ１，ＰＳ２を用いた加速試験と第２電源ＰＳ３ｍ、ＰＳ４ｍを用いた加速試験とを、異なるバーンインボード５０に搭載された第１半導体パッケージ１Ａと第２半導体パッケージ１Ｂとに対して並列的に行うことができる。

図１７には第１電圧ＰＳ１，ＰＳ２が印加される第１半導体パッケージ１Ａと、第２電圧ＰＳ３ｍ、ＰＳ４ｍが印加される第２半導体パッケージ１Ｂとを同じバーンインボード５０に搭載して並列的に前記加速試験を行う場合の例が示される。

図１８乃至図２１は第３基本形態を採用してバーンインテストを行う場合について例示する。図１８及び図１９は実質的に２種類の電源を用いる場合、図２０及び図２１は実質的に３種類の電源を用いる場合について例示する。

図１８では、第１電源をＰＳ１、ＰＳ３とし、電源ＰＳ１を電源端子Ｔ１で受け、電源ＰＳ３をＤＣ−ＤＣコンバータ６１で第２電源ＰＳ３ｍに変換し、変換した第２電源ＰＳ３ｍを電源端子Ｔ３で受ける。それら電源ＰＳ１，ＰＳ３ｍをバーンインボード５０の全ての半導体パッケージ１Ｃに共通に供給してバーンインテストを行うものとする。

図１９では第１電源をＰＳ１、ＰＳ２（ＰＳ１＝ＰＳ２）及びＰＳ３，ＰＳ４（ＰＳ３＝ＰＳ４）とする。電源ＰＳ１を電源端子Ｔ１で受けてこれをバーンインボード５０上の半分の半導体パッケージ１Ｃに供給し、電源ＰＳ２を電源端子Ｔ２で受けてこれをバーンインボード５０上の残り半分の半導体パッケージ１Ｃに供給する。電源ＰＳ３をＤＣ−ＤＣコンバータ６１で電源ＰＳ３ｍに変換し、変換した電源ＰＳ３ｍを電源端子Ｔ３で受けてこれをバーンインボード５０上の上記半分の半導体パッケージ１Ｃに供給する。電源ＰＳ４をＤＣ−ＤＣコンバータ６１で電源ＰＳ４ｍに変換し、変換した電源ＰＳ４ｍを電源端子Ｔ４で受けてこれをバーンインボード５０上の上記残り半分の半導体パッケージ１Ｃに供給する。これによってバーンインテストを行うものとする。半導体パッケージ１Ｃの消費電力が図１８に比べて大きいような場合に図１８よりも電源の安定化に資することができる。

図２０では第１電源をＰＳ１、ＰＳ２（ＰＳ１≠ＰＳ２）及びＰＳ３，ＰＳ４（ＰＳ３＝ＰＳ４）とする。電源ＰＳ１を電源端子Ｔ１で受け且つ電源ＰＳ２を電源端子Ｔ２で受けて、それら電源ＰＳ１，ＰＳ２をバーンインボード５０上の半導体パッケージ１Ｃに共通に供給する。更に、電源ＰＳ３をＤＣ−ＤＣコンバータ６１で電源ＰＳ３ｍに変換し、変換した電源ＰＳ３ｍを電源端子Ｔ３で受けてこれをバーンインボード５０上の半分の半導体パッケージ１Ｃの半分に供給する。電源ＰＳ４をＤＣ−ＤＣコンバータ６１で電源ＰＳ４に変換し、変換した電源ＰＳ４ｍを電源端子Ｔ４で受けてこれをバーンインボード５０上の残り半分の半導体パッケージ１Ｃに供給する。これによってバーンインテストを行うものとする。

図２１では第１電源をＰＳ１、ＰＳ２（ＰＳ１≠ＰＳ２）及びＰＳ３とする。電源ＰＳ１を電源端子Ｔ１で受け且つ電源ＰＳ２を電源端子Ｔ２で受ける。更に、電源ＰＳ３をＤＣ−ＤＣコンバータ６１で電源ＰＳ３ｍに変換し、変換した電源ＰＳ３ｍを電源端子Ｔ３で受ける。それら電源ＰＳ１，ＰＳ２，ＰＳ３ｍをバーンインボード５０上の半導体パッケージ１Ｃに共通に供給する。

図１８乃至図２１によれば、例えばマイコンのように、大きな消費電力を有するコア電源と消費電力が小さな或いは電圧が高い周辺回路電源というような性質の異なる複数の電源を要するデバイスに対して、前記第１電圧ＰＳ１，ＰＳ２及び前記第２電圧ＰＳ３ｍ、ＰＳ４ｍを印加して、加速試験を行うことができる。

以上説明した実施の形態によれば以下の作用効果を得る。

（１）第２電源ＰＳ３ｍ、ＰＳ４ｍを用いた前記加速試験では、ＤＣ−ＤＣコンバータ（電源変換回路）６１を、バーンインボード５０ではなく、拡張ボード６０に搭載しているので、デバイス（半導体パッケージ）１からの発生した熱の影響によりＤＣ−ＤＣコンバータ６１が破壊されるのを抑制できる。また、バーンインボード５０に搭載可能なデバイスの数（搭載数）を向上することができる。また、バーンインボード５０の温度を電源変換回路６１の動作保証上限温度以上に上昇させてバーンインテストを行うことができる。言い換えると、動作保証上限温度以上にバーンインボード５０の温度を上昇させたとしても、ＤＣ−ＤＣコンバータ（電源変換回路）６１が熱で破壊されることはない。そして、電源回路４３からバーンインボードに直接大電流の電源を供給しようとしたとき懸念される電力損失及びノイズによる悪影響、更にはバーンインボード５０の電源入力用の外部端子の数（並設数）を予め多く確保しておくことによるボードサイズの大型化、という課題を解決することができる。

（２）また、バーンインボード５０とバーンイン装置内のコネクタ６２との接合部では、接触抵抗が最も高い。そのため、本実施の形態では、バーンインボード５０の近傍にＤＣ−ＤＣコンバータ６１を配置している。すなわち、制御室３３内に配置された電源ボード４１上ではなく、制御室３３とバーンイン路３１との間に位置する中間層３２内に配置された拡張ボード６０上にＤＣ−ＤＣコンバータ６１を配置（搭載）している。そのため、たとえ電源ボード４１から供給される電源にノイズが載ったとしても、上記接合部に到達する直前で電源変換を行うことで、ノイズ成分もカットしている。これにより、所望の電源をバーンインボード５０に確実に供給することができる。またＤＣ−ＤＣコンバータ６１はバーンインボード５０に配置していないためＤＣ−ＤＣコンバータ６１の耐熱温度以上の温度雰囲気にてバーンイン試験を行うことができる。

（３）第２電源ＰＳ３ｍ、ＰＳ４ｍは第１電源ＰＳ１，ＰＳ２に比べて電圧が低くされ且つ電流が大きくされている。したがって、電源回路からバーンインボードに直接大きな電流を伴う電源を供給しようとしたとき懸念される電力損失及びノイズによる悪影響、更にはバーンインボードの電源入力用の外部端子の数（並設数）を予め多く確保しておくことによるボードサイズの大型化、という課題解決について顕著な効果を得る。

（４）電源変換回路としてＤＣ−ＤＣスイッチングレギュレータを採用するから、３端子レギュレータを採用する場合に比べて、電源変換回路自らの変換損失による発熱量を小さく抑えることができる。

（５）既存のバーンイン装置を第２半導体パッケージ１Ｂや第３半導体パッケージ１Ｃの加速試験に対応指せようとする場合、拡張ボート６０とバーンインボード５０とを接続するコネクタの改良を行えばよい。

（６）ＤＣ−ＤＣスイッチングレギュレータによるスイッチングのオン／オフデューティの指示を前記マザーボード上の制御マイコン４４から受けるから、第２電源の電圧及び電流をマイコン制御で容易に決定することが可能になる。

（７）第１電圧が印加された第１半導体パッケージと、第２電圧が印加された第２半導体パッケージとを同じバーンインボードに搭載して並列的に前記加速試験を行うことができる。

第１電圧が印加される第１半導体パッケージと、第２電圧が印加される第２半導体パッケージとを別々のバーンインボードに搭載して、並列的に前記加速試験を行うことができる。

前記第３半導体パッケージに前記第１電圧及び前記第２電圧を印加して、前記加速試験を行うことができる。即ち、例えばマイコンのように、大きな消費電力を有するコア電源と消費電力が小さな或いは電圧が高い周辺回路電源というような性質の異なる複数の電源を要するデバイスに対して加速試験を行うことができる。

以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明はこれまで記載した実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。

例えば電源回路が出力する電源は２種類に限定されず適宜変更可能である。電源回路の個数も２個に限定されず適宜変更可能である。半導体パッケージもＱＦＰに限定されず他の形式であってよい。

バーンイン方法を実現するためのバーンイン装置は上記に限定されず、例えば下記とすればよい。

バーンイン方法を実現するためのバーンイン装置はバーンイン炉に断熱部を介してピンエレクトロニクス部が隣接され、前記ピンエレクトロニクス部には電源ボードが配置され、前記断熱部には拡張ボードが配置され、
前記電源ボードは、第１電源を出力する電源回路を供え、
前記拡張ボードは、前記電源ボードに接続可能にされ、且つ、バーンイン対象の半導体デバイスが搭載されたバーンインボードに接続可能にされ、前記電源回路から出力される第１電源を受けて電圧を変換し且つ電流を増大させた第２電源を出力する変換回路を備え、前記変換回路が出力する第２電源又は前記第１電源が前記バーンインボードに搭載された前記半導体デバイスの動作電源とされる。

１ 半導体パッケージ
１Ａ 第１半導体パッケージ
１Ｂ 第２半導体パッケージ
１Ｃ 第３半導体パッケージ
２ リードフレーム
３ リード
４ ダイパッド
５ 半導体チップ
６ 電極パッド
７ ボンディングワイヤ
１０ バーンイン装置
１１ チャンバー部
１２ オペレーション部
２０ モニタ画面
２１ 操作盤
３０ 断熱扉
３１ バーンイン炉
３２ 中間層（断熱部）
３３ 制御室（ピンエレクトロニクス部）
４０ マザーボード
４１ 電源ボード
４２，４３ 電源回路
４４ 制御マイコン（制御用マイクロコンピュータ）
４５ 冷却ファン
４６、４７ コネクタ
５０ バーンインボード
６０ 拡張ボード
６２ コネクタ
６１ＤＣ−ＤＣコンバータ（電源変換回路）
ＰＳ１，ＰＳ２，ＰＳ３，ＰＳ４ 第１の電源
ＰＳ３ｍ、ＰＳ４ｍ 第２の電源
Ｔ１，Ｔ２，Ｔ３，Ｔ４ 電源端子

Claims (11)

1. 以下の工程を含む半導体装置の製造方法：
   （ａ）半導体チップを有する半導体パッケージをバーンインボードのソケット内に配置し、前記バーンインボードの外部端子をバーンイン炉内のコネクタに挿入する工程；
   （ｂ）前記バーンイン炉の外部に位置する電源ボードが出力する第１電源を用いて前記バーンイン炉内に配置された前記バーンインボード上の前記半導体パッケージの加速試験を行う工程；
   ここで、
   前記（ｂ）工程において、前記電源ボードから供給された前記第１電源を、バーンイン炉外に設けられ、かつ前記電源ボードと前記バーンインボードとの間に位置する拡張ボードに形成された第１経路を介して、前記バーンインボードに供給して、前記半導体パッケージに前記第１電源を印加し、
   前記（ｂ）工程において、前記拡張ボードに形成された第２経路上に搭載された電源変換回路により、前記第１電源から変換された第２電源を前記バーンインボードに供給して、前記半導体パッケージに前記第２電源を印加する。
2. 前記（ｂ）工程において、前記第２電源は前記第１電源に比べて電圧が低くされ且つ電流が大きくされている、請求項１記載の半導体装置の製造方法。
3. 前記（ａ）工程において、前記半導体パッケージは、前記第１電源を動作電源に含む第１半導体パッケージ、前記第２電源を動作電源に含む第２半導体パッケージ、又は前記第１電源及び第２電源の双方を動作電源に含む第３半導体パッケージである、請求項２記載の半導体装置の製造方法。
4. 前記（ｂ）工程において、前記電源変換回路はＤＣ−ＤＣスイッチングレギュレータである、請求項１記載の半導体装置の製造方法。
5. 前記バーンイン炉は断熱材が配置された断熱部を介してピンエレクトロニクス部に接し、
   前記ピンエレクトロニクス部にはマザーボードとこれに搭載された複数の電源ボードが設けられ、
   前記断熱部には前記マザーボードに搭載されていて対応する電源ボードに接続される拡張ボードが設けられ、
   前記バーンイン炉内のバーンインボードは対応する拡張ボードに接続される、請求項１記載の半導体装置の製造方法。
6. 前記（ｂ）工程において、前記マザーボードと断熱材の間を冷却する冷却ファンを駆動する、請求項５記載の半導体装置の製造方法。
7. 前記（ｂ）工程において、前記ＤＣ−ＤＣスイッチングレギュレータによるスイッチングのオン／オフデューティの指示を前記マザーボード上の制御マイコンから受ける、請求項５記載の半導体装置の製造方法。
8. 前記（ｂ）工程において、同じバーンインボードに搭載されて、第１電圧が印加された第１半導体パッケージと、第２電圧が印加された第２半導体パッケージとに、並列的に前記加速試験を行う、請求項３記載の半導体装置の製造方法。
9. 前記（ｂ）工程において、第１電圧が印加される第１半導体パッケージと、第２電圧が印加される第２半導体パッケージとを別々のバーンインボードに搭載して、並列的に前記加速試験を行う、請求項３記載の半導体装置の製造方法。
10. 前記（ｂ）工程において、前記第３半導体パッケージに前記第１電圧及び前記第２電圧を印加して、前記加速試験を行う、請求項３記載の半導体装置の製造方法。
11. 以下の工程を含む半導体装置の製造方法：
    （ａ）半導体チップを有する半導体パッケージをバーンインボードのソケット内に配置し、前記バーンインボードの外部端子をバーンイン装置のバーンイン路内のコネクタに挿入する工程；
    （ｂ）前記バーンイン路の外部に位置する電源ボードから前記バーンイン路内に配置された前記バーンインボードに第１電源を供給し、前記半導体パッケージの加速試験を行う工程；
    ここで、
    前記（ｂ）工程において試験対象となる前記半導体パッケージが第１半導体パッケージの場合は、前記電源ボードから供給された前記第１電源を、バーンイン炉内に設けられ、かつ前記電源ボードと前記バーンインボードとの間に位置する拡張ボードに形成された第１経路を介して、前記バーンインボードに供給し、前記第１電源を用いて前記加速試験を行い、
    前記（ｂ）工程において試験対象となる前記半導体パッケージが前記第１半導体パッケージとは種類が異なる第２半導体パッケージの場合は、前記バーンイン炉内に設けられ、かつ前記電源ボードと前記バーンインボードとの間に位置する前記拡張ボードに形成された第２経路上に搭載された電源変換部品により、前記第１電源から変換された第２電源を用いて前記加速試験を行う。

Images