JP2018036221A - デバイス搬送用のｉｃトレーを使用する信頼性試験ボード - Google Patents

Abstract

【課題】従来の電気信号及び電源供給試験基板とＩＣソケットを使用することなく、半導体デバイスの搬送用ＩＣトレーで直接寿命加速試験等を可能ににするため、搬送用ＩＣトレーに搭載されている半導体デバイスに電源とＧＮＤの印加と試験用信号の入力を行う。【解決手段】導電ゴム７−１及び７−２は半導体デバイス５のリード端子６に圧着している。導電ゴム７−１及び７−２は導電ゴム固定基板２４に挿入されており、尚且つガラスエポキシ基材で製作した試験基板８上に形成されている、電圧、電流などを伝達するパタンと接続している。７−１の導電ゴム１が試験基板８の電源パタンに接続されており、又７−２の導電ゴム２が試験基板８のＧＮＤに接続されている。【選択図】図３

Description

本発明は、半導体デバイスを、多数個検査するための検査治具に関するものである。

従来、半導体デバイスを検査するときは、図１に示す様にパターン化された１の従来の電気信号及び電源供給試験基板に配列、実装された２の従来のＩＣソケットに、半導体デバイスを実装する。

その電気信号及び電源供給試験基板は、図２に示した検査装置に挿入され、検査装置より電気信号及び電源が供給され、尚且つ装置に設置されているヒーターなど発熱体で装置内部の雰囲気温度を上昇させて、半導体デバイスの寿命加速試験等が実施される。尚、寿命加速試験等はバーンイン試験と呼ばれている。

寿命加速試験には、４種類の方法があり、その１は半導体デバイスに電源、ＧＮＤのみ接続を施して試験する方法、その２は半導体デバイスに電源、ＧＮＤ及び試験用信号を入力して試験する方法、その３はその２の方法でデバイスの出力をいつも監視する方法、その４は半導体デバイスに電源、ＧＮＤ及び入出力を施し、寿命加速試験を実施するだけでなく、通常の全機能の動作試験も可能となる方法である。 現在は上記の内その２の方法が多く用いられており、ダイナミックバーンインと呼ばれている。

試験を実施する為には、半導体デバイスの搬送用で用いられるＩＣトレーから、電気信号及び電源供給試験基板に半導体デバイスを移す必要があり、通称挿抜機と呼ばれる装置を使用して移される。よって、従来の方式で信頼性試験等を行う為には、電気信号及び電源供給試験基板とＩＣソケット及び挿抜機が必要不可欠となっている。

従来の方式で信頼性試験等を実施する際、先に述べた挿抜機を使用しているが、装置の不具合（例として接触不良など）などで、半導体デバイスが正常に電気信号及び電源供給基板上で動作しない事も多く有り又、デバイスの落下などでデバイスのリード端子を変形させ、出荷できない状況に陥る事もある。併せて、試験が終了した時点で、再度電気信号及び電源供給試験基板から挿抜機を使用してデバイス搬送用ＩＣトレーに半導体デバイスを移すため、試験作業が極めて多く必要となる。

又、２の従来のＩＣソケットは試験される半導体デバイスよりも大きいため、半導体デバイスのサイズから算出される数量より実際の実装数量はかなり少なくなってくる。そのため半導体デバイスをデバイス搬送用ＩＣトレーと同じ数量を電気信号及び電源供給試験基板に配列するには、電気信号及び電源供給試験基板サイズを大きくする必要がある。 尚且つ、近年半導体デバイスのリードピッチが狭くなり２の従来のＩＣソケットと半導体デバイスのリード端子との接触不良も問題になっている。

この改善策として、半導体デバイスの搬送用のＩＣトレーをそのまま使用して、半導体デバイスの寿命加速試験等を実施する構造を考案した。ＩＣソケット及び挿抜機が不用となる事で試験作業時間の短縮と装置購入価格の低減が可能となる。又、ＩＣトレーがそのまま使用出来る為、従来のＩＣソケットの占める面積が減り、単位面積あたりの搭載数が増えることにより、高密度で半導体デバイスの評価及び試験を行うことが可能となり、従来の電気信号及び電源供給試験基板に比べて電力削減とスペース削減が可能となる。
実開平５−２５３７７

解決しようとする問題点は、従来の電気信号及び電源供給試験基板とＩＣソケットを使用することなく、半導体デバイスの搬送用ＩＣトレーで直接寿命加速試験等を可能にするため、搬送用ＩＣトレーに搭載されている半導体デバイスに電源とＧＮＤの印加と試験用信号を入力する事を課題としている。

図３は今回考案した搬送用ＩＣトレーを活用して加速寿命試験を行う構造の断面図である。４は半導体デバイスの搬送用のＩＣトレーで５は半導体デバイスである。７−１及び７−２は導電ゴムで５の半導体デバイス６のリード端子に圧着している。この導電ゴムは２４の導電ゴム固定基板に挿入されており、尚且つガラスエポキシ基材で製作した８の試験基板上に取付けられている、電圧、電流などを伝達するパタンと接続している。図３では７−１の導電ゴム１が８の試験基板の電源パタンに接続されており、又７−２の導電ゴム２が８の試験基板のＧＮＤに接続される事になるが、詳細は以降に記載する。

図４は先に述べた半導体デバイスのダイナミックバーンインの試験を行なう際の半導体デバイス周辺の回路例を示したものである。半導体の電源リード端子に電源を印加し、同じくＧＮＤリード端子をＧＮＤに接続して９の試験用信号を該当するリード端子に接続している。試験実施時はこの状態で電源とＧＮＤと信号を印加して、装置内部の温度を規定値に上昇させて試験開始となる。

図５は半導体デバイスの内部構造の一例を示した概略回路図である。電源、ＧＮＤ端子以外の内部構造に接続されている１４の入力端子及び１５の出力端子には予期せぬ電圧が印加された場合、１３のＦＥＴなどを保護する目的で保護ダイオードと呼ばれる素子が形成されている。すなわち予期せぬ高い電圧が印加された場合は１２−１のダイオードからアの方向で電源に電流を流し込み、内部回路を保護し、逆に予期せぬ低い電圧が印加された場合は１２−２のダイオードにてイの方向で電流をＧＮＤから引き込み内部回路を保護する。この仕組みは半導体デバイスの１５の出力側も同様で保護される。

今回考案した構造はこの保護ダイオードを活用して半導体デバイスに電源とＧＮＤを印加するものである。図６は今回考案した構造の動作原理を示したものである。従来方式では先に述べた様に電源とＧＮＤを夫々該当した半導体デバイスの端子に接続して電圧を印加していたが、今回考案した方式では、７−１の導電ゴム１を４の搬送用ＩＣトレーに搭載された５の半導体デバイスの片方の端子側の全てのリード端子に接続させて電源を印加し、逆の片方側には７−２の導電ゴム２を全てのリード端子に接続させてＧＮＧを印加するものである。
電源とＧＮＤの印加はリード端子一辺を分割しても良く、外部から信号を入れる必要がある場合もあるので分割数は複数でも良い。

電源Ｐｉｎがある列にＧＮＤを印加しても導電ゴムには数１０Ω以上の抵抗成分があるので電源供給は保たれる。ＧＮＤＰｉｎがある列に電源を供給しても同じ様にＧＮＤも他の多くのＰｉｎから供給される。導電ゴムは１Ｐｉｎ当り２Ω〜１００Ω/ｃｍ²
タイプの導電ゴムを使うことで一列に２０Ｐｉｎ分のＰｉｎがあれば、この抵抗は２０分の１になり、１００Ω/Ｐｉｎとしても全体で５Ωとなる。半導体デバイスの加速寿命試験は主に内部トランジスタのゲート酸化膜の欠陥を加速するのが目的な為、動作は遅くしてもよいので、動作電流は低い周波数でよい。その時の電流は数ｍＡの為、５Ωでも数１０ｍＶしかドロップしない。

図７は保護ダイオードを使用して半導体デバイスに電源とＧＮＤを印加する仕組みを説明する概略回路図である。入出力端子に電源が印加された場合は、ウ及びオの矢印の向きに電流が流れ内部回路に電源が印加される事となる。入出力端子にＧＮＤを印加した場合はエ及びカの矢印の向きに電流が流れ内部回路がＧＮＤと接続される事となる。半導体デバイスの全ての内部回路が電源とＧＮＤに接続されている為、結果規定通りデバイスの電源、ＧＮＤが接続されたこととになる。

半導体デバイスを動作させる為には、外部から信号（マイクロコンピュータの場合はクロック）を印加する必要があるが、最近のデバイスは内部に発振回路を備えているものが多く、それを利用すれば外部からの信号供給は不要となる。又、入出力端子にストレスを加える方法としては、導電ゴムの電極に加える電源、ＧＮＤを入れ替えれば実現出来る。

図８は４の半導体デバイス搬送用ＩＣトレーの側面概略図と上面図及びデバイス搬送用ＩＣトレーと一体となる８の試験基板の上面概略図そして２４の導電ゴム固定板の上面図である。尚、図８はＳＯＰ及びＴＳＯＰパッケージを例として記載しているが、ＢＧＡ、ＬＧＡパッケージはトレー内デバイスを裏返しにして、トレーに入れることで満足する。この方法は後に記載する。８の試験基板には１６のエッジと呼ばれる端子を設けている。この端子を試験装置内のコネクタに挿入する事で、装置から電源とＧＮＤを供給される事となる。尚、端子はエッジコネクタに限られるものでは無く、どの様な様式でも構わない。既存装置のコネクタ端子に併せて製作すれば良い。又、１６のエッジから供給された電源とＧＮＤは２６−１の導電ゴム用パッド１と２６−２の導電ゴム用パッド２に電気的配線パターンで接続されている。上記の２６−１の導電ゴム用パッド１と２６−２の導電ゴム用パッド２は一対で４の半導体デバイス搬送用トレーに配置された５の半導体デバイスの一個分に対応する為、８の試験基板上には４の半導体搬送用ＩＣトレーに搭載されている５の半導体デバイス全数分のパッドを形成する。尚且つ、２６−１の導電ゴム用パッド１と２６−２の導電ゴム用パッドは５の半導体デバイスの６のリード端子と同じ間隔で８の試験基板上に形成する。２４の導電ゴム固定基板は８の試験基板と同じくガラスエポキシ等で製作するが、前述した８の試験基板に形成した各導電ゴム用パッドと一致する箇所に穴を空ける加工を施し、７−１の導電ゴム１及び７−２の導電ゴム２を挿入する。７−１の導電ゴム１及び７−２の導電ゴム２に限らず同様に２４の導電ゴム固定基板に施した全ての穴に導電ゴムを挿入する。詳細は次項にて記載する。この状態で４の半導体デバイス搬送用ＩＣトレーに導電ゴムを挿入した２４の導電ゴム固定基板を合わせ、さらに８の試験基板を合わせ、両面から圧力を加える事で４の半導体デバイス搬送用ＩＣトレーに配置された全ての半導体デバイスの６のリード端子に２４の導電ゴム固定基板に挿入した導電ゴムが接触することとなる。この導電ゴムは８の試験基板のエッジ部から電気的パターンで２６−１の導電ゴム用パッド１と２６−２の導電ゴム用パッド２に接触して、電源とＧＮＤに接続されることになる。概略図を図３に示している。

図９は２４の導電ゴム固定基板に穴を空ける加工を施し、８の試験基板と合わせた状態に７−１の導電ゴム１及び７−２の導電ゴム２を挿入する概略図である。７−１の導電ゴム１及び７−２の導電ゴム２を２４の導電ゴム固定基板に施した穴に合う大きさに加工して挿入する。挿入する事で、２４の導電ゴム固定板と８の試験基板を合わせている為、８の試験基板に形成された２６−１の導電ゴム用パッド１及び２６−２の導電ゴム用パッド２と接触する事となる。これは、７−１の導電ゴム１及び７−２の導電ゴム２と２６−１の導電ゴム用パッド１及び２６−２の導電ゴムパッド２で便宜上説明したが、２４の導電ゴム固定基板に施された全ての穴と８の試験基板に施された全てのパッドに適用する。

図１０は４の半導体デバイス搬送等ＩＣトレーと２４の導電ゴム固定基板及び８の試験基板を併せた場合の固定構造を示した断面図である。４の半導体デバイス搬送用ＩＣトレーと２４の導電ゴム固定基板及び８の試験基板を合わせて、１８の基板固定金具に挟み込み１７の留めネジにて固定する。尚、この固定金具と留めネジは基板の反対側にも用いて固定する。尚且つ、１８の基板固定金具は１９の検査装置内試験基板レール用突起が施されており、試験装置に安易に挿入する事が出来る構造となる。

図１１はＢＧＡパッケージ半導体デバイスの場合のトレーと導電ゴム固定基板と試験基板の上面概略図である。通常ＢＧＡパッケージ半導体は搬送用ＩＣトレーに信号などのやり取りを行なうボールグリッドアレイと呼ぶ端子があり、この端子は半導体デバイスの裏面に形成されている。すなわち搬送用ＩＣトレーに搭載した状態では、端子に導電ゴムを接触する事ができないので、専用の２７のＢＧＡパッケージ用トレーを用意する。２７のＢＧＡパッケージ用トレーはＢＧＡパッケージ用半導体の搬送用ＩＣトレーと同じ形状で製作しており、ＢＧＡパッケージ用半導体の搬送用ＩＣトレーと併せて反転させることにより、２７のＢＧＡパッケージ用トレーに２８のＢＧＡパッケージ半導体が移され、尚且つ端子が全て上向きに配置される。

図１２は３１のＢＧＡパッケージ用試験基板と２９のＢＧＡパッケージ用導電ゴム固定基板を用いてＢＧＡパッケージの場合の導電ゴムの取り付けを示した概略図である。３１のＢＧＡパッケージ用試験基板に３２−１のＢＧＡパッケージ用導電ゴム用パッド１及び３２−２のＢＧＡパッケージ用導電ゴム用パッド２を設けており、３３の検査基装置との接続用エッジ２と電気的配線パターンで接続されている。又、２９のＢＧＡパッケージ用導電ゴム固定基板には、３０−１のＢＧＡパッケージ用導電ゴム固定穴１及び３０−２のＢＧＡパッケージ用導電ゴム固定穴２を加工しており、この固定穴に３４−１のＢＧＡパッケージ用導電ゴム１と３４−２のＢＧＡパッケージ用導電ゴム２を埋め込み、尚且つ２７のＢＧＡパッケージ用トレーと合わすことで、３３の検査装置用との接続用エッジを通して、電源とＧＮＤが接続されることになる。尚、半導体パッケージにはＬＧＡと呼ばれる構造もあるが、ＢＧＡパッケージと同様の方式で対応可能である。 図１３に３５のＢＧＡパッケージの端子との接続部分の概略図を示す。

本発明で現在の半導体デバイスの寿命加速試験等を実施する際、ＩＣソケット及び挿抜機が不用となる事で試験時間の短縮と装置購入価格の低減が可能となる。尚且つ、半導体デバイスの搬送用ＩＣトレーがそのまま使用出来る為、試験時の単位面積あたりの搭載数が増えることにより、高密度で半導体デバイスの評価及び試験を行うことが可能となり、従来の電気信号及び電源供給試験基板に比べて電力削減とスペース削減が可能となる。

半導体デバイスの寿命加速試験の様に一度の多量のデバイスの評価及び試験に使用することが最良の形態である。

図１４は図３及び図９で示した今回の考案の半導体デバイス搬送用ＩＣトレー試験基板を試験装置内部に配置し２０のマザーボードに設置されている２１のコネクタに８の試験基板の１６の検査装置との接続用エッジが挿入されている。又、２２の電源と２０のマザーボードは２３の電源ケーブルで接続されており、電源とＧＮＤがマザーボードに供給される。一方２１のコネクタは２０のマザーボードに施された電源とＧＮＤのパターンに接続されており、結果今回考案の半導体デバイス搬送用ＩＣトレーに搭載された半導体デバイスに電源とＧＮＤが供給されることとなる。本考案の試験方式を用いる事で、小型の検査装置で尚且つ極めて多くのデバイスが一度に評価及び検査が可能になることは明白である。

本考案は多量の半導体デバイスの評価及び試験のみに活用出来るのではなく、高密度で半導体デバイスの電源とＧＮＤに接続を必要とする場合に利用可能である。

従来の電気信号及び電源供給試験基板の説明図 従来の検査装置と電気信号及び電源供給試験基板の構成図 今回考案した搬送用ＩＣトレーを活用して加速寿命試験を行う構造の断面図 ダイナミックバーンインの試験の半導体デバイス周辺の回路例 半導体デバイスの内部構造の一例を示した概略回路図 今回考案した構造の動作原理 保護ダイオードを使用して半導体デバイスに電源とＧＮＤを印加する仕組みを説明する概略回路図 半導体デバイス搬送用ＩＣトレーの側面概略図と上面図及びデバイス搬送用ＩＣトレーと一体となる試験基板の上面概略図 導電ゴムの取り付け概略図 半導体デバイス搬送等ＩＣトレーと試験基板を併せた場合の固定構造を示した断面図 ＢＧＡパッケージの端子との接続部分の概略図 ＢＧＡパッケージの場合のトレーと導電ゴム固定基板と試験基板の上面概略 図 ＢＧＡパッケージの場合の導電ゴムの取り付け概略図 実施例を示した概略図

１ 従来の電気信号及び電源供給試験基板
２ 従来のＩＣソケット
３ 検査装置
４ 半導体デバイス搬送用ＩＣトレー
５ 半導体デバイス
６ リード端子
７−１異方向性ゴム１
７−２異方向性ゴム２
８ 試験基板
９ 試験用信号
１０ ＶＣＣ
１１ ＧＮＤ
１２−１保護ダイオード１
１２−２保護ダイオード２
１３ ＦＥＴ
１４ 入力
１５ 出力
１６ 検査装置との接続用エッジ
１７ 留めネジ
１８ 基板固定金具
１９ 検査装置内試験基板レール用突起
２０ マザーボード
２２ 電源
２３ 電源ケーブル
２４ 導電ゴム固定基板
２５−１導電ゴム固定穴１
２５−２導電ゴム固定穴２
２６−１導電ゴム通電用パッド１
２６−２導電ゴム通電用パッド２
２７ＢＧＡパッケージ用トレー
２８ＢＧＡパッケージ半導体
２９ＢＧＡパッケージ用導電ゴム固定基板
３０−１ＢＧＡパッケージ用導電ゴム固定穴１
３１−２ＢＧＡパッケージ用導電ゴム固定穴２
３２ＢＧＡパッケージ用試験基板
３３検査装置との接続用エッジ２
３４−１ＢＧＡパッケージ用導電ゴム１
３４−２ＢＧＡパッケージ用導電ゴム２
３５ＢＧＡパッケージ端子

Claims (3)

1. デバイス搬送用のＩＣトレーを活用して、信頼性試験等が可能となる構造。
2. デバイス搬送用のＩＣトレーに搭載された半導体デバイスを搬送用トレーに搭載したままで各リードに電源、ＧＮＤを接続する構造。
3. デバイス搬送用のＩＣトレーに搭載されたＱＦＰ及びＳＯＰパッケージなど半導体デバイスを搬送用トレーと同じ搭載数の状態で、ＩＣソケットを使用せずに各リードに電源、ＧＮＤを接続する構造。