JP4924480B2 - 半導体装置の製造方法および装置 - Google Patents

半導体装置の製造方法および装置 Download PDF

Info

Publication number
JP4924480B2
JP4924480B2 JP2008051717A JP2008051717A JP4924480B2 JP 4924480 B2 JP4924480 B2 JP 4924480B2 JP 2008051717 A JP2008051717 A JP 2008051717A JP 2008051717 A JP2008051717 A JP 2008051717A JP 4924480 B2 JP4924480 B2 JP 4924480B2
Authority
JP
Japan
Prior art keywords
mounting
solder
semiconductor chip
detection
heating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2008051717A
Other languages
English (en)
Other versions
JP2009212186A (ja
Inventor
浩司 川勝
芳直 北野
義則 植野
由里 黒田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2008051717A priority Critical patent/JP4924480B2/ja
Publication of JP2009212186A publication Critical patent/JP2009212186A/ja
Application granted granted Critical
Publication of JP4924480B2 publication Critical patent/JP4924480B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75Apparatus for connecting with bump connectors or layer connectors

Description

本願は、半導体の製造方法および装置に関して、特にフリップチップ方式によるバンプ接続において、接合プロセス中の搭載ヘッドの位置情報から、接合部の接合状態が判断できる製造方法および装置に関する。
電気製品では小型化、高性能化、多機能化といった要求がある。また、製品を支える半導体装置も、その要求に応えるために多ピン化、小型化、高密度化(一定の面積内にできるだけたくさんの半導体装置を配置できるようにすること)などを実現するための各種実装方法が開発されている。その中でも、半導体装置の多ピン化や優れた電気特性を実現するのがフリップチップ方式である。
チップとパッケージ基板を電気的に接続する方法として、フリップチップ方式では、チップの回路面を下にして、半田や金の端子を使いチップをパッケージ基板に接続することで電気的な接続を行っている。フリップチップ方式は、金の細線を使って接続するワイヤ・ボンディング方式に比べて、配線の長さが短いため電気特性に優れ、高速化や高密度化に対応できる。また、チップの真下にもピンを二次元的に配置できるため数千ピンという多ピン化が容易といった特長を有している。さらに、構造上、チップ背面から熱を逃すことが可能なため、放熱性にも優れている。
一方、フリップチップ方式で接続されたCSPやBGA等の半導体装置は、半田接合面の可視化が困難であるため、生産の局面では、主に組立工程後の検査工程で電気検査を行うことで良否判定を行っている。このため、搭載不良が発生しても、検査工程まで不良品に価値を付加しつづける問題が発生してしまう。
また、搭載プロセスでの品質を保証するために、1個/ロットあるいは1個/日等の抜き取りにより、接合部分の目視によるプロセス確認を行う場合が多い。しかし、全数検査ではないため、不良品の流出は免れなかった。また、品質的に問題がある場合、X線あるいは超音波顕微鏡等を用いて非破壊による内部観察により、問題の把握を行う事があるが、全数に適用することは生産効率の低下が否めなかった。
従来の技術として、特許文献1に記載されている「電子部品実装装置」は、超音波インピーダンスとノズル変位量とノズル圧力とバンプ温度を測定し、これらの波形データ若しくは温度データと、基準データとを比較して、接合中の状態および接合温度の良否を判断する方法である。
また、特許文献2に記載されている「半導体装置の製造方法および半導体製造装置」は、搭載プロセスの全行程について基板に係る荷重をモニタリングすることで、接合するバンプ同士あるいはバンプと電極との接触状態および接合状態を検査する方法である。
特開2001−94245 特開2006−54275
フリップチップ方式の接合を有する半導体装置は、半田接合面の可視化が困難なため、組立工程後の検査工程により良否判定を行っている。また、非破壊検査であるX線検査、超音波検査等を実施する場合もある。超音波検査の場合、対象品を水中に入れる必要があり、技術評価用あるいは抜き取り検査として利用されることが多い。上記のX線検査・超音波検査では、検査時間が長いため全数実施するのは、生産局面では生産効率の低下が否めない。さらに、超音波検査は、対象品を水中に入れるため、破壊検査と同様な扱いとなってしまう。そのため、全数検査を実施することは困難であり、接合状態に不具合があったとしても、検査工程まではそのまま流れてしまうという課題がある。
また、接合の良否を判断する従来技術において、超音波インピーダンスとノズル変位量とノズル圧力とバンプ温度を測定し、これらの波形データ若しくは温度データと、基準データとを比較して、接合中の状態および接合温度の良否を判断する方法や、搭載プロセスの全行程について基板に係る荷重をモニタリングすることで、接合するバンプ同士あるいはバンプと電極との接触状態および接合状態を検査する方法では、データを測定するために多くの手段を装置に組み込む必要がある。また、高温下での圧力・荷重を測定するためには、耐熱性のセンサを用いるか熱の影響を受けない構造にする必要があり、いずれにしても装置の構成が複雑になると同時に高価になるという課題があった。
そこで、本願の課題は、上述の従来技術において生じる不便さを解消することが一例として挙げられ、装置の構成が簡単で安価な半導体装置の製造方法および装置等を提供するものである。
上記の課題を解決するために、請求項1に記載の発明は、半導体チップを実装基板上に搭載するための搭載手段と、前記搭載手段を前記実装基板に対して近接離間させるための駆動手段と、前記搭載手段の現在位置を検出する位置検出手段と、半田を溶融するために前記搭載手段を加熱する加熱手段と、前記位置検出手段から位置情報の読み込み、および、前記駆動手段並びに前記加熱手段をコントロールする制御手段とを備え、前記位置検出手段から読み込んだ前記位置情報から、前記半田の未溶融状態および短絡状態を含む前記半田の接合状態を判断する機能を前記制御部に有することを特徴とする。
上記の課題を解決するために、請求項2に記載の発明は、請求項1に記載の半導体装置の製造装置において、前記位置検出手段は前記搭載手段に搭載された前記半導体チップと前記実装基板との接触を検知し、前記検知後に前記加熱手段は前記搭載手段を加熱して前記半田を溶融させ、前記位置検出手段は前記検知後の予め定められた時間が経過した時点の前記搭載手段の位置を検出し、前記接触位置から前記搭載手段が検出された前記位置までの位置範囲に基づき前記制御部は前記半田の接合状態を判断することを特徴とする。
上記の課題を解決するために、請求項3に記載の発明は、請求項1または2に記載の半導体装置の製造装置において、前記位置検出手段は前記搭載手段に搭載された前記半導体チップと前記実装基板との接触を検知し、前記検知後に前記加熱手段は前記搭載手段を加熱して前記半田を溶融させ、前記制御部は前記検知後から前記搭載手段と溶融した前記半田との間でバランスが取れた高さに到達するまでの時間を検出し、前記検出時間が予め定められた時間よりも長い場合には前記制御部は前記半田の接合状態が不良であると判断することを特徴とする。
上記の課題を解決するために、請求項4に記載の発明は、半導体チップを実装基板上に搭載するための搭載工程と、前記搭載工程における前記半導体チップを前記実装基板に対して近接離間させるための駆動工程と、前記搭載工程における前記半導体チップの現在位置を検出する位置検出工程と、半田を溶融するために前記搭載工程における前記半導体チップを加熱する加熱工程と、前記位置検出工程における位置情報の読み込み、および前記駆動工程並びに前記加熱工程をコントロールする制御工程とを備え、前記位置検出工程において読み込んだ前記位置情報から、前記半田の未溶融状態および短絡状態を含む前記半田の接合状態を判断する機能を前記制御工程に有することを特徴とする。
上記の課題を解決するために、請求項5に記載の発明は、請求項4に記載の半導体装置の製造方法において、前記位置検出工程において前記搭載工程において搭載された前記半導体チップと前記実装基板との接触を検知し、前記検知後に前記加熱工程において前記半導体チップを加熱して前記半田を溶融させ、前記位置検出工程において、前記検知後、予め定められた時間が経過した時点の前記半導体チップの位置を検出し、前記接触位置から前記半導体チップが検出された前記位置までの位置範囲に基づき前記制御工程において前記半田の接合状態を判断することを特徴とする。
上記の課題を解決するために、請求項6に記載の発明は、請求項4または5に記載の半導体装置の製造方法において、前記位置検出工程において前記搭載工程において搭載された前記半導体チップと前記実装基板との接触を検知し、前記検知後に前記加熱工程において前記半導体チップを加熱して前記半田を溶融させ、前記制御工程において前記検知後から前記半導体チップと溶融した前記半田との間でバランスが取れた高さに到達するまでの時間を検出し、前記検出時間が予め定められた時間よりも長い場合には前記制御工程において前記半田の接合状態が不良であると判断することを特徴とする。
上記の課題を解決するために、請求項7に記載の発明は、半導体装置の製造装置に含まれるコンピュータを、半導体チップを実装基板上に搭載するための搭載手段、前記搭載手段を前記実装基板に対して近接離間させるための駆動手段、前記搭載手段の現在位置を検出する位置検出手段、半田を溶融するために前記搭載手段を加熱する加熱手段、前記位置検出手段から位置情報の読み込み、前記駆動手段および前記加熱手段をコントロールする制御手段、として機能させ、前記位置検出手段から読み込んだ前記位置情報から、前記半田の未溶融状態および短絡状態を含む前記半田の接合状態を判断する機能を前記制御部に有することを特徴とする。
第1の効果は、搭載プロセス中の搭載ヘッドの位置をモニタリングすることで、接合状態の良不良の判断が可能であるということである。この理由は、半田溶融時の搭載ヘッドの位置により、半田未溶融・半田短絡が想定することが可能なためである。また、搭載ヘッドの位置をモニタリングして半田溶融完了時間を求めることにより、半田溶融の良不良の判断が可能なためである。
第2の効果は、生産性を低下させることなく、接合状態の判断が可能なことである。この理由は、搭載プロセス中の現在位置をモニタリングすることにより、接合状態を判断しているため、検査のために抜き取りあるいは別工程を必要としないためである。
第3の効果は、比較的低コストで接合状態の判断が可能なことである。この理由は、第2の効果と同様、現在位置をモニタリングすることにより、接合状態を判断しているため、判断のための構成要素が不要なためである。
(実施形態の構成)
図1を参照して、第1の実施形態を説明する。
図1を参照すると、半導体装置の製造装置は、例えばICチップ等の半導体チップ1を実装基板2上に搭載するための搭載ヘッド5と、実装基板2が保持されるヒータテーブル4と、ヒータテーブル4に対して搭載ヘッド5を近接離間させる上下駆動機構8と、半導体チップ1に対して実装基板2を実装面に平行な方向の位置を位置決めするための位置決めステージ3とを備えている。また、搭載ヘッド5には、加熱するためのヒータ6が設けられており、制御部10の指示によりヒータ加熱源7によってヒータテーブル4とヒータ6とが加熱制御されている。制御部10は、搭載ヘッド5の現在位置を位置検出計9から読み込み可能となっている。また、上下駆動機構8は、制御部からの指示により加圧機構としても機能し、搭載ヘッド5の制御方式を位置決めと荷重で制御している。
(実施形態の動作の説明)
次に図2および図3を参照して、実施形態の動作を説明する。
まず、図2に示すように、ステップA1から始まり、搭載ヘッド5によって半導体チップ1を把持する(ステップA2)。また、実装基板2はヒータテーブル4によって保持される(ステップA3)。次に、位置決めステージ3を平面方向に移動させて、実装基板2の電極位置を半導体チップ1の半田バンプに対向するように位置決めする(ステップA4)。半導体チップ1に対して実装基板2が位置決めされた後、上下駆動機構8によって搭載ヘッド5をヒータテーブル4の方向へ下降させる(ステップA5)。この時、上下駆動機構8は、位置制御となっている。制御部10は、位置検出計9から現在位置を読み込みながら目標位置との差分が大きくなることで、半導体チップ1と実装基板2が接触する高さh0を検知する(ステップA6)。接触した高さh0を検知すると、制御部10は上下駆動機構8を介して搭載ヘッド5を停止させ(ステップA7)、上下駆動機構8を荷重制御への切り替えを行い、接合するときの荷重値を搭載ヘッド5の荷重に設定する(ステップA8)。この時に、制御部10は、半田が溶融するT1までヒータ6を加熱するようにヒータ加熱源7に指示を与える(ステップA9)。ヒータ6の加熱により、半田ボールが膨張し搭載ヘッド5がh1の高さまで一旦上昇する。その後、半田の溶融とともに搭載ヘッド5は下降していき、溶融した半田とバランスが取れ搭載ヘッド5が静止する高さh2を検出する(ステップA10)。続いて、接触検知時間t1からの所定時間後のt3を検出(ステップ11)し、上下駆動機構8を位置制御に切り換える。上下駆動機構8が位置制御に切り替わり後、半田を凝固させるためにヒータ6の温度をT0まで下降させる(ステップA12)。温度がT0に到達したことにより、半田接合が完了となる。その後、制御部10は、搭載ヘッド5の半導体チップ1の把持を解除し、上下駆動機構8により上昇させる(ステップA13)。
ここで、半導体チップ1と実装基板2が接触した搭載ヘッド5の高さと搭載ヘッド5が溶融した複数の半田とバランスが取れた高さとの距離を押し込み距離(h2−h0)として、また、搭載ヘッド5が接触検知時間t1から搭載ヘッド5が溶融した半田とバランスが取れた高さに到達する時間(t2)までを押し込み時間(t2−t1)として定義する。
上記動作において、以下のポイントで良否判定(ステップA14)を行い、不良の場合に不良アラームを発生させる(ステップA15)。また、良否判定のステップは、高さh2検出のステップA10の次のステップで実施しても良い。接触検知からの所定時間t3での搭載ヘッド5の高さ確認を行い、所定の範囲内に無い場合は不良と判定する。不良と判断した中で、所定の範囲よりも搭載ヘッド5が高い場合、半田の未溶融不良と判断できる。また、所定の範囲よりも搭載ヘッド5が低い場合、半田の短絡不良と判断できる。
さらに、搭載ヘッド5が溶融した半田とバランスが取れた高さに到達する時間(t2)を検出し、押し込み時間(t2−t1)が所定の時間よりも長い場合は、半田の溶融に長時間かかっており、半田の未溶融不良と判断できる。
図4に示すように所定の範囲よりも搭載ヘッド5が高い場合には、搭載ヘッド5へのゴミ付着等による原因で半導体チップ1が加熱されず、半田の溶融が起きないために所定の範囲まで搭載ヘッド5が沈み込まない可能性が高く、半田の未溶融不良と判断できる。
また、図5に示すように所定の範囲よりも搭載ヘッド5が低い場合には、正常に半田の溶融は起きているが、搭載ヘッド5に設定した接合時の荷重が大きいために、溶融した半田とバランスが取れなく半田を押しつぶしている可能性が高く、半田の短絡不良と判断できる。
また、搭載ヘッド5が溶融した半田とバランスが取れた高さに到達する時間(t2)を検出し、押し込み時間(t2−t1)が所定の時間よりも長い場合は、不良と判断する。この場合、図6に示すように半田の膨張時の高さh1から半田が溶融により搭載ヘッド5が下降していき、溶融した半田とバランスが取れた高さh2に到達するまでの時間が長く、正常品の溶融時の挙動と比較して、溶融に長時間かかっている。
これは、半田ボールの高さバラツキの影響で、加熱開始時には接触していないボールが、搭載ヘッド5の下降によって途中で接触し、溶融を開始したためと考えられる。従って、溶融加熱時間が不十分な半田ボールが存在する可能性があり、半田の未溶融不良と判断できる。
なお、以上の説明において、位置検出計9は、位置決め装置に取り付けてあるエンコーダのパルスをカウントすることで代用することができる。
また位置情報の取得は、短い時間間隔で連続して取得が可能であるので、たとえば図3に示すようなグラフを描くことが出来るほど、多数の時系列データをメモリ上に保持しておき、図2のステップA10の時点で、波形に対するデータ処理により、前記高さh0、h2、時刻t1、t2を計算してもよい。また、前記、h0、h1、t1、t2を計算する替わりに、良品の波形を保持しておき、逐次取得された波形と、良品の波形を比較して、逸脱があったら不良と判断することにしても良い。
本願の効果を図4、図5、図6を参照して説明する。なお、本願の試験は図1の構成図で実施した。
図4に示すように所定の範囲よりも搭載ヘッド5が高い場合、搭載ヘッド5へのゴミ付着等による原因で半導体チップ1が加熱されず、半田の溶融が起きないために所定の範囲まで搭載ヘッド5が沈み込まない可能性が高く、半田の未溶融不良と判断できる。
また、図5に示すように所定の範囲よりも搭載ヘッド5が低い場合、正常に半田の溶融は起きているが、搭載ヘッド5に設定した接合時の荷重が大きいために、溶融した半田とバランスが取れなく半田を押しつぶしている可能性が高く、半田の短絡不良と判断できる。
図6に示すように半田の膨張時の高さh1から半田が溶融により搭載ヘッド5が下降していき、溶融した半田とバランスが取れた高さh2に到達するまでの時間が長く、正常品の溶融時の挙動と比較して、溶融に長時間かかっている。これは、半田ボールの高さバラツキの影響で、加熱開始時には接触していないボールが、搭載ヘッド5の下降によって途中で接触し、溶融を開始したためと考えられる。従って、溶融加熱時間が不十分な半田ボールが存在する可能性があり、半田の未溶融不良と判断できる。
(発明の他の実施形態)
上記実施形態の良否判断に使用する情報として、半田膨張高さh1を求めても良い。
半田未溶融の判断として、h1を求めて半田膨張距離(h1−h0)から、半田の膨張状態を正常範囲にあるか否かを判断して、半田未溶融の不良の判断に用いる。
また、上記実施形態の良否判断として、上記以外に搭載プロセス中に読み込み可能な搭載ヘッドの位置情報を活用して、判断に用いても良い。
さらに上記実施形態では、位置制御と荷重制御とを同一機構で実現する上下駆動機構8を用いているが、位置制御用の駆動機構と荷重制御用の駆動機構を別々に用意しても良い。
本願に係る実施形態における半導体装置の製造装置の概要構成を示すブロック図である。 本願に係る実施形態における半導体装置の製造装置の動作を示すフローチャートである。 本願に係る実施形態における半導体装置の製造装置の動作説明図である。 本願に係る実施形態における半導体装置の製造装置の半田不良時の動作説明図の一例である。 本願に係る実施形態における半導体装置の製造装置の半田不良時の動作説明図の一例である。 本願に係る実施形態における半導体装置の製造装置の半田不良時の動作説明図の一例である。
符号の説明
1 半導体チップ
2 実装基板
3 位置決めステージ
4 ヒータテーブル
5 搭載ヘッド
6 ヒータ
7 ヒータ加熱源
8 上下駆動機構
9 位置検出計
10 制御部

Claims (7)

  1. 半導体チップを実装基板上に搭載するための搭載手段と、
    前記搭載手段を前記実装基板に対して近接離間させるための駆動手段と、
    前記搭載手段の現在位置を検出する位置検出手段と、
    半田を溶融するために前記搭載手段を加熱する加熱手段と、
    前記位置検出手段から位置情報の読み込み、および、前記駆動手段並びに前記加熱手段をコントロールする制御手段とを備え、
    前記位置検出手段から読み込んだ前記位置情報から、前記半田の未溶融状態および短絡状態を含む前記半田の接合状態を判断する機能を前記制御部に有することを特徴とする半導体装置の製造装置。
  2. 請求項1に記載の半導体装置の製造装置において、
    前記位置検出手段は前記搭載手段に搭載された前記半導体チップと前記実装基板との接触を検知し、前記検知後に前記加熱手段は前記搭載手段を加熱して前記半田を溶融させ、前記位置検出手段は前記検知後の予め定められた時間が経過した時点の前記搭載手段の位置を検出し、前記接触位置から前記搭載手段が検出された前記位置までの位置範囲に基づき前記制御部は前記半田の接合状態を判断することを特徴とする半導体装置の製造装置。
  3. 請求項1または2に記載の半導体装置の製造装置において、
    前記位置検出手段は前記搭載手段に搭載された前記半導体チップと前記実装基板との接触を検知し、前記検知後に前記加熱手段は前記搭載手段を加熱して前記半田を溶融させ、前記制御部は前記検知後から前記搭載手段と溶融した前記半田との間でバランスが取れた高さに到達するまでの時間を検出し、前記検出時間が予め定められた時間よりも長い場合には前記制御部は前記半田の接合状態が不良であると判断することを特徴とする半導体装置の製造装置。
  4. 半導体チップを実装基板上に搭載するための搭載工程と、
    前記搭載工程における前記半導体チップを前記実装基板に対して近接離間させるための駆動工程と、
    前記搭載工程における前記半導体チップの現在位置を検出する位置検出工程と、
    半田を溶融するために前記搭載工程における前記半導体チップを加熱する加熱工程と、
    前記位置検出工程における位置情報の読み込み、および前記駆動工程並びに前記加熱工程をコントロールする制御工程とを備え、
    前記位置検出工程において読み込んだ前記位置情報から、前記半田の未溶融状態および短絡状態を含む前記半田の接合状態を判断する機能を前記制御工程に有することを特徴とする半導体装置の製造方法。
  5. 請求項4に記載の半導体装置の製造方法において、
    前記位置検出工程において前記搭載工程において搭載された前記半導体チップと前記実装基板との接触を検知し、前記検知後に前記加熱工程において前記半導体チップを加熱して前記半田を溶融させ、前記位置検出工程において、前記検知後、予め定められた時間が経過した時点の前記半導体チップの位置を検出し、前記接触位置から前記半導体チップが検出された前記位置までの位置範囲に基づき前記制御工程において前記半田の接合状態を判断することを特徴とする半導体装置の製造方法。
  6. 請求項4または5に記載の半導体装置の製造方法において、
    前記位置検出工程において前記搭載工程において搭載された前記半導体チップと前記実装基板との接触を検知し、前記検知後に前記加熱工程において前記半導体チップを加熱して前記半田を溶融させ、前記制御工程において前記検知後から前記半導体チップと溶融した前記半田との間でバランスが取れた高さに到達するまでの時間を検出し、前記検出時間が予め定められた時間よりも長い場合には前記制御工程において前記半田の接合状態が不良であると判断することを特徴とする半導体装置の製造方法。
  7. 半導体装置の製造装置に含まれるコンピュータを、
    半導体チップを実装基板上に搭載するための搭載手段、
    前記搭載手段を前記実装基板に対して近接離間させるための駆動手段、
    前記搭載手段の現在位置を検出する位置検出手段、
    半田を溶融するために前記搭載手段を加熱する加熱手段、
    前記位置検出手段から位置情報の読み込み、前記駆動手段および前記加熱手段をコントロールする制御手段、として機能させ、
    前記位置検出手段から読み込んだ前記位置情報から、前記半田の未溶融状態および短絡状態を含む前記半田の接合状態を判断する機能を前記制御部に有することを特徴とする半導体装置の製造装置のプログラム。
JP2008051717A 2008-03-03 2008-03-03 半導体装置の製造方法および装置 Active JP4924480B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008051717A JP4924480B2 (ja) 2008-03-03 2008-03-03 半導体装置の製造方法および装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008051717A JP4924480B2 (ja) 2008-03-03 2008-03-03 半導体装置の製造方法および装置

Publications (2)

Publication Number Publication Date
JP2009212186A JP2009212186A (ja) 2009-09-17
JP4924480B2 true JP4924480B2 (ja) 2012-04-25

Family

ID=41185075

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008051717A Active JP4924480B2 (ja) 2008-03-03 2008-03-03 半導体装置の製造方法および装置

Country Status (1)

Country Link
JP (1) JP4924480B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5533480B2 (ja) * 2010-09-15 2014-06-25 富士通株式会社 電子部品の実装装置及び実装方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09153522A (ja) * 1995-11-30 1997-06-10 Toshiba Corp ボンディング装置およびボンディング方法
JPH09153525A (ja) * 1995-11-30 1997-06-10 Toshiba Corp ボンディング装置およびボンディング方法
JPH1098075A (ja) * 1996-09-20 1998-04-14 Toshiba Corp 半導体実装方法、半導体実装装置および半導体実装構造
JP3539176B2 (ja) * 1998-01-23 2004-07-07 松下電器産業株式会社 電子部品の実装方法
JP3176580B2 (ja) * 1998-04-09 2001-06-18 太陽誘電株式会社 電子部品の実装方法及び実装装置
JP2002110740A (ja) * 2000-10-03 2002-04-12 Fujitsu Ltd 半導体装置の実装方法及び実装装置

Also Published As

Publication number Publication date
JP2009212186A (ja) 2009-09-17

Similar Documents

Publication Publication Date Title
JP4370343B2 (ja) 不具合検出機能を備えた半導体装置
KR100841263B1 (ko) 와이어 본딩 장치, 본딩 제어 프로그램 및 본딩 방법
US9314869B2 (en) Method of recovering a bonding apparatus from a bonding failure
TWI587416B (zh) 導線鍵合機和校準導線鍵合機的方法
JP6715402B2 (ja) ワイヤボンディング方法及びワイヤボンディング装置
JPH0582599A (ja) ボンデイング装置およびボンデイング部検査装置
KR20150061659A (ko) 와이어 본딩 장치 및 와이어 본딩 방법
JP5343555B2 (ja) 半導体装置、及び、はんだ接合部破壊の検出方法
TW201521130A (zh) 銅球接合介面結構及形成
JP2007157970A (ja) ボンディング方法及びボンディング装置
JP2008098384A (ja) 半導体パッケージの製造装置及び半導体パッケージの製造方法
JP4924480B2 (ja) 半導体装置の製造方法および装置
JP2010153672A (ja) 半導体装置の製造装置およびその製造方法
CN1138257C (zh) 用超声焊接法将磁头ic芯片装在悬浮件上的磁盘装置的磁头组件
JP5003590B2 (ja) 電子部品の製造装置及びその製造方法
US20170069551A1 (en) Method and apparatus for manufacturing a semiconductor device including a plurality of semiconductor chips connected with bumps
JP2006054275A (ja) 半導体装置の製造方法および半導体製造装置
US20160079200A1 (en) Apparatus and method for manufacturing semiconductor device
JP5499108B2 (ja) ワイヤボンディング装置及びワイヤボンディング方法
JP5176470B2 (ja) ワイヤボンディング方法及びワイヤボンディング装置
JPH09153522A (ja) ボンディング装置およびボンディング方法
JP4471746B2 (ja) 半導体実装方法
KR101231192B1 (ko) 와이어 본딩 모니터링 장치, 와이어 본딩 장비 및 와이어볼의 본딩 높이 값 모니터링 방법
JP4223159B2 (ja) 電子部品実装装置
TWI771750B (zh) 導線接合裝置及導線接合方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110202

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111226

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120110

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120123

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150217

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4924480

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250