JP2008098384A - 半導体パッケージの製造装置及び半導体パッケージの製造方法 - Google Patents

半導体パッケージの製造装置及び半導体パッケージの製造方法 Download PDF

Info

Publication number
JP2008098384A
JP2008098384A JP2006278086A JP2006278086A JP2008098384A JP 2008098384 A JP2008098384 A JP 2008098384A JP 2006278086 A JP2006278086 A JP 2006278086A JP 2006278086 A JP2006278086 A JP 2006278086A JP 2008098384 A JP2008098384 A JP 2008098384A
Authority
JP
Japan
Prior art keywords
metal bump
bonding
semiconductor package
mounting substrate
state
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006278086A
Other languages
English (en)
Inventor
Kimiji Kayukawa
君治 粥川
Michihiro Masuda
道広 増田
Takashige Saito
隆重 斉藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2006278086A priority Critical patent/JP2008098384A/ja
Priority to US11/882,136 priority patent/US7659127B2/en
Publication of JP2008098384A publication Critical patent/JP2008098384A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/753—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/75301—Bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83908—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving monitoring, e.g. feedback loop
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]

Abstract

【課題】不良品の発生を抑制しながらも、生産効率を向上することのできる半導体パッケージの製造装置及び半導体パッケージの製造方法を提供する。
【解決手段】赤外線顕微鏡５０が、ステージ２０、実装基板１０、半導体パッケージ３０を挟んで、接合ツール４０と対向する状態で配設された半導体パッケージの製造装置を用いる。まず、判定・制御部６０は、半導体パッケージ３０の第１金属バンプ３１と実装基板１０の第２金属バンプ１２との接合面Ｂに対し、接合ツール４０を通じて超音波振動を印加する。そして、判定・制御部６０は、接合ツール４０による接合が終了した直後に、赤外線顕微鏡５０を通じて得られる２値化画像のうちの濃部の面積が所定範囲内に収まるとき、接合面Ｂの接合状態は良好であると判定し、濃部の面積が所定範囲内に収まらないとき、接合面Ｂの接合状態は良好でないと判定する。
【選択図】図１

Description

本発明は、半導体パッケージの製造装置及び半導体パッケージの製造方法に関する。
この種の半導体パッケージの製造装置及び半導体パッケージの製造方法としては従来、例えば特許文献１に記載の技術が知られている。この技術では、まず、半導体パッケージ表面に、例えばアルミニウム（Ａｌ）からなる配線電極を形成する。一方、実装基板上に配された例えばアルミニウム（Ａｌ）からなる電極パッド上に、例えば金（Ａｕ）からなる金属バンプを形成する。そして、半導体パッケージを実装基板に実装するにあたり、半導体パッケージの配線電極と実装基板の金属バンプとを対向・接触させて、これら配線電極及び金属バンプに圧力及び超音波振動を印加する。その結果、配線電極と金属バンプとは固相接合されて、Ａｕ−Ａｌ合金膜が生成される。このように、いわゆるフリップチップ接合法により、半導体パッケージは実装基板に実装されることとなる。
特開２００１−６０６０５号公報
こうした従来技術では、上記半導体パッケージを、予め、赤外光を透過可能な材料（例えばシリコンなど）から形成する。次に、配線電極と金属バンプとの接合工程終了後に、この接合工程を実行した設備とは別の設備に搬送し、配線金属と金属バンプとの接合部を上記半導体パッケージ越しに例えば赤外光を用いて撮像する。そして、検査工程として、こうして得られた画像情報に基づき、配線電極と金属バンプとの接合部の状態を検査する。これにより、接合工程後の独立した検査工程として、接合部の状態を検査するため、接合部の状態が良くないと評価された半導体パッケージについては、後工程に流すことなく除外することができ、接合部の状態が良いと評価された半導体パッケージについては、後工程に流すことができるようになる。ひいては、不良品の発生を抑制することができるようになる。しかしながら、接合工程の終了後、検査工程を実行するための別設備に上記半導体パッケージを搬送する必要があることから、半導体パッケージの生産効率の低下を招いている。
本発明は、こうした実情に鑑みてなされたものであって、その目的は、不良品の発生を抑制しながらも、生産効率を向上することのできる半導体パッケージの製造装置及び半導体パッケージの製造方法を提供することにある。
こうした目的を達成するため、請求項１に記載の発明では、半導体パッケージが有する回路形成用の第１金属バンプを、実装基板が有する電極パッドに形成された回路形成用の第２金属バンプに接合することで、半導体パッケージを製造する半導体パッケージの製造装置として、前記半導体パッケージを保持するとともに、前記第１金属バンプを前記第２金属バンプに接合する接合手段と、前記実装基板を保持する保持手段と、前記保持手段及び前記実装基板に向けて前記実装基板の裏面側から赤外光を照射するとともに、この照射された赤外光が前記保持手段及び前記実装基板を透過して前記電極パッドにて反射する反射光に基づいて、前記実装基板の、前記第２金属バンプが形成された前記電極パッド直下の部分を監視する監視手段と、前記第１金属バンプと前記第２金属バンプとの接合面の接合状態の良否を前記監視手段を通じて得られる監視情報に基づいて判定する判定手段と、を備え、前記監視手段を、前記保持手段、前記実装基板、及び前記半導体パッケージを挟んで、前記接合手段と対向する状態で配設することとした。
当然のことながら、第１金属バンプと第２金属バンプとの接合面の接合状態の良否を判定するには、第１金属バンプと第２金属バンプとの接合面の接合状態を、直接、監視することが望ましい。しかしながら、これら第１金属バンプ及び第２金属バンプ自体が赤外光を透過しないため、そうした接合面の状態を、直接、監視することは難しい。なお、背景技術の欄で記載した従来技術においては、半導体パッケージのアルミニウムからなる配線電極と、実装基板の金からなる金属バンプ（第２金属バンプに相当）とを接合する際、その接合面で形成されるＡｌ−Ａｕ合金の形成量を利用して、これら配線金属と金属バンプとの接合状態を判定していた。その際、課題の欄にも記載したように、接合を実行した設備とは異なる、別の設備に、部品実装済みの基板を搬送する。そして、この設備では、半導体パッケージの裏面側から赤外光を照射し、照射された赤外光が半導体パッケージを透過してアルミニウム膜と金属バンプとの界面にて反射する反射光に基づいて、半導体パッケージと金属バンプとの接合面の接合状態を検査していた。このように、接合工程の終了後、検査工程を実行するための別設備に半導体パッケージを搬送していたため、半導体パッケージの生産効率の低下を招いていた。
その点、発明者らは、第１金属バンプと第２金属バンプとの接合面の接合状態と、実装基板の、第１及び第２金属バンプが形成された電極パッド直下の部分（半導体パッケージ及び実装基板と各電極パッドとの界面）の状態との間に、所定の相関関係が存在することを発見した。そこで、半導体パッケージの製造装置としての上記構成では、監視手段を、保持手段、実装基板、及び半導体パッケージを挟んで、接合手段と対向する状態で配設する。そのため、第１金属バンプと第２金属バンプとの接合、並びに、該接合面の接合状態の良否の監視（検査）を別設備にて実行しなければならなかった従来技術とは異なり、これら接合及び検査を同一の設備にて実行することができるようになる。すなわち、例えば、判定手段を通じて、第１金属バンプと第２金属バンプとの接合面の接合状態が良くないと判定された半導体パッケージについては、後工程に流すことなく除外する一方、第１金属バンプと第２金属バンプとの接合面の接合状態が判定手段を通じて良いと判定された半導体パッケージについては、そのまま後工程に流すなど、半導体パッケージの不良品の発生を抑制することができるようになる。さらに、半導体パッケージを別の設備に搬送することも不要となるため、半導体パッケージの生産効率を向上することができるようになる。
そうした半導体パッケージの製造装置においては、例えば請求項２に記載の発明のように、前記接合手段によって前記第１金属バンプが前記第２金属バンプに接合された直後に、前記第１金属バンプと前記第２金属バンプとの前記接合面の接合状態の良否を前記判定手段によって判定することとしてもよい。あるいは、例えば請求項３に記載の発明のように、前記判定手段を通じて、前記接合手段による前記第１金属バンプの前記第２金属バンプへの接合中、前記第１金属バンプと前記第２金属バンプとの前記接合面の接合状態の良否を繰り返し判定するとともに、前記接合手段を通じて、前記接合面の接合状態が良好である旨が前記判定手段によって判定されるまで、前記第１金属バンプを前記第２金属バンプに接合することとしてもよい。特に、上記請求項３に記載の構成によれば、前記接合面の接合状態が良好である旨が判定されるまで前記第１金属バンプの前記第２金属バンプへの接合を継続するため、半導体パッケージの不良品の発生をより抑制することができるようになる。
また、こうした構成においては、例えば請求項４に記載の発明のように、前記監視手段を赤外光を用いた撮像手段とし、前記判定手段によって、前記撮像手段を通じて得られる２値化画像のうちの濃部の面積が所定範囲内に収まるとき、前記第１金属バンプと前記第２金属バンプとの前記接合面の接合状態は良好であると判定するとともに、前記濃部の面積が所定範囲内に収まらないとき、前記第１金属バンプと前記第２金属バンプとの前記接合面の接合状態は良好でないと判定することができる。
さらに、こうした構成においては、例えば請求項５に記載の発明のように、前記接合手段として、前記第１金属バンプ及び前記第２金属バンプに超音波振動を印加するものを採用することができる。
一方、上記目的を達成するため、例えば請求項６に記載の発明では、半導体パッケージが有する回路形成用の第１金属バンプ及び接合判定用の第３金属バンプを、実装基板が有する電極パッドに形成された回路形成用の第２金属バンプ及び接合判定用の第４金属バンプにそれぞれ接合することで、半導体パッケージを製造する半導体パッケージの製造装置として、前記半導体パッケージを保持するとともに、前記第１金属バンプ及び前記第３金属バンプを前記第２金属バンプ及び前記第４金属バンプにそれぞれ接合する接合手段と、前記実装基板を保持する保持手段と、前記保持手段及び前記実装基板に向けて前記実装基板の裏面側から赤外光を照射するとともに、この照射された赤外光が前記保持手段及び前記実装基板を透過して前記電極パッドにて反射する反射光に基づいて、前記実装基板の、前記第４金属バンプが形成された前記電極パッド直下の部分を監視する監視手段と、前記第１金属バンプと前記第２金属バンプとの接合面の接合状態の良否を前記監視手段を通じて得られる監視情報に基づいて判定する判定手段と、を備え、前記保持手段、前記実装基板、及び前記半導体パッケージを挟んで、前記接合手段と対向する状態で前記監視手段を配設することとした。
半導体パッケージの製造装置としての上記構成も、先の請求項１に記載の構成と同様に、監視手段は、保持手段、実装基板、及び半導体パッケージを挟んで、接合手段と対向する状態で配設されている。そのため、第１金属バンプ及び第２金属バンプとの接合、並びに、該接合面の接合状態の良否の監視（検査）を別設備にて実行しなければならなかった従来技術とは異なり、これら接合及び検査を同一の設備にて実行することができるようになる。
すなわち、例えば、判定手段を通じて、第１金属バンプと第２金属バンプとの接合面の接合状態が良くないと判定された半導体パッケージについては、後工程に流すことなく除外する一方、第１金属バンプと第２金属バンプとの接合面の接合状態が判定手段を通じて良いと判定された半導体パッケージについては、そのまま後工程に流すなど、半導体パッケージの不良品の発生を抑制することができるようになる。さらに、半導体パッケージを別の設備に搬送することも不要となるため、半導体パッケージの生産効率を向上することができるようになる。
ただし、半導体パッケージの製造装置としての上記構成では、先の請求項１に記載の構成とは異なり、回路形成用の第１及び第２金属バンプに加え、接合判定用の第３及び第４金属バンプが半導体パッケージ及び電極パッドそれぞれに形成されている。ここで、第１金属バンプと第２金属バンプとの接合面の接合状態と、第３金属バンプと第４金属バンプとの接合面の接合状態との間には、各金属バンプの材質及び外形に基づく所定の相関関係が存在し、第３金属バンプと第４金属バンプとの接合面の接合状態と、第４金属バンプが形成された電極パッド直下の部分を監視して得られる監視情報との間にも、所定の相関関係が存在することが、本願発明者らによって確認されている。したがって、第４金属バンプが形成された電極パッド直下の部分を監視して得られる監視情報に基づいて、第１金属バンプと第２金属バンプとの接合状態の良否を判定することができる。
そうした半導体パッケージの製造装置においては、例えば請求項９に記載の発明のように、前記第３金属バンプを、前記第１金属バンプよりも断面積を小さく形成するとともに、前記第４金属バンプを、前記第２金属バンプよりも断面積を小さく形成することが望ましい。あるいは、例えば請求項１０に記載の発明のように、前記第３金属バンプを、前記第１金属バンプよりも硬度を高く形成するとともに、前記第４金属バンプを、前記第２金属バンプよりも硬度を高く形成することが望ましい。
上述した、各金属バンプの材質及び外形に基づく所定の相関関係とは、次のようなものである。すなわち、第３金属バンプの断面積が第１金属バンプの断面積よりも小さく、かつ、第４金属バンプの断面積が第２金属バンプの断面積よりも小さいと、第３及び第４金属バンプ間での接合の方が、第１及び第２金属バンプ間での接合よりも早く進行する。また、同様に、第３金属バンプの硬度が第１金属バンプの硬度よりも高い、かつ、第４金属バンプの硬度が第２金属バンプの硬度よりも高いと、第３及び第４金属バンプ間での接合の方が、第１及び第２金属バンプ間での接合よりも早く進行する。こうした相関関係を利用して、第１金属バンプと第２金属バンプとの接合状態の良否を判定することができるようになる。
また、半導体パッケージの製造装置においては、例えば請求項９に記載の発明のように、前記接合手段によって前記第１金属バンプ及び前記第３金属バンプが前記第２金属バンプ及び前記第４金属バンプにそれぞれに接合された直後に、前記第１金属バンプと前記第２金属バンプとの前記接合面の接合状態の良否を前記判定手段によって判定することとしてもよい。あるいは、例えば請求項１０に記載の発明のように、前記判定手段を通じて、前記接合手段による前記第１金属バンプ及び前記第３金属バンプの前記第２金属バンプ及び前記第４金属バンプそれぞれへの接合中、前記第１金属バンプと前記第２金属バンプとの前記接合面の接合状態の良否を繰り返し判定するとともに、前記接合手段を通じて、前記接合面の接合状態が良好である旨が前記判定手段によって判定されるまで、前記第１金属バンプ及び前記第３金属バンプを前記第２金属バンプ及び前記第４金属バンプそれぞれに接合することとしてもよい。特に、上記請求項８に記載の構成によれば、前記接合面の接合状態が良好である旨が判定されるまで、前記第１金属バンプ及び前記第３金属バンプの前記第２金属バンプ及び前記第４金属バンプそれぞれへの接合が継続されるため、半導体パッケージの不良品の発生をより抑制することができるようになる。
なお、こうした構成においては、例えば請求項１１に記載の発明のように、前記監視手段は赤外光を用いた撮像手段とし、前記判定手段によって、前記撮像手段を通じて得られる２値化画像のうちの濃部の面積が所定範囲内に収まるとき、前記第１金属バンプと前記第２金属バンプとの前記接合面の接合状態は良好であると判定し、前記濃部の面積が所定範囲内に収まらないとき、前記第１金属バンプと前記第２金属バンプとの前記接合面の接合状態は良好でないと判定することができる。
さらに、こうした構成においては、例えば請求項１２に記載の発明のように、前記接合手段として、前記第１金属バンプ及び第２金属バンプ並びに前記第３金属バンプ及び第４金属バンプに超音波振動を印加するものを採用することができる。
他方、上記目的を達成するため、請求項１３に記載の発明では、半導体パッケージが有する回路形成用の第１金属バンプを、実装基板が有する電極パッドに形成された回路形成用の第２金属バンプに接合することで、半導体パッケージを製造する半導体パッケージの製造方法として、前記第１金属バンプを前記第２金属バンプに接合手段を用いて接合する接合工程と、前記実装基板を保持する保持手段、前記実装基板、及び前記半導体パッケージを挟んで、前記接合手段と対向する状態で配設された監視手段を用いて、前記実装基板及び前記保持手段に向けて前記実装基板の裏面側から赤外光を照射するとともに、この照射された赤外光が前記保持手段及び前記実装基板を透過して前記電極パッドにて反射する反射光に基づいて、前記実装基板の、前記第２金属バンプが形成された前記電極パッド直下の部分を監視する監視工程と、前記第１金属バンプと前記第２金属バンプとの接合面の接合状態の良否を前記監視手段を通じて得られる監視情報に基づいて判定する判定工程と、を備えることとした。
当然のことながら、第１金属バンプと第２金属バンプとの接合面の接合状態の良否を判定するには、第１金属バンプと第２金属バンプとの接合面の接合状態を、直接、監視することが望ましい。しかしながら、これら第１金属バンプ及び第２金属バンプ自体が赤外光を透過しないため、そうした接合面の状態を、直接、監視することは難しい。なお、背景技術の欄で記載した従来技術においては、半導体パッケージのアルミニウムからなる配線電極と、実装基板の金からなる金属バンプ（第２金属バンプに相当）とを接合する際、その接合面で形成されるＡｌ−Ａｕ合金の形成量を利用して、これら配線金属と金属バンプとの接合状態を判定していた。その際、課題の欄にも記載したように、接合を実行した設備とは異なる、別の設備に、部品実装済みの基板を搬送する。そして、この設備では、半導体パッケージの裏面側から赤外光を照射し、照射された赤外光が半導体パッケージを透過してアルミニウム膜と金属バンプとの界面にて反射する反射光に基づいて、半導体パッケージと金属バンプとの接合面の接合状態を検査していた。このように、接合工程の終了後、検査工程を実行するための別設備に半導体パッケージを搬送していたため、半導体パッケージの生産効率の低下を招いていた。
その点、発明者らは、第１金属バンプと第２金属バンプとの接合面の接合状態と、実装基板の、第１及び第２金属バンプが形成された電極パッド直下の部分（半導体パッケージ及び実装基板と電極パッドとの界面）の状態との間にも、所定の相関関係が存在することを発見した。そこで、半導体パッケージの製造方法としての上記方法では、保持手段、実装基板、及び半導体パッケージを挟んで接合手段と対向する状態で配設された監視手段を備える半導体パッケージの製造装置を利用する。そのため、第１金属バンプ及び第２金属バンプとの接合を実行する接合工程、並びに、該接合面の接合状態の良否の監視（検査）する監視工程を、別設備にて実行しなければならなかった従来技術とは異なり、これら接合工程及び監視（検査）工程を同一の設備にて実行することができるようになる。すなわち、例えば、第１金属バンプと第２金属バンプとの接合面の接合状態が良くないと判定工程において判定された半導体パッケージについては、後工程に流すことなく除外する一方、第１金属バンプと第２金属バンプとの接合面の接合状態が良いと判定工程において判定された半導体パッケージについては、そのまま後工程に流すなど、半導体パッケージの不良品の発生を抑制することができるようになる。さらに、半導体パッケージを別の設備に搬送することも不要となるため、半導体パッケージの生産効率を向上することができるようになる。
また他方、上記目的を達するため、請求項１４に記載の発明では、半導体パッケージが有する回路形成用の第１金属バンプ及び接合判定用の第３金属バンプを、実装基板が有する電極パッドに形成された回路形成用の第２金属バンプ及び接合判定用の第４金属バンプにそれぞれ接合することで、半導体パッケージを製造する半導体パッケージの製造方法として、前記第１金属バンプ及び前記第３金属バンプを前記第２金属バンプ及び前記第４金属バンプに接合手段を用いてそれぞれ接合する接合工程と、前記実装基板を保持する保持手段、前記実装基板、及び前記半導体パッケージを挟んで、前記接合手段と対向する状態で配設された監視手段を用いて、前記実装基板及び前記保持手段に向けて前記実装基板の裏面側から赤外光を照射するとともに、この照射された赤外光が前記保持手段及び前記実装基板を透過して前記電極パッドにて反射する反射光に基づいて、前記実装基板の、前記第４金属バンプが形成された前記電極パッド直下の部分を監視する監視工程と、前記第１金属バンプと前記第２金属バンプとの接合面の接合状態の良否を前記監視手段を通じて得られる監視情報に基づいて判定する判定工程と、を備えることとした。
半導体パッケージの製造方法としての上記方法も、先の請求項１３に記載の方法と同様に、保持手段、実装基板、及び半導体パッケージを挟んで接合手段と対向する状態で配設された監視手段を備える半導体パッケージの製造装置を利用する。そのため、第１金属バンプ及び第２金属バンプとの接合を実行する接合工程、並びに、該接合面の接合状態の良否の監視（検査）する監視工程を別設備にて実行しなければならなかった従来技術とは異なり、これら接合工程及び監視（検査）工程を同一の設備にて実行することができるようになる。すなわち、例えば、第１金属バンプと第２金属バンプとの接合面の接合状態が良くないと判定工程にて判定された半導体パッケージについては、後工程に流すことなく除外する一方、第１金属バンプと第２金属バンプとの接合面の接合状態が良いと判定工程にて判定された半導体パッケージについては、そのまま後工程に流すなど、半導体パッケージの不良品の発生を抑制することができるようになる。さらに、半導体パッケージを別の設備に搬送することも不要となるため、半導体パッケージの生産効率を向上することができるようになる。
ただし、半導体パッケージの製造方法としての上記方法では、先の請求項１３に記載の方法とは異なり、回路形成用の第１及び第２金属バンプに加え、接合判定用の第３及び第４金属バンプが半導体パッケージ及び電極パッドそれぞれに形成された半導体パッケージを製造している。
ここで、上述したように、第１金属バンプと第２金属バンプとの接合面の接合状態と、第３金属バンプと第４金属バンプとの接合面の接合状態との間には、各金属バンプの材質及び外形に基づく所定の相関関係が存在し、第３金属バンプと第４金属バンプとの接合面の接合状態と、第４金属バンプが形成された電極パッド直下の部分を監視して得られる監視情報との間にも、所定の相関関係が存在する。したがって、判定工程において、第４金属バンプが形成された電極パッド直下の部分を監視して得られる監視情報に基づいて、第１金属バンプと第２金属バンプとの接合状態の良否を判定することができる。
また、半導体パッケージの製造方法においては、例えば請求項１５に記載の発明のように、前記接合工程終了直後に、前記判定工程を実行することとしてもよい。あるいは、例えば請求項１６に記載の発明のように、前記接合工程中に、前記判定工程を繰り返し実行することとしてもよい。特に、上記請求項１６に記載の方法によれば、前記接合面の接合状態が良好である旨が判定工程において判定されるまで、前記第１金属バンプ及び前記第３金属バンプの前記第２金属バンプ及び前記第４金属バンプそれぞれへの接合、すなわち前記接合工程が継続して実行されるため、半導体パッケージの不良品の発生をより抑制することができるようになる。
（第１の実施の形態）
以下、本発明にかかる半導体パッケージの製造装置及び半導体パッケージの製造方法の第１の実施の形態について、図１〜図４を参照して説明する。なお、図１は、本実施の形態の半導体パッケージの製造装置を、半導体パッケージ及び実装基板を含め、側面方向から示した模式図である。
本実施の形態では、以下に詳述するように、まず、赤外線顕微鏡５０が、ステージ２０、実装基板１０、半導体パッケージ３０を挟んで、接合ツール４０と対向する状態で配設された半導体パッケージの製造装置を用いる。そして、半導体パッケージ３０の第１金属バンプ３１を実装基板１０の第２金属バンプ１２に接合した直後に、第１金属バンプ３１と第２金属バンプ１２との接合面Ｂの接合状態の良否を判定するようにしている。これにより、不良品の発生を抑制しつつ、生産効率を向上するようにしている。
図１に示されるように、本実施の形態の半導体パッケージの製造装置は、回路形成用の第１金属バンプ３１を一面に有するとともに電子部品からなる半導体パッケージ３０を、回路形成用の第２金属バンプ１２が形成された電極パッド１１を一面に有する実装基板１０に実装するものとして構成されている。まず、これら実装基板１０及び半導体パッケージ３０について説明する。
実装基板１０は、例えばシリコン等のような赤外光を透過する材料にて形成されている。また、図１に示されるように、こうした実装基板１０上面には、電極パッド１１が複数（本実施の形態では２つ）、例えばアルミニウム（Ａｌ）にて形成されている。そして、これら複数の電極パッド１１上には、回路形成用の第２金属バンプ１２が複数（本実施の形態では２つ）、例えば金（Ａｕ）にてそれぞれ形成されている。また、実装基板１０と半導体パッケージ３０との位置合わせの際に基準とされる図示しないアライメントマークが、赤外光を透過しない適宜の材料にて実装基板１０表面の適宜の位置に形成されている。
半導体パッケージ３０は、例えば金（Ａｕ）からなる回路形成用の第１金属バンプ３１を複数（本実施の形態では２つ）、その表面に有して構成されている。また、実装基板１０と同様に、該実装基板１０と半導体パッケージ３０との位置合わせの際に基準とされる図示しないアライメントマークが、赤外光を透過しない適宜の材料にて半導体パッケージ３０表面に形成されている。ただし、その形成位置は、実装基板１０に形成されたアライメントマークとは対向しない適宜の位置に形成されている。
次に、半導体パッケージ３０の第１金属バンプ３１を、実装基板１０の第２金属バンプ１２に接合することで、半導体パッケージを製造する本実施の形態の半導体パッケージの製造装置について説明する。
この製造装置は、図１に示すように、基本的に、実装基板１０を保持するとともにこの実装基板１０の位置を可変に設定するステージ２０（保持手段）と、このステージ２０上に載置される実装基板１０に対向・接触するように半導体パッケージ３０を保持するとともに、第１及び第２金属バンプ３１及び１２に超音波振動を印加する接合ツール４０（接合手段）と、実装基板１０の、第２金属バンプ１２が形成された電極パッド１１直下の部分（界面Ａ）を実装基板１０及びステージ２０越しに赤外光を用いて撮像する赤外線顕微鏡５０（撮像手段、監視手段）と、第１及び第２金属バンプ３１及び１２の接合面Ｂの接合状態の良否を赤外線顕微鏡５０を通じて得られる画像情報（監視情報）に基づいて判定する判定・制御部６０（判定手段）と、を備えて構成されている。
詳しくは、ステージ２０は、先の実装基板１０と同様に、例えばシリコン、石英ガラス、サファイア等のような赤外光を透過する材料にて形成されている。このステージ２０上面の所定の位置には、電極パッド１１及び第２金属バンプ１２が形成された面を上方に向けた状態で実装基板１０が載置される。ただし、実装基板１０を載置するだけでは、第１及び第２金属バンプ３１及び１２の接合時に実装基板１０が移動してしまうことが懸念されるため、ステージ２０は、判定・制御部６０からの指令を受けて、当該ステージ２０の上記所定の位置に設けられた図示しない適宜の吸着機構を駆動することで、実装基板１０を上記所定の位置に吸着保持する。また、ステージ２０は、判定・制御部６０からの指令を受けて、当該ステージ２０自体が移動することにより、吸着保持した実装基板１０の位置を可変に設定する。より詳しくは、ステージ２０は、当該ステージ２０自体が移動することにより、実装基板１０の第２金属バンプ１２を半導体パッケージ３０の第１金属バンプ３１と対向・接触させる。なお、実装基板１０及び半導体パッケージ３０それぞれに形成されたアライメントマークの使用方法については、後述する。
接合ツール４０は、図１に示すように、判定・制御部６０からの指令を受けて、半導体パッケージ３０の第１金属バンプ３１の形成された面が、ステージ２０に吸着保持された実装基板１０の電極パッド１１及び第２金属バンプ１２の形成された面に対向する状態で、すなわち、下方を向けた状態で、半導体パッケージ３０を所定の位置に吸着保持する。なお、この接合ツール４０も、先のステージ２０と同様に、図示しない適宜の吸着機構を所定の位置に有しており、半導体パッケージ３０を吸着保持する。また、第１及び第２金属バンプ３１及び１２が互いに接触するとき、接合ツール４０は、判定・制御部６０からの指令を受けて、これら第１及び第２金属バンプ３１および１２に対して、所定の周波数及び振幅にて超音波振動を印加する。
赤外線顕微鏡５０は、図１に示すように、本実施の形態では、ステージ２０、実装基板１０、半導体パッケージ３０を挟んで、接合ツール４０と対向する状態で、ステージ２０の下方に配設されており、上方に向けて、すなわち、ステージ２０及び実装基板１０に向けて、該実装基板１０の裏面側から赤外光を照射する。そして、赤外線顕微鏡５０は、照射した赤外光の反射光を受光することで、画像（情報）を形成している。上述したように、実装基板１０及びステージ２０は、赤外光を透過する材料にて形成されている。したがって、これら実装基板１０及びステージ２０は、赤外線顕微鏡５０から照射される赤外光を透過してしまい、反射することなく、受光されることもないため、赤外線顕微鏡５０によって撮像されない。一方、実装基板１０に形成された電極パッド１１、第２金属バンプ１２、及びアライメントマークや、半導体パッケージ３０に形成された第１金属バンプ３１及びアライメントマーク等は、赤外光を透過しないため、赤外線顕微鏡５０から照射された赤外光を反射し、この反射光が赤外線顕微鏡５０によって撮像されることとなる。ただし、ステージ２０の移動を通じて、第１及び第２金属バンプ３１及び１２が完全に対向されている場合には、赤外線顕微鏡５０から照射される赤外光は、電極パッド１１の下面（界面Ａ）によって反射されてしまうため、該電極パッド１１直上の第２及び第１金属バンプ１２及び３１、すなわち、これらの接合面Ｂは、赤外線顕微鏡５０によって撮像されない。また、実装基板１０の適宜の位置に形成されたアライメントマーク及び半導体パッケージ３０の適宜の位置に形成されたアライメントマークは、上述したように、互いに対向しない位置に形成されているため、赤外線顕微鏡５０から照射される赤外光をそれぞれ反射する。すなわち、これらアライメントマークは、赤外線顕微鏡５０によって撮像されることとなる。
以上のように構成された半導体パッケージの製造装置を用いた半導体パッケージの製造方法について、図２〜図４を併せ参照して説明する。なお、図２は、本実施の形態の半導体パッケージの製造方法について、その処理手順を示したフローチャートである。
この図２に示されるように、半導体パッケージ３０を実装基板１０に実装するには、まず、ステップＳ１０１の処理として、実装基板１０をステージ２０に固定する。詳しくは、電極パッド１１及び第２金属バンプ１２が形成された面を上方に向けた状態で、実装基板１０がステージ２０上面の所定の位置に載置される。こうして実装基板１０が載置されると、判定・制御部６０は、ステージ２０に対し、この実装基盤１０を上記所定の位置に吸着固定させる。
次に、続くステップＳ１０２の処理として、半導体パッケージ３０が接合ツール４０に固定される。詳しくは、半導体パッケージ３０の第１金属バンプ３１の形成された面が、ステージ２０に吸着保持された実装基板１０の電極パッド１１及び第２金属バンプ１２が形成された面に対向するように、半導体パッケージ３０が所定の位置で吸着保持される。なお、本実施の形態では、ステップＳ１０１の処理を通じて、ステージ２０に実装基板１０を固定した後、ステップＳ１０２の処理を通じて、接合ツール４０に半導体パッケージ３０を固定していたが、これらステップＳ１０１の処理とステップＳ１０２の処理とを逆順に実行してもよい。
ここで、図示を割愛しているが、判定・制御部６０は、赤外線顕微鏡５０を通じての画像情報の取得を所定時間間隔にて繰り返し実行している。そして、後述の第１及び第２金属バンプ３１及び１２の接合処理に先立ち、判定・制御部６０は、続くステップＳ１０３の処理として、赤外線顕微鏡５０を通じて得られる画像情報に基づいて、実装基板１０及び半導体パッケージ３０の位置合わせ処理を実行する。
上述の通り、実装基板１０及び半導体パッケージ３０に、赤外光を透過しない材料にてアライメントマークがそれぞれ形成されている。したがって、赤外線顕微鏡５０を通じて得られた画像情報には、これらアライメントマークが映し出されるため、判定・制御部６０は、実装基板１０及び半導体パッケージ３０の位置を認識することができる。また、判定・制御部６０は、予め、実装基板１０及び半導体パッケージ３０が目標位置にある状態で撮像した画像情報を適宜の記憶保持手段に記憶保持している。そして、判定・制御部６０は、所定時間毎に得られる画像情報に含まれるアライメントマークの位置が、記憶保持されている画像情報に含まれるアライメントマークの位置に一致するように、記憶保持している画像情報と所定時間毎に得られる画像情報とを対比しつつ、上記ステージ２０を移動させることで、実装基板１０と半導体パッケージ３０との位置合わせが実行される。
なお、先の記憶保持手段には、予め、実装基板１０の厚み、電極パッド１１の厚み、第２金属バンプ１２の高さ、半導体パッケージ３０の高さ、第１金属バンプ３１の高さ等、各種緒元値も記憶されている。判定・制御部６０は、そうした厚みや高さを考慮し、ステージ２０を接合ツール４０に向けて移動させてもいる（図１で上下方向）。このようにして、判定・制御部６０は、両アライメントマークを一致させることに併せ、実装基板１０の第２金属バンプ１２と半導体パッケージ３０の第１金属バンプ３１とを接触させている。
また、本実施の形態では、接合ツール４０は移動せずにその位置が固定されているものとし、ステージ２０のみを移動させることで、実装基板１０と半導体パッケージ３０との位置合わせ並びに第１及び第２金属バンプ３１及び１２の接触を実行していたが、これに限られない。逆に、ステージ２０が固定され、接合ツール４０のみが移動することとしてもよく、さらに、双方が移動できるようにしてもよい。要は、実装基板１０と半導体パッケージ３０との位置合わせができ、さらに、第１バンプ３１と第２金属バンプ１２とを互いに接触させることができればよい。
次に、判定・制御部６０は、ステップＳ１０４の処理として、金属バンプ間を接合させる。詳しくは、判定・制御部６０は、接合ツール４０に対し、第１及び第２金属バンプ３１及び１２に、所定周波数及び所定振幅にて、所定時間だけ超音波振動を印加させる。このように超音波振動が印加されると、これら第１及び第２金属バンプ３１及び１２の接触部分（接合面Ｂ）では、これら金属バンプの形成材料の新生面同士が接合されたり、これら金属バンプが摩擦熱によって接合されたりして、接合面Ｂは超音波熱圧着されることとなる。なお、こうした接合は、接合ツール４０から超音波振動が印加されている間、徐々に進行する。この接合の進行に伴って、印加された振動は、接合面だけでなく、他の箇所にも影響を及ぼす。すなわち、実装基板１０の第２金属バンプ１２直下の部分（界面Ａ）や、半導体パッケージ３０の第１金属バンプ直上の部分（界面Ｄ）に振動が影響し、それぞれの界面において、金−アルミニウム合金の形成量が増大する。したがって、界面Ａ及び界面Ｄの状態と、接合面Ｂの状態との間には、所定の相関関係が存在する。なお、こうした相関関係は、本願発明者らによって確認されている。
そして、判定・制御部６０は、続くステップＳ１０５の処理として、電極パッド１１と実装基板１０との界面Ａの画像情報を赤外線顕微鏡５０を通じて取得し、これを観察する。詳しくは、第１及び第２金属バンプ３１及び１２の接合の進行に伴って電極パッド１１における合金化も進行し、合金化された部分の面積が界面Ａにおいて徐々に増大する。
ここで、赤外線顕微鏡５０から照射された赤外光の反射量は、電極パッド１１のうちの既に合金化された金−アルミニウム合金の部分の方が、電極パッド１１のうちのまだ合金化されていないアルミニウムの部分よりも少ない。そのため、既に合金化された金−アルミニウムの部分の方が、合金化されていないアルミニウムの部分よりも暗く見えることとなる。すなわち、接合が進行すると、合金化が進行し、その結果、赤外線顕微鏡５０を通じて得られる２値化画像における濃部面積が徐々に大きくなる。
そうした２値化画像例を図３（ａ）及び（ｂ）に示す。この図３（ａ）は、接合面Ｂの接合強度が不十分であるときに赤外線顕微鏡５０を通じて得られる界面Ａの２値化画像の一例である。この図３（ａ）に示されるように、接合面Ｂの接合強度が不十分であるとき、電極パッド１１における金−アルミニウム合金化がそれほど進行していないため、界面Ａの中央に円環状の濃部が出現するだけであり、濃部面積は小さい。一方、図３（ｂ）は、接合面Ｂの接合強度が十分であるときに赤外線顕微鏡５０を通じて得られる界面Ａの２値化画像の一例である。この図３（ｂ）に示されるように、接合面Ｂの接合強度が十分であるとき、電極パッド１１における金−アルミニウム合金化が進行しているため、界面Ａの中央に円形状の濃部が出現しており、濃部面積が大きくなっている。
このような接合面Ｂの状態と界面Ａの濃部面積との関係を図４に示す。この図４に示されるように、第１及び第２金属バンプ３１及び１２の接合状態が「接合前→接合不十分→良好な接合状態→接合過多」と進行するに伴い、界面Ａの濃部面積は、徐々に大きくなる。ちなみに、接合面Ｂが接合不十分な状態にあるとき、第１及び第２金属バンプ３１及び１２が剥離してしまうことが懸念される。一方、接合面Ｂが接合過多な状態にあるとき、第１及び第２金属バンプ３１及び１２はそれだけ長時間、超音波振動を印加されていたため、電極パッド１１自体や実装基板１０の電極パッド１１直下の部分に亀裂（クラック）が生じる可能性が高いことが懸念される。また、図４中の「Ｓｄ」は、第１及び第２金属バンプ３１および１２に剥離が生じない、界面Ａの濃部面積の下限値を示しており、図４中の「Ｓｕ」は、電極パッド１１自体や実装基板１０の電極パッド１１直下の部分に亀裂が生じない、界面Ａの濃部面積の上限値を示している。また、図４中の「Ｓｔｈ」は、これら上限値Ｓｕ及び下限値Ｓｄのどちらからも余裕がある、最も望ましい値を示している。
このようにして、本実施の形態では、上記ステップＳ１０５の処理を通じて、界面Ａの状態を直接監視するとともに、この界面Ａの状態と図４に示した相関関係を有する接合面Ｂの接合状態について間接的に監視するようにしている。
図５は、先の図４に示した界面Ａの濃部面積と接合面Ｂの接合状態との関係を、界面Ａの濃部面積と接合面Ｂの接合強度との関係として示したものである。判定・制御部６０は、続くステップＳ１０６の判断処理として、こうして取得された画像情報のうちの濃部面積が、この図５に示される下限値Ｓｄよりも小さいか否かを判断する。ここで、下限値Ｓｄよりも小さいと判断されるとき（Ｙｅｓ）、判定・制御部６０は、続くステップＳ１０７の処理として、接合面Ｂの接合状態は「接合不十分」であると判定する。さらに、ステップＳ１０８の処理として、判定・制御部６０は、接合不十分として判定された半導体パッケージを除外する。
一方、先のステップＳ１０６の判断処理において、取得された画像情報のうちの濃部面積が下限値Ｓｄよりも大きいと判断されるとき（Ｎｏ）、判定・制御部６０は、続くステップＳ１０９の判断処理において、取得された画像情報のうちの濃部面積が上限値Ｓｕよりも大きいか否かを判断する。ここで、上限値Ｓｕよりも大きいと判断されるとき（Ｙｅｓ）、判定・制御部６０は、続くステップＳ１１０の処理として、接合面Ｂの接合状態は「接合過多」であると判定する。さらに、ステップＳ１０８の処理として、判定・制御部６０は、接合過多として判定された半導体パッケージを除外する。このように、ステップＳ１０６〜Ｓ１１０の各種処理を通じて、不具合を抱えた半導体パッケージが後工程に至ること、すなわち、不良品の発生を抑制することができる。
他方、先のステップＳ１０９の判断処理において、取得された画像情報のうちの濃部面積が上限値Ｓｕよりも大きくないと判断されるとき（Ｎｏ）、判定・制御部６０は、続くステップＳ１１１の処理として、接合面Ｂの接合状態は「良好な接合状態である」と判定して、半導体パッケージの製造処理を終える。
本実施の形態によれば、赤外線顕微鏡５０が、ステージ２０、実装基板１０、及び半導体パッケージ３０を挟んで、接合ツール４０と対向する状態で配設された製造装置を利用するため、第１金属バンプ３１と第２金属バンプ１２との接合、並びに、該接合面の接合状態の監視（検査）を別設備にて実行しなければならなかった従来技術とは異なり、これら接合処理（工程）及び検査処理（工程）を同一の設備にて実行することができるようになる。また、判定・制御部６０を通じて、接合面Ｂの接合状態が良くないと判定された半導体パッケージについては、後工程に流すことなく除外することができ、接合面Ｂの接合状態が良いと判定された半導体パッケージについては、そのまま後工程に流すことができる。したがって、半導体パッケージの不良品の発生を抑制することができるようになる。さらに、半導体パッケージを別の設備に搬送することも不要となるため、半導体パッケージの生産効率を向上することができるようになる。
なお、上記第１の実施の形態は、例えば以下のような形態として実施することもできる。
上記第１の実施の形態では、ステップＳ１０６〜Ｓ１１１の各種処理を通じて、接合面Ｂの接合状態が「良好な接合状態」であるか、「接合不十分」であるか、あるいは「接合過多」であるか、を判定しており、不具合を有する半導体パッケージについて、その不具合の判別までしていたが、判定態様はこれに限られない。他に、先の図２に対応する図として図６に示すように、判定・制御部６０は、ステップＳ１１２の判断処理として、取得された画像情報のうちの濃部面積が所定範囲内（下限値Ｓｄ〜上限値Ｓｕ）に収まるか否かを判断し、所定範囲内に収まるとき（Ｙｅｓ）、続くステップＳ１１１の処理として「良好な接合状態」であると判定する一方、所定範囲内に収まらないとき（Ｎｏ）、続くステップＳ１１３の処理として「良好な接合状態ではない」と判定することとしてもよい。
上記第１の実施の形態では、第１及び第２金属バンプ３１及び１２に超音波振動を所定時間だけ印加する接合処理（ステップＳ１０４の処理）に鑑みれば、接合面Ｂの接合状態が「接合過多」となることは少ないため、こうした不具合判別処理を割愛することもできる。すなわち、先の図２に対応する図として図７に示すように、ステップＳ１０９及びＳ１１０の処理を割愛することもできる。これによっても、半導体パッケージを実装基板に実装するにあたり、不具合の発生を抑制することができるようになる。
（第２の実施の形態）
次に、本発明にかかる半導体パッケージの製造装置及び半導体パッケージの製造方法の第２の実施の形態について、図８を参照しつつ説明する。この実施の形態は、先の図１〜図５に示した第１の実施の形態に準じた装置及び方法であり、図８において、先の図２に示した要素と同一の要素にはそれぞれ同一の符号を付している。それら各要素についての重複する説明を割愛する。なお、図８は、先の図２に対応する図であって、本実施の形態の処理手順を示すフローチャートである。
先の図２に示した第１の実施の形態では、ステップＳ１０６の判断処理及びステップＳ１０７の処理を通じて、接合面Ｂの接合状態が「接合不十分」であると判定すると、続くステップＳ１０８の処理において、該当した半導体パッケージを除外することとしていた。接合面Ｂの接合状態が「接合不十分」であると判断された当該半導体パッケージは、確かに不具合を抱えている。しかしながら、そうした半導体パッケージは、除外されるほどの不具合を抱えているわけではなく、むしろ、接合ツール４０にて、第１及び第２金属バンプ３１及び１２の接合を継続して、接合面Ｂの接合状態を良好にする方が望ましい。
詳しくは、図８に示されるように、判定・制御部６０は、ステップＳ１０６ｂの処理として、赤外線顕微鏡５０を通じて得られた画像情報のうちの濃部面積が、先の図５に示される下限値Ｓｄよりも小さいか否かを判断する。ここで、下限値Ｓｄよりも小さいと判断されるとき（Ｙｅｓ）、判定・制御部６０は、続くステップＳ１０７ｂの処理として、接合面Ｂの接合状態は「接合不十分」であると判定するとともに、接合ツール４０を通じて第１及び第２金属バンプ３１及び１２へ超音波振動を印加する処理であるステップＳ１０４の処理へフィードバックする。そして、判定・制御部６０は、再び、ステップＳ１０４の処理として、接合ツール４０を通じて第１及び第２金属バンプ３１及び１２に対して超音波振動を印加するとともに、ステップＳ１０５の処理として、赤外線顕微鏡５０を通じて、界面Ａの画像情報が取得される。そして再び、判定・制御部６０は、続くステップＳ１０６ｂの処理として、赤外線顕微鏡５０を通じて得られた画像情報のうちの濃部面積が、下限値Ｓｄよりも小さいか否かを判断する。なお、本実施の形態では、こうしたステップＳ１０４、Ｓ１０５、Ｓ１０６ｂ及びＳ１０７ｂの一連の処理は、連続的に並行して実行されている。すなわち、判定・制御部６０は、これら一連の処理を通じて、赤外線顕微鏡５０にて得られる画像情報のうちの濃部面積が下限値Ｓｄよりも大きくなるまで、画像情報を取得しつつ、第１及び第２金属バンプ３１及び１２への超音波振動の印加を継続する。こうして、濃部面積が下限値Ｓｄを超えると、すなわち、第１及び第２金属バンプ３１及び１２の接合面の接合状態が良好な接合状態となると、判定・制御部６０は、続くステップＳ１０４ａの処理として、接合を終了する。そして、その後、判定・制御部６０は、続くステップＳ１０９〜ステップＳ１１１の処理を実行するが、これら一連の処理は、先の第１の実施の形態に準じた処理であるため、ここでの重複する説明を割愛する。
本実施形態によれば、接合面Ｂの接合状態が良好である旨が判定されるまで第１金属バンプ３１の前記第２金属バンプ１２への接合を継続するため、半導体パッケージの不良品の発生をより抑制することができるようになる。
なお、上記第２の実施の形態は、例えば以下のような形態として実施することもできる。
上記第２の実施の形態では、判定・制御部６０は、ステップＳ１０４〜ステップＳ１０７ｂの一連の処理を通じて、第１及び第２金属バンプ３１及び１２の接合面の接合状態を強制的に良好な接合状態とし、その後、さらに、ステップＳ１０８〜ステップＳ１１０の処理を実行していたが、これに限られない。他に、図８に対応する図として図９に示されるように、ステップＳ１０８〜ステップＳ１１０の各種処理を割愛してもよい。
（第３の実施の形態）
次に、本発明にかかる半導体パッケージの製造装置及び半導体パッケージの製造方法の第３の実施の形態について、図１０を参照しつつ説明する。なお、この図１０において、先の図１〜図９に示した要素と同一の要素にはそれぞれ同一の符号を付しており、それら各要素についての重複する説明を割愛する。図１０は、本実施の形態の半導体パッケージの製造装置の製造対象である実装基板１０ａ及び半導体パッケージ３０ａの側面図である。
本実施の形態も、この図１０に示されるように、先の第１の実施の形態に準じた構造を有する実装基板１０ａ及び半導体パッケージ３０ａをその製造対象としている。すなわち、本実施の形態では、回路形成用の第１金属バンプ３１及び接合判定用の第３金属バンプ３１ａを同一面に有するとともに電子回路からなる半導体パッケージ３０ａを、回路形成用の第２金属バンプ１２が形成された電極パッド１１及び接合判定用の第４金属バンプ１２ａが形成された電極パッド１１ａを同一面に有する実装基板１０ａに実装するようにしている。そして、半導体パッケージ３０ａを第１及び第３金属バンプ１２及び１２ａを、実装基板１０ａの第２及び第４金属バンプ３１及び３１ａにそれぞれ接合した直後に、第１金属バンプ３１と第２金属バンプ１２との接合面Ｂの接合状態の良否を判定するようにしている。これにより、不良品の発生を抑制しつつ、生産効率を向上するようにしている。
図１０に示されるように、実装基板１０ａは、先の実装基板１０と同様に、例えばシリコン等のような赤外光を透過する材料にて形成されている。また、図１０に示されるように、こうした実装基板１０ａ上面には、電極パッド１１及び１１ａが、例えばアルミニウム（Ａｌ）にて形成されている。そして、電極パッド１１ａ上には、接合判定用の第４金属バンプ１２ａが、例えば金（Ａｕ）にて形成されている。ただし、第３金属バンプ３１ａの断面積は、第１金属バンプ３１よりも小さく形成されているとともに、第４金属バンプ１２ａの断面積は、第２金属バンプ１２の断面積よりも小さく形成されている。また、先の実装基板１０と同様に、実装基板１０ａにも、該実装基板１０ａと半導体パッケージ３０ａとの位置合わせの際に基準とされる図示しないアライメントマークが、赤外光を透過しない適宜の材料にて実装基板１０ａ表面の適宜の位置に形成されている。
半導体パッケージ３０ａは、例えば金（Ａｕ）からなる回路形成用の第１金属バンプ３１を複数（本実施の形態では２つ）、その表面に有して構成されているとともに、同じく、例えば金（Ａｕ）からなる接合判定用の第３金属バンプ３１ａを、本実施の形態では１つ、その表面に有して構成されている。また、実装基板１０と同様に、該実装基板１０ａと半導体パッケージ３０ａとの位置合わせの際に基準とされる図示しないアライメントマークが、赤外光を透過しない適宜の材料にて半導体パッケージ３０ａ表面に形成されている。ただし、その形成位置は、実装基板１０ａに形成されたアライメントマークとは対向しない適宜の位置に形成されている。
以上のような構造を有する実装基板及び半導体パッケージを製造対象とした本実施の形態の半導体パッケージの製造方法について、図１１を併せ参照して説明する。なお、図１１は、本実施の形態の半導体パッケージの製造方法について、その処理手順を示したフローチャートである。この図１１に示されるように、本実施の形態の半導体パッケージの製造方法における処理手順も、先の図２に示した第１の実施の形態に準じた処理手順となっている。ただし、本実施の形態では、判定・制御部６０は、ステップＳ２０４の処理として、第１及び第２金属バンプ３１及び１２、並びに、第３及び第４金属バンプ３１ａ及び１２ａに、同一の所定周波数及び所定振幅にて、所定時間だけ超音波振動を印加させるとともに、ステップＳ２０５の判断処理として、電極パッド１１ａと実装基板１０ａとの界面Ｃの画像情報を赤外線顕微鏡５０を通じて取得し、これを観察している。
以下、界面Ａに替えて界面Ｃの画像情報に基づいて接合面Ｂの接合状態の良否を判定する理由について説明する。
ステップＳ２０４の処理において、所定の周波数及び振幅にて超音波振動が印加されると、第１及び第２金属バンプ３１及び１２の接触部分、並びに、第３及び第４金属バンプ３１ａ及び１２ａの接触部分の双方が、超音波熱圧着されることとなる。すなわち、実装基板１０ａ及び半導体パッケージ３０ａは、互いに電気的に接続されることはもとより、機械的にも接続されることとなる。こうした金属バンプの接合中にあっては、第３及び第４金属バンプ３１ａ及び１２ａにおいても、第１及び第２金属バンプ３１及び１２と同様に、金とアルミニウムとの合金化、すなわち、金−アルミニウム合金が生成され、電極パッド１１ａと実装基板１０ａとの界面Ｃの状態も変化する。
ここで、第３及び第４金属バンプ３１ａ及び１２ａの断面積は、第１及び第２金属バンプ３１及び１２の断面積よりも小さく形成されており、界面Ｃの負荷応力が界面Ａの負荷応力よりも大きくなることは、上述の通りである。
そして、同一の条件のもとで超音波振動が印加されると、第３及び第４金属バンプ３１ａ及び１２ａにおける金−アルミニウム合金の形成・成長速度の方が、第１及び第２金属バンプ３１及び１２における金−アルミニウム合金の形成・成長速度よりも大きくなることが発明者らによって確認されている。また、こうした速度差に起因して、先の図５に対応する図として図１２に、界面Ａの濃部面積と接合面Ｂの接合強度との関係を直線Ｄａとして、界面Ｃの濃部面積と接合面Ｂの接合状態との関係を直線Ｄｃとして、それぞれ示すように、界面Ａよりも界面Ｃの方がその傾きが急峻になることが、発明者らによって確認されている。
こうした傾きの違いにより、接合面Ｂの接合状態のばらつきを抑制することができるようになる。すなわち、判定・制御部６０は、図１０に示されるように、ステップＳ２０６及びステップＳ２０９の判断処理を通じて、界面Ｃの２値化画像のうちの濃部面積が、図１２に示す下限値Ｓ１ｄから同図１２に示す上限値Ｓ１ｕまでの所定範囲内に収まるか否かを判断するとともに、濃部面積がこの所定範囲内に収まるとき、ステップＳ１１１の処理として、接合面Ｂの接合状態が良好な接合状態であると判定する。そうした所定範囲内に収まるときの接合面Ｂの接合強度は、図１２に示されるように、下限値Ｆ１ｄから上限値Ｆ１ｕまでの範囲となっている。一方、界面Ａの２値化画像のうちの濃部面積が図１２に併せて示す下限値Ｓｄから上限値Ｓｕまでの所定範囲内に収まるとの判断に基づき、接合面Ｂが良好な接合状態であると判定されるときの接合面Ｂの接合強度は、図１２に併せて示されるように、下限値Ｆｄから上限値Ｆｕまでの範囲となっている。この図１２から明らかなように、下限値Ｆ１ｄから上限値Ｆ１ｕまでの範囲は、下限値Ｆｄから上限値Ｆｕまでの範囲よりも、はるかに狭くなっている。このようにして、接合面Ｂの接合状態のばらつきを抑制することができるようになる。
なお、上記第３の実施の形態は、例えば以下のような形態として実施することもできる。
先の第１の実施の形態に準じて、各種処理を変更することができる。すなわち、先の図６〜図９中のステップＳ１０４の処理において、第１及び第２金属バンプ３１及び１２の接触部分のみならず、第３及び第４金属バンプ３１ａ及び１２ａの接触部分にも、同一の条件のもとで超音波振動を印加する。そして、これに併せて、先の図６〜図９中のステップＳ１０５の処理において、界面Ａに替えて界面Ｃを観察することとしてもよい。
上記第３の実施の形態（変形例を含む）では、第３及び第４金属バンプ３１ａ及び１２ａの断面積を、第１及び第２金属バンプ３１及び１２の断面積よりも小さく形成することとしたが、これに限られない。これに替えて、第３及び第４金属バンプ３１ａ及び１２ａの硬度を、第１及び第２金属バンプ３１及び１２の硬度よりも大きく形成することとしてもよい。あるいは、これら断面積の設定及び硬度の設定を併用することとしてもよい。要は、界面Ｃの負荷応力が界面Ａの負荷応力よりも大きくなるように、第１及び第２金属バンプ３１及び１２、並びに、第３及び第４金属バンプ３１ａ及び１２ａを形成すればよい。これにより、赤外線顕微鏡５０を通じて得られる２値化画像の濃部面積と接合面Ｂの接合強度との関係を、急峻な直線的な関係にすることができるようになる。
（他の実施の形態）
上記各実施の形態（変形例を含む）では、第１〜第４金属バンプ３１、１２、３１ａ、及び１２ａを金（Ａｕ）にて形成していたが、形成材料はこれに限られない。他に例えば、銅（Ｃｕ）、アルミニウム（Ａｌ）、ニッケル（Ｎｉ）を用いて金属バンプを形成してよい。
上記各実施の形態（変形例を含む）では、半導体パッケージ３０及び３０ａの第１及び第３金属バンプ３１及び３１ａと、実装基板１０及び１０ａの第２及び第４金属バンプ１２及び１２ａとの位置合わせを行う際、半導体パッケージ３０及び３０ａ並びに実装基板１０及び１０ａそれぞれに、赤外光を透過しない材料にてアライメントマークを形成していたが、これに限られない。他に、半導体パッケージ３０及び３０ａ内部の配線パターンを上記記憶・保持手段に記憶・保持しておき、実装基板１０及び１０ａのアライメントマークを、配線パターンの所定位置に合わせることにより、これらの位置合わせを実行してもよい。要は、赤外線顕微鏡５０にて撮像される画像データに基づき、位置合わせを行うことができれば、その手法は任意である。
上記各実施の形態（変形例を含む）では、実装基板１０あるいは１０ａがステージ２０の所定の位置に載置されると、適宜の吸着機構を駆動してこれを吸着・固定していたが、これに限られない。他に例えば、実装基板１０あるいは１０ａをステージ２０の所定の位置に適宜の機構を用いて機械的に固定することとしてもよい。要は、実装基板１０あるいは１０ａをステージ２０の所定の位置に固定することができれば、固定方法については任意である。
上記各実施の形態（変形例を含む）では、接合面Ｂの接合状態の良否を判定する際に、赤外線顕微鏡５０を通じて得られる２値化画像のうちの濃部面積に基づいていたが、濃部面積に限られない。他に例えば、２値化画像に占める濃部面積の割合に基づくこととしてもよい。
本発明にかかる半導体パッケージの製造装置の第１の実施の形態の側面断面図。 同第１の実施の形態において、半導体パッケージの製造方法の処理手順を示すフローチャート。 同第１の実施の形態において、第１金属バンプと第２金属バンプとの接合面について、（ａ）は、接合強度が不十分であるときに赤外線顕微鏡を通じて得られる２値化画像の一例。（ｂ）は、接合強度が十分であるときに赤外線顕微鏡を通じて得られる２値化画像の一例。 同第１の実施の形態において、界面Ａの濃部面積と接合面Ｂの状態との関係を示す模式図。 同第１の実施の形態において、赤外線顕微鏡を通じて得られる２値化画像のうちの濃部の面積と、第１金属バンプと第２金属バンプとの接合面の接合強度との関係を示すグラフ。 同第１の実施の形態の変形例を示すフローチャート。 同第１の実施の形態の他の変形例を示すフローチャート。 本発明にかかる半導体パッケージの製造方法の第２の実施の形態について、その処理手順を示すフローチャート。 同第２の実施の形態の変形例を示すフローチャート。 本発明にかかる半導体パッケージの製造装置の第３の実施の形態について、その実装対象とする半導体パッケージ及び実装基板の側面断面図。 同第３の実施の形態において、半導体パッケージの製造方法の処理手順を示すフローチャート。 同第３の実施の形態において、接合面Ｂの接合強度と界面Ｃの２値化画像のうちの濃部面積との関係、及び、接合面Ｂの接合強度と界面Ａの２値化画像のうちの濃部面積との関係を併せて示すグラフ。
符号の説明
１０、１０ａ…実装基板、１１、１１ａ…電極パッド、１２…第２金属バンプ、１２ａ…第４金属バンプ、２０…ステージ（保持手段）、３０、３０ａ…半導体パッケージ、３１…第１金属バンプ、３１ａ…第３金属バンプ、４０…接合ツール（接合手段）、５０…赤外線顕微鏡（撮像手段、監視手段）、６０…判定部（判定手段）。

Claims (16)

  1. 半導体パッケージが有する回路形成用の第１金属バンプを、実装基板が有する電極パッドに形成された回路形成用の第２金属バンプに接合することで、半導体パッケージを製造する半導体パッケージの製造装置であって、
    前記半導体パッケージを保持するとともに、前記第１金属バンプを前記第２金属バンプに接合する接合手段と、
    前記実装基板を保持する保持手段と、
    前記保持手段及び前記実装基板に向けて前記実装基板の裏面側から赤外光を照射するとともに、この照射された赤外光が前記保持手段及び前記実装基板を透過して前記電極パッドにて反射する反射光に基づいて、前記実装基板の、前記第２金属バンプが形成された前記電極パッド直下の部分を監視する監視手段と、
    前記第１金属バンプと前記第２金属バンプとの接合面の接合状態の良否を前記監視手段を通じて得られる監視情報に基づいて判定する判定手段と、を備え、
    前記監視手段は、前記保持手段、前記実装基板、及び前記半導体パッケージを挟んで、前記接合手段と対向する状態で配設されていることを特徴とする半導体パッケージの製造装置。
  2. 前記判定手段は、前記接合手段によって前記第１金属バンプが前記第２金属バンプに接合された直後に、前記第１金属バンプと前記第２金属バンプとの前記接合面の接合状態の良否を判定する請求項１に記載の半導体パッケージの製造装置。
  3. 前記判定手段は、前記接合手段による前記第１金属バンプの前記第２金属バンプへの接合中、前記第１金属バンプと前記第２金属バンプとの前記接合面の接合状態の良否を繰り返し判定するとともに、前記接合手段は、前記接合面の接合状態が良好である旨が前記判定手段によって判定されるまで、前記第１金属バンプを前記第２金属バンプに接合する請求項１に記載の半導体パッケージの製造装置。
  4. 前記監視手段は赤外光を用いた撮像手段であり、前記判定手段は、前記撮像手段を通じて得られる２値化画像のうちの濃部の面積が所定範囲内に収まるとき、前記第１金属バンプと前記第２金属バンプとの前記接合面の接合状態は良好であると判定し、前記濃部の面積が所定範囲内に収まらないとき、前記第１金属バンプと前記第２金属バンプとの前記接合面の接合状態は良好でないと判定する請求項１〜３のいずれか一項に記載の半導体パッケージの製造装置。
  5. 前記接合手段は、前記第１金属バンプ及び前記第２金属バンプに超音波振動を印加するものである請求項１〜４のいずれか一項に記載の半導体パッケージの製造装置。
  6. 半導体パッケージが有する回路形成用の第１金属バンプ及び接合判定用の第３金属バンプを、実装基板が有する電極パッドに形成された回路形成用の第２金属バンプ及び接合判定用の第４金属バンプそれぞれに接合することで、半導体パッケージを製造する半導体パッケージの製造装置であって、
    前記半導体パッケージを保持するとともに、前記第１金属バンプ及び前記第３金属バンプを前記第２金属バンプ及び前記第４金属バンプにそれぞれ接合する接合手段と、
    前記実装基板を保持する保持手段と、
    前記保持手段及び前記実装基板に向けて前記実装基板の裏面側から赤外光を照射するとともに、この照射された赤外光が前記保持手段及び前記実装基板を透過して前記電極パッドにて反射する反射光に基づいて、前記実装基板の、前記第４金属バンプが形成された前記電極パッド直下の部分を監視する監視手段と、
    前記第１金属バンプと前記第２金属バンプとの接合面の接合状態の良否を前記監視手段を通じて得られる監視情報に基づいて判定する判定手段と、を備え、
    前記監視手段は、前記保持手段、前記実装基板、及び前記半導体パッケージを挟んで、前記接合手段と対向する状態で配設されていることを特徴とする半導体パッケージの製造装置。
  7. 前記第３金属バンプは、前記第１金属バンプよりも断面積が小さく、前記第４金属バンプは、前記第２金属バンプよりも断面積が小さい請求項６に記載の半導体パッケージの製造装置。
  8. 前記第３金属バンプは、前記第１金属バンプよりも硬度が高く、前記第４金属バンプは、前記第２金属バンプよりも硬度が高い請求項６または７に記載の半導体パッケージの製造装置。
  9. 前記判定手段は、前記接合手段によって前記第１金属バンプ及び前記第３金属バンプが前記第２金属バンプ及び前記第４金属バンプにそれぞれに接合された直後に、前記第１金属バンプと前記第２金属バンプとの前記接合面の接合状態の良否を判定する請求項６〜８のいずれか一項に記載の半導体パッケージの製造装置。
  10. 前記判定手段は、前記接合手段による前記第１金属バンプ及び前記第３金属バンプの前記第２金属バンプ及び前記第４金属バンプそれぞれへの接合中、前記第１金属バンプと前記第２金属バンプとの前記接合面の接合状態の良否を繰り返し判定するとともに、前記接合手段は、前記接合面の接合状態が良好である旨が前記判定手段によって判定されるまで、前記第１金属バンプ及び前記第３金属バンプを前記第２金属バンプ及び前記第４金属バンプそれぞれに接合する請求項６〜８のいずれか一項に記載の半導体パッケージの製造装置。
  11. 前記監視手段は赤外光を用いた撮像手段であり、前記判定手段は、前記撮像手段を通じて得られる２値化画像のうちの濃部の面積が所定範囲内に収まるとき、前記第１金属バンプと前記第２金属バンプとの前記接合面の接合状態は良好であると判定し、前記濃部の面積が所定範囲内に収まらないとき、前記第１金属バンプと前記第２金属バンプとの前記接合面の接合状態は良好でないと判定する請求項６〜１０のいずれか一項に記載の半導体パッケージの製造装置。
  12. 前記接合手段は、前記第１金属バンプ及び第２金属バンプ並びに前記第３金属バンプ及び第４金属バンプに超音波振動を印加するものである請求項６〜１１のいずれか一項に記載の半導体パッケージの製造装置。
  13. 半導体パッケージが有する回路形成用の第１金属バンプを、実装基板が有する電極パッドに形成された回路形成用の第２金属バンプに接合することで、半導体パッケージを製造する半導体パッケージの製造方法であって、
    前記第１金属バンプを前記第２金属バンプに接合手段を用いて接合する接合工程と、
    前記実装基板を保持する保持手段、前記実装基板、及び前記半導体パッケージを挟んで、前記接合手段と対向する状態で配設された監視手段を用いて、前記実装基板及び前記保持手段に向けて前記実装基板の裏面側から赤外光を照射するとともに、この照射された赤外光が前記保持手段及び前記実装基板を透過して前記電極パッドにて反射する反射光に基づいて、前記実装基板の、前記第２金属バンプが形成された前記電極パッド直下の部分を監視する監視工程と、
    前記第１金属バンプと前記第２金属バンプとの接合面の接合状態の良否を前記監視手段を通じて得られる監視情報に基づいて判定する判定工程と、を備えることを特徴とする半導体パッケージの製造方法。
  14. 半導体パッケージが有する回路形成用の第１金属バンプ及び接合判定用の第３金属バンプを、実装基板が有する電極パッドに形成された回路形成用の第２金属バンプ及び接合判定用の第４金属バンプにそれぞれ接合することで、半導体パッケージを製造する半導体パッケージの製造方法であって、
    前記第１金属バンプ及び前記第３金属バンプを前記第２金属バンプ及び前記第４金属バンプに接合手段を用いてそれぞれ接合する接合工程と、
    前記実装基板を保持する保持手段、前記実装基板、及び前記半導体パッケージを挟んで、前記接合手段と対向する状態で配設された監視手段を用いて、前記実装基板及び前記保持手段に向けて前記実装基板の裏面側から赤外光を照射するとともに、この照射された赤外光が前記保持手段及び前記実装基板を透過して前記電極パッドにて反射する反射光に基づいて、前記実装基板の、前記第４金属バンプが形成された前記電極パッド直下の部分を監視する監視工程と、
    前記第１金属バンプと前記第２金属バンプとの接合面の接合状態の良否を前記監視手段を通じて得られる監視情報に基づいて判定する判定工程と、を備えることを特徴とする半導体パッケージの製造方法。
  15. 前記接合工程終了直後に、前記判定工程を実行する請求項１３又は１４に記載の半導体パッケージの製造方法。
  16. 前記接合工程中に、前記判定工程を繰り返し実行する請求項１３又は１４に記載の半導体パッケージの製造方法。
JP2006278086A 2006-10-11 2006-10-11 半導体パッケージの製造装置及び半導体パッケージの製造方法 Pending JP2008098384A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2006278086A JP2008098384A (ja) 2006-10-11 2006-10-11 半導体パッケージの製造装置及び半導体パッケージの製造方法
US11/882,136 US7659127B2 (en) 2006-10-11 2007-07-31 Manufacturing device of semiconductor package and manufacturing method of semiconductor package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006278086A JP2008098384A (ja) 2006-10-11 2006-10-11 半導体パッケージの製造装置及び半導体パッケージの製造方法

Publications (1)

Publication Number Publication Date
JP2008098384A true JP2008098384A (ja) 2008-04-24

Family

ID=39303507

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006278086A Pending JP2008098384A (ja) 2006-10-11 2006-10-11 半導体パッケージの製造装置及び半導体パッケージの製造方法

Country Status (2)

Country Link
US (1) US7659127B2 (ja)
JP (1) JP2008098384A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009267178A (ja) * 2008-04-28 2009-11-12 Panasonic Corp 電子部品実装装置及び接合不良検出方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008098384A (ja) * 2006-10-11 2008-04-24 Denso Corp 半導体パッケージの製造装置及び半導体パッケージの製造方法
US9646942B2 (en) * 2012-02-23 2017-05-09 Taiwan Semiconductor Manufacturing Company, Ltd. Mechanisms for controlling bump height variation
CN103077906B (zh) * 2013-02-01 2017-02-08 上海华虹宏力半导体制造有限公司 硅片共晶键合检测方法
JP6234074B2 (ja) * 2013-06-07 2017-11-22 オリンパス株式会社 半導体装置、固体撮像装置、および撮像装置
CN103928364B (zh) * 2014-04-14 2016-09-28 江苏艾特曼电子科技有限公司 一种用于检测共晶键合中合金化程度的结构
CN109632791B (zh) * 2018-11-12 2022-03-25 航天科工防御技术研究试验中心 一种半导体器件键合丝的键合质量评定方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04199525A (ja) * 1990-11-29 1992-07-20 Fujitsu Ltd フリップチップボンダー装置及び該装置の位置合わせ方法
JP2001060605A (ja) * 1999-08-24 2001-03-06 Murata Mfg Co Ltd 実装基板上での電子部品の接合部の検査方法および装置
JP2001244699A (ja) * 2000-02-29 2001-09-07 Sanyo Electric Co Ltd 電極の観察方法。
JP2005079211A (ja) * 2003-08-29 2005-03-24 Nippon Avionics Co Ltd 超音波フリップチップ実装方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2757037B2 (ja) 1989-09-06 1998-05-25 株式会社新川 ボンディング装置
US6107107A (en) * 1998-03-31 2000-08-22 Advanced Micro Devices, Inc. Analyzing an electronic circuit formed upon a frontside surface of a semiconductor substrate by detecting radiation exiting a backside surface coated with an antireflective material
US6146014A (en) * 1998-11-04 2000-11-14 Advanced Micro Devices, Inc. Method for laser scanning flip-chip integrated circuits
US6348364B1 (en) * 1999-08-26 2002-02-19 Advanced Micro Devices, Inc. Navigation using 3-D detectable pattern
US6927079B1 (en) * 2000-12-06 2005-08-09 Lsi Logic Corporation Method for probing a semiconductor wafer
JP2003215081A (ja) * 2002-01-24 2003-07-30 Central Glass Co Ltd 板ガラスに形成された導電線の断線検査方法およびその装置
JP2003347336A (ja) 2002-05-24 2003-12-05 Murata Mfg Co Ltd 電子部品の実装方法
US6921719B2 (en) * 2002-10-31 2005-07-26 Strasbaugh, A California Corporation Method of preparing whole semiconductor wafer for analysis
JP2004214481A (ja) 2003-01-07 2004-07-29 Matsushita Electric Ind Co Ltd バンプ形成装置、バンプ形成方法、検査装置および検査方法
JP2008058280A (ja) * 2006-09-04 2008-03-13 I-Pulse Co Ltd 検査装置および検査方法
JP2008098384A (ja) * 2006-10-11 2008-04-24 Denso Corp 半導体パッケージの製造装置及び半導体パッケージの製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04199525A (ja) * 1990-11-29 1992-07-20 Fujitsu Ltd フリップチップボンダー装置及び該装置の位置合わせ方法
JP2001060605A (ja) * 1999-08-24 2001-03-06 Murata Mfg Co Ltd 実装基板上での電子部品の接合部の検査方法および装置
JP2001244699A (ja) * 2000-02-29 2001-09-07 Sanyo Electric Co Ltd 電極の観察方法。
JP2005079211A (ja) * 2003-08-29 2005-03-24 Nippon Avionics Co Ltd 超音波フリップチップ実装方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009267178A (ja) * 2008-04-28 2009-11-12 Panasonic Corp 電子部品実装装置及び接合不良検出方法

Also Published As

Publication number Publication date
US20080090313A1 (en) 2008-04-17
US7659127B2 (en) 2010-02-09

Similar Documents

Publication Publication Date Title
JP2008098384A (ja) 半導体パッケージの製造装置及び半導体パッケージの製造方法
Su et al. Defect inspection of flip chip solder joints based on non-destructive methods: A review
JP6149277B2 (ja) 電子部品実装方法、電子部品実装システムおよび基板
JP2007180349A (ja) ワイヤボンディング装置、ボンディング制御プログラム及びボンディング方法
JPWO2004061935A1 (ja) バンプの形成方法、半導体装置及びその製造方法、並びに基板処理装置及び半導体製造装置
US8860456B2 (en) Non-destructive tilt data measurement to detect defective bumps
KR101285473B1 (ko) 반도체 장치와, 반도체 장치의 검사 방법 및 반도체 장치의검사 장치
Ume et al. Laser ultrasonic inspection of solder bumps in flip-chip packages using virtual chip package as reference
JP2006054275A (ja) 半導体装置の製造方法および半導体製造装置
US7129507B2 (en) Chip mis-position detection method
Gong et al. Nondestructive evaluation of poor-wetted lead-free solder bumps in ball grid array packages using laser ultrasound and interferometric technique
JP2001060605A (ja) 実装基板上での電子部品の接合部の検査方法および装置
JP2006186325A (ja) 超音波振動接合装置
CN110164784A (zh) 用于回焊半导体装置的导电元件的方法及设备
JP2008101926A (ja) 金属パターンを有する基板の検査方法及び検査装置
Asgari Semiconductor backend flip chip processing, inspection requirements and challenges
JP2007294602A (ja) 半導体装置の製造方法
JP2004214481A (ja) バンプ形成装置、バンプ形成方法、検査装置および検査方法
JP4827490B2 (ja) 半導体装置の製造システム
JP3323152B2 (ja) はんだボールの接合検査方法及び検査装置
JP2009212258A (ja) 半導体装置の製造方法
JP5856581B2 (ja) 半導体装置の製造方法
JP4924480B2 (ja) 半導体装置の製造方法および装置
KR102536694B1 (ko) 와이어 본딩 장치 및 와이어 본딩 방법
Han et al. Flip Chip Typical Failure Case Analysis Research

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081226

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090616

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110614

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120117