JP2009267178A - 電子部品実装装置及び接合不良検出方法 - Google Patents

電子部品実装装置及び接合不良検出方法 Download PDF

Info

Publication number
JP2009267178A
JP2009267178A JP2008116521A JP2008116521A JP2009267178A JP 2009267178 A JP2009267178 A JP 2009267178A JP 2008116521 A JP2008116521 A JP 2008116521A JP 2008116521 A JP2008116521 A JP 2008116521A JP 2009267178 A JP2009267178 A JP 2009267178A
Authority
JP
Japan
Prior art keywords
electronic component
bonding
substrate
temperature
component mounting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008116521A
Other languages
English (en)
Other versions
JP4969510B2 (ja
Inventor
Akira Fujita
亮 藤田
Naoto Hosoya
直人 細谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Original Assignee
Panasonic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp filed Critical Panasonic Corp
Priority to JP2008116521A priority Critical patent/JP4969510B2/ja
Publication of JP2009267178A publication Critical patent/JP2009267178A/ja
Application granted granted Critical
Publication of JP4969510B2 publication Critical patent/JP4969510B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)
  • Supply And Installment Of Electrical Components (AREA)

Abstract

【課題】同時に複数電極を接合する電子部品実装において、複数電極に対して温度均一性が保障されない対象であっても、接合不良を検出できる電子部品実装装置及び接合不良検出方法を提供することを目的とする。
【解決手段】複数電極を有する基板８と複数電極を有するＩＣ７を加熱加圧接合する過程において、任意の複数位置の基板下面温度を測定する温度計を備えることにより、接合中の接合不良を精度良く検知することが可能である。また、複数ＩＣを同時に圧着するような場合にも個別に接合状態を把握することが可能となり、接合中に接合不良を精度良く検知することが可能である。
【選択図】図１

Description

本発明は、例えば半導体ベアチップ、電子回路のパッケージ等の電子部品を基板に装着するための電子部品実装装置及び接合不良検出方法に関する。
従来の電子部品の接合中に接合温度を測定する機能を備えた電子部品実装装置としては、ＩＣ上にワイヤーボンディングにてワイヤーを形成する際に、そのＩＣ表面の温度を測定することができるものがあった。
図８は、従来の電子部品実装装置の構成を示す図である。
従来の方法は、図８に示すように、ヒートブロック１０４の上に基板１０７とＩＣ等の半導体部品１０８を設置し、さらに、このヒートブロック１０４を温めることで半導体部品１０８を加熱する。そして、熱電対１０６の出力を受けて温度調節器１０５にてヒートブロック１０４に内蔵されるヒーター１０３の温度を制御し、ヒートブロック１０４の温度を一定に保ち、ワイヤーボンディングヘッド１０２にてボンディング処理をする。このとき、半導体部品１０８の表面温度を、赤外線検出素子を内蔵する非接触型温度計１１２にて直接測定し、温度が一定値以下のとき、出力機器１１３から異常信号が発生するというものである（例えば、特許文献１参照）。
特開２０００−１２５９７
しかしながら、前記従来の構成では、基板及びＩＣを常に一定の温度に保ち、１点ずつワイヤーを形成する場合に限っては有効であるが、ＩＣが備える複数電極を同時に接着し、かつ、接着シートを低温から加熱することにより溶融させ、さらに高温を維持することで凝固させるといった温度変化を伴うプロセスで接合される場合、接合部、特に電極部での温度の均一性、安定性が重要となる。さらに、接合時間が数十秒に及ぶ長時間である場合、それぞれの電極での温度の時間変化の把握も重要となってくる。このように、複数電極に対して温度均一性が保障されない対象の場合には、接合品質を確認することは前記従来の構成では不十分であり、さらに、接合中の時間的温度変化が重要であるプロセスに対して、時間的制約の無い一定値の閾値で変化を検出する事は不可能であった。
本発明は、前記従来の課題を解決するもので、同時に複数電極を接合する電子部品実装において、複数電極に対して温度均一性が保障されない対象であっても、接合不良を検出できる電子部品実装装置及び接合不良検出方法を提供することを目的とする。
前記目的を達成するために、請求項１記載の電子部品実装装置は、電子部品に形成された複数の電極と基板に形成された複数の電極とを加圧加熱により同時に接合して前記基板に１または複数の前記電子部品を実装する電子部品実装装置であって、赤外光を透過し、その上面に前記基板及び前記電子部品を搭載するステージと、前記ステージ上で前記電子部品及び前記基板を加圧するツールを有する加圧ヘッドと、前記ステージと前記ツールの少なくとも一方を加熱する加熱機構と、前記ステージと前記加圧ヘッドによる接合荷重を検出する加圧力センサと、前記ステージを透過した赤外光を検出して実装中の複数の接合箇所の温度を同時に測定する事ができる１または複数の温度計と、測定した前記温度から接合不良を検出する不良検出機構とを備えることを特徴とする。
請求項２記載の電子部品実装装置は、請求項１記載の電子部品実装装置において、前記加圧力センサにて検出する接合中の前記接合加重により、前記温度計の検出タイミングを制御する制御部をさらに備えることを特徴とする。
請求項３記載の電子部品実装装置は、電子部品に形成された複数の電極と基板に形成された複数の電極とを加圧加熱により同時に接合して前記基板に１または複数の前記電子部品を実装する電子部品実装装置であって、赤外光を透過し、その上面に前記基板及び前記電子部品を搭載するステージと、前記ステージ上で前記電子部品及び前記基板を加圧するツールを有する加圧ヘッドと、前記ステージと前記ツールの少なくとも一方を加熱する加熱機構と、前記ステージを透過した赤外光を検出して実装中の接合箇所の温度を測定する事ができる複数の温度計と、測定した前記温度から接合不良を検出する不良検出機構とを備えることを特徴とする。
請求項４記載の電子部品実装装置は、請求項１〜請求項３のいずれかに記載の電子部品実装装置において、前記温度計を、複数個所に設置可能な温度計ホルダを有することを特徴とする。
請求項５記載の電子部品実装装置は、請求項１〜請求項４のいずれかに記載の電子部品実装装置において、前記温度計が、位置調整機構を備えるホルダによって固定されることを特徴とする。
請求項６記載の電子部品実装装置は、請求項５記載の電子部品実装装置において、前記温度計が、点測定が可能であることを特徴とする。
請求項７記載の電子部品実装装置は、請求項１〜請求項５のいずれかに記載の電子部品実装装置において、前記温度計が、放射温度計であることを特徴とする。
請求項８記載の電子部品実装装置は、請求項１〜請求項６のいずれかに記載の電子部品実装装置において、前記温度計が、赤外線カメラであることを特徴とする。
請求項９記載の接合不良検出方法は、電子部品に形成された複数の電極と基板に形成された複数の電極とを加圧加熱により同時に接合して前記基板に１または複数の前記電子部品を実装する際の接合不良検出方法であって、同時に複数の接合箇所の温度の測定を開始する工程と、いずれかの前記接合箇所の前記温度があらかじめ定めた閾値温度の範囲外になった場合に接合不良と判定する工程とを有することを特徴とする。
請求項１０記載の接合不良検出方法は、電子部品に形成された複数の電極と基板に形成された複数の電極とを加圧加熱により同時に接合して前記基板に１または複数の前記電子部品を実装する際の接合不良検出方法であって、加圧加重を測定して加圧開始時を検出する工程と、前記加圧開始時から任意の時間経過後に複数の接合箇所の温度を同時に測定する工程と、いずれかの前記接合箇所の前記温度があらかじめ定めた閾値温度の範囲外になった場合に接合不良と判定する工程とを有することを特徴とする。
本構成によって、同時に複数電極を接合する電子部品実装において、複数電極に対して温度均一性が保障されない対象であっても、接合時間に拘束されずに連続的に、複数箇所の接合温度を同時に測定することにより、接合不良を検出することができる。
以上のように、本発明の電子部品実装装置によれば、複数電極を有する基板と複数電極を有するＩＣを加熱加圧接合する過程において、任意の複数位置の基板下面温度を測定できるため、接合中に接合不良を精度良く検知することが可能である。また、複数ＩＣを同時に圧着するような場合にも個別に接合状態を把握することが可能となり、接合中に接合不良を精度良く検知することが可能である。
本発明の電子部品実装装置は、基板に部品を加熱加圧することにより接合して実装する際に、複数の接合箇所の温度を同時に測定することができる温度計を備えることを特徴とする。この時、温度計としては、放射温度計や赤外線カメラまたは温度センサ等を用いることができ、赤外線を透過可能なステージを介して複数の接合箇所の温度を同時に測定する。温度計は測定箇所の数に応じて複数設けても良いし、複数の箇所を同時に測定できる１つの温度計を用いても良い。そして、複数の接合箇所の温度を同時に連続的に測定することで、接合中に接合不良の発生を検出することができる。また、さらに加圧センサを設けることにより、加圧開始時を検出し、加圧開始時から一定時間経過後の温度が、あらかじめ定めた閾値温度の範囲外になったことを検出して接合不良を判定することもできる。
このように、複数の接合箇所の温度を同時に測定することができる温度計を備えることにより、接合時間に拘束されずに連続的に、複数箇所の接合温度を同時に測定することができるため、部品実装時に接合不良を高精度に検出することができる。また、加圧センサを同時に用いることにより、温度測定タイミングを制御でき、接合時間に拘束されずに、複数箇所の接合温度を同時に測定することができるため、部品実装時に接合不良を高精度に検出することができる。
以下、本発明の電子部品実装装置及び接合不良検出方法における各実施の形態について、図を参照しながら詳細に説明する。
（実施の形態１）
まず、実施の形態１の電子部品実装装置について、図１〜図５を参照しながら説明する。
図１は、本発明の電子部品実装装置の構成を示す図である。図２は、本発明でのＩＣ接合方法を示す工程図、図３は、本発明でのＩＣ電極配置を示す図、図４は、本発明の異常状態を検出するためにスペーサを入れた実装状態を示す図、図５は、実装時における接合部温度及び加圧力センサ検出値を示す図である。
本実施の形態では、まず赤外光を透過可能なステージ９を備え、その上方に、基板８及びＩＣ７等の部品を加熱加圧するためのツール４と、ツール４を加熱するためのヒーター５ａと、ＩＣ接触面に近いツール下面付近に、ツール温度を測定するための熱電対５ｂを備え、熱電対５ｂから出力される温度でツール温度を設定温度に保つようにヒーター５ａへの出力を調節する温度調節器５ｃを備え、ツール４の上方にツール４の平行度を調節することのできる平行調節機構３と、ＩＣ加圧時にその加圧力を測定できるような加圧力センサ１を備え、さらに加圧動作やメンテナンスの為にヘッドをステージ上面に対して垂直方向に駆動させることのできるガイド２ａを備えている。ここで、ヒーター５ａと熱電対５ｂと温度調節器５ｃとで加熱機構５を構成する。
複数電極を有する基板８と、その上に電極位置を合せて仮圧着されたＩＣ７がステージ９上に配置され、その上に保護テープ６を設置する。
温度センサとして、ステージ下方に複数かつ任意のステージ上面付近の温度測定可能な状態で放射温度計１０を固定できるように位置調整機構を備えた温度計ホルダ１１が取り付けられており、そのホルダ１１にステージ９の透過可能な赤外波長領域で温度測定が可能で、スポットで温度測定可能な放射温度計１０を基板裏面に焦点を合せた状態で固定されている。
この接合対象の例として、図２に示す方法で接合された対象を用いる。
図２において、まず、前記基板８上に粘着性のある絶縁シート１２を貼り付ける。この絶縁シート１２は、ＩＣ実装位置をカバーする程度のサイズにする。また、ＩＣ７には別の装置を用いて電極にバンプ７１を形成する。その後、絶縁シート１２を貼り付けた前記基板８上に、バンプ７１を形成した前記ＩＣ７のバンプ位置と基板電極位置を精確に位置合せし、仮圧着を行う。
その後、本発明である電子部品実装装置の平行調整機構３にてステージ９とツール４の平行度を規定値以下になるまで調整された状態で、前記ＩＣ７が仮圧着済みの基板８をステージ９上に設置する。そして、前記ＩＣ７とツール４との間に保護テープ６を配置する。その後、ツール４に搭載されている加熱機構５にて、ツール４を一定温度に加熱しておき、その加熱されたツール４をステージ上面に対して垂直に下降させ、保護テープ６を介してＩＣ７及び基板８に加圧させ、接合部を加熱加圧する。
絶縁シート１２は、常温では粘性が高く、常温以上のある温度以下で粘性が下がり、その温度よりも高温のある一定温度以上を維持すると硬化する特性がある。その為、加熱加圧直後はシートが常温から温度が上昇することで一旦粘性が下がり、基板電極８１とＩＣ電極間の絶縁シート１２がＩＣの外へ流れ出る事からＩＣ７と基板８間の距離が縮まり、ＩＣ７に形成されたバンプ先端が高温状態で潰れ、バンプ面と基板電極面が接触する。その後、さらに加熱加圧状態を続ける事でＩＣ７に形成されたバンプ７１と基板電極８１が接触した状態で絶縁シート１２が硬化し、強固に接合が完了する。
このような過程で接合を行う工法において接合品質を把握するには、基板電極部の温度及び絶縁シート温度の分布及び時間変化が重要となる。その為、温度の分布について、時間的な判断基準をもって異常判定を行う測定系が必要となる。
次に、ＩＣにおける電極の配置を図３に示し、図４を用いて実装時の温度測定及び接合不良検出について説明する。本実施の形態では、ＩＣサイズが一辺約２０ｍｍの正方形であるＩＣを例に説明する。
図３に示すように、ＩＣ７ａ上のＩＣ外形辺付近にＩＣ外形に沿って電極７ａ０が並んでいる。これら電極７ａ０の上にそれぞれバンプを形成する。
実装時には、図４に示すように、前記バンプを形成したＩＣ７ａを上下反転させ、前記基板８上に高精度に位置決めした状態で仮圧着した基板８を本発明の電子部品実装装置のステージ９上に設置し、加熱加圧時に絶縁シート１２が溶け出してツール４に焼きつく事の無いようにＩＣ７ａの上に保護テープ６を配置する。その後、前記加熱機構５にて一定温度に保たれた加圧ツールをステージ９に対して垂直に下降させ、加圧を行う。
この加熱加圧中に放射温度計１０を用いて接合箇所の温度測定を行うことにより、不良検出機構（図示せず）を用いて、周囲の接合箇所に対して温度の低い箇所や、あらかじめ定めた閾値温度より低い箇所を接合不良箇所と判定して検出する。ここで、温度計１０としては、１つの接合箇所の温度を測定可能な温度計を複数用いても良いし、複数の接合箇所の温度を同時に測定可能な温度計を用いても良い。
また、接合不良の検出の際に、加圧センサ１により検出した加圧力を用いて制御部（図示せず）にて温度測定タイミングを決定することができ、この場合には連続的に温度を測定する必要がなくなる。
このように、接合中の温度を測定することにより、部品実装時の接合不良を高精度に検出することができる。
次に、測定温度とあらかじめ定めた閾値温度を比較することにより接合不良を検出する方法を説明する。
正常状態と異常状態での温度状態の差を確認するために、まず、正常状態での接合部温度測定を行う。このとき、放射温度計１０でステージ下方より基板裏面の温度を測定する。測定点は図３に示す温度測定位置７ａ１〜７ａ９の９箇所である。次に、異常状態の確認を行う。異常状態を想定して、一定厚のスペーサ１３を前記仮圧着後のＩＣ７ａ上に設置し、加圧を行う。ここでは、異物を想定して、厚さ約０．１ｍｍ程度のスペーサ１３を用意し、温度測定位置７ａ１〜７ａ３が設定された辺に設置する。このとき、スペーサ１３を入れない状態と同様に９点測定を行うと、スペーサの有無で温度に差が生じる。そこで、これらのデータの比較を行う。
実装時の温度上昇は、図５（ａ）で示されるような曲線となる。横軸が時間、縦軸が測定された温度であり、実線が正常状態の温度、破線が異常状態の温度である。スペーサ１３が入ると、ツール４からの熱が伝わりにくい箇所の温度が下がるか、もしくは温度上昇が遅れる。その為、正常状態の温度との比較を行い、異常であるか判定を行う。このとき、一定温度に閾値を設けても良いが、温度差が大きいのは図５（ａ）のＡ領域、加圧開始直後であるため、加圧力センサで加圧開始タイミングを監視し、加圧開始から一定時間経過後のＡ領域での温度を比較し閾値を設ける方が、異常状態の判定をはるかに正確に行う事が可能である。このときの加圧力センサの波形を図５（ｂ）に示す。この波形からもわかるように、加圧力がある一定値以上になったときに加圧を開始したと判定することで、加圧開始の時間を判断できる。具体的な異常検出の仕組みを以下に説明する。
まず、加圧開始後に加圧力センサが反応し、その時点で制御部へ信号を送る。すると、制御部はある設定された値であるΔｔ秒後に温度センサの温度を検知し、その時点で不良検出機構により設定された閾値である温度Ｔ０と比較することで異常判定を行う。このときの正常状態と異常状態の温度差ΔＴは、Ｂ領域よりもはるかに大きいため、この時点での方がはるかに接合異常の判定を高精度に行う事ができる。この加圧力センサによる加圧タイミング検出併用方式を含めた状態で、異常状態の判定がＩＣ中心部、図３の７ａ５で可能である場合、放射温度計１０は７ａ５の箇所１箇所のみに設置し、生産中の異常を検出する。また、７ａ５のみでは不可能である場合、例えば７ａ１と７ａ９の２箇所、７ａ１、７ａ３、７ａ７、７ａ９の４箇所など、複数個所について同時に温度を測定することにより接合不良を検知することができる。
実際に想定される接合不良要因としては、ステージ−基板間、基板−ＩＣ間、ＩＣ−保護テープ間、保護テープ−ツール間などへのダストなど異物のかみこみや、前記保護テープずれによって絶縁シートの一部がツール端に焼きつく事などから、ツールやステージ形状が変化し、正常な均一加圧ができなくなる事などがある。この場合、加圧面に異常があれば、熱の伝達に異常をきたし、本発明での電子部品実装装置で不良品を作り続けるという状態を阻止することができる。
（実施の形態２）
次に、実施の形態２の電子部品実装装置及び接合不良検出方法について、図６，図７を参照しながら説明する。
図６は、実施の形態２における実装時のＩＣ配置を示す図である。また、実施の形態２でのＩＣ電極配置を示す図を図７に示す。
本実施の形態の電子部品実装装置は、１つの基板に複数、図６，図７の例では大小２つのＩＣを実装するものであり、ＩＣとして大きい方のＩＣを７ｂ、小さい方のＩＣを７ｃとする。これらのＩＣ７ｂ，ＩＣ７ｃは基板上に並べて配置され、この２つのＩＣを同時に圧着する必要がある。このように、ＩＣが複数ある場合、２つのＩＣ高さの差が小さく、隣接している場合には、複数ＩＣを同時に接合するほうが効率よく生産可能である。しかし、これらいずれかに接合不良が存在してもその製品は不良品となる為、この１回の接合動作において、２つのＩＣにおける全ての電極の接合状態を把握することが必要となる。
ここでは、温度計として１つの接合箇所の温度を測定可能な温度計を複数用いた場合を例に説明する。
異常検出に当たっては、実施の形態１と同様に、接合状態を把握可能な代表点を選ぶ為に、それぞれのＩＣに対して、前記実施の形態１にて記載されている方法と同様に一度正常状態で測定を行い、代表点を抽出する。その結果、電極位置などを考慮し、図６及び図７に記載の温度測定位置７ｂ１、７ｂ２、７ｃ１の３点を測定する事となった場合、複数個所、具体的には３箇所に放射温度計を設置して、それぞれを同時に測定することにより、どちらか片方のＩＣのみに異常が生じた場合であっても異常検出を行う事ができる。
このように、複数の放射温度計を任意の位置に設置できることで、複数のＩＣを同時に圧着するときにも、接合不良検出を正確に行う事ができる。
尚、上記説明では、基板にＩＣを接合する場合を例に説明したが、その他の電子部品等の部品を加熱により基板等に接合する部品実装に用いることも可能である。また、温度を測定する温度計として、コスト面より放射温度計を１または複数点設置する事としたが、測定系の空間分解能、時間分解能、精度、コストが許容範囲内であるならば、赤外線カメラで同様に複数個所の温度を測定することができる。
また、本発明では、加圧力検出センサをヘッド側に配置しているが、ステージ側に配置してもよい。さらに、本発明では、絶縁性粘着シートを使用したが、これは導電粒子を含むシートや、ペーストでも実施可能である。その際、ＩＣと基板の接合状態を維持できれば、加熱したときにその粘性の変化が起こる必要はない。また、平行調整機構はヘッド側に配置しているが、ステージ側に配置しても構わない。
さらに、上記説明では、ＩＣを基板に仮圧着した後に、本電子部品実装装置にて接合を行ったが、ツールにＩＣ吸着機構を設け、ステージもしくはヘッドを水平方向に移動可能な状態にすることにより、基板のみを本装置に供給し、別途ＩＣを本装置に供給し、ＩＣをヘッドに吸着後に高精度に位置決めを行い、その後加圧加熱により接合を行う事も可能である。
本発明は、接合時間に拘束されずに連続的に、複数箇所の接合温度を同時に測定することにより、接合不良を検出でき、例えば半導体ベアチップ、電子回路のパッケージ等の電子部品を基板に装着するための電子部品実装装置及び接合不良検出方法等に有用である。
本発明の電子部品実装装置の構成を示す図 本発明でのＩＣ接合方法を示す工程図 本発明でのＩＣ電極配置を示す図 本発明の異常状態を検出するためにスペーサを入れた実装状態を示す図 実装時における接合部温度及び加圧力センサ検出値を示す図 実施の形態２における実装時のＩＣ配置を示す図 実施の形態２でのＩＣ電極配置を示す図 従来の電子部品実装装置の構成を示す図
符号の説明
１．加圧力センサ
２．ヘッド
２ａ．ガイド
３．平行調整機能
４．ツール
５．加熱機構
５ａ．ヒーター
５ｂ．熱電対
５ｃ．温度調節器
６．保護テープ
７．ＩＣ
７ａ．ＩＣ
７ａ０．電極
７ａ１．温度測定位置
７ａ２．温度測定位置
７ａ３．温度測定位置
７ａ４．温度測定位置
７ａ５．温度測定位置
７ａ６．温度測定位置
７ａ７．温度測定位置
７ａ８．温度測定位置
７ａ９．温度測定位置
７ｂ．ＩＣ
７ｂ１．温度測定位置
７ｂ２．温度測定位置
７ｂ３．温度測定位置
７ｃ．ＩＣ
７ｃ１．実施の形態２で使用するＩＣの温度測定位置
７１．バンプ
８．基板
８１．基板電極
９．ステージ
１０．放射温度計
１１．ホルダ
１２．絶縁シート
１３．スペーサ
１０２．ワイヤーボンディングヘッド
１０３．ヒーター
１０４．ヒートブロック
１０５．温度調節器
１０６．熱電対
１０７．基板
１０８．半導体部品
１１２．非接触型温度計
１１３．出力器（出力手段）

Claims (10)

  1. 電子部品に形成された複数の電極と基板に形成された複数の電極とを加圧加熱により同時に接合して前記基板に１または複数の前記電子部品を実装する電子部品実装装置であって、
    赤外光を透過し、その上面に前記基板及び前記電子部品を搭載するステージと、
    前記ステージ上で前記電子部品及び前記基板を加圧するツールを有する加圧ヘッドと、
    前記ステージと前記ツールの少なくとも一方を加熱する加熱機構と、
    前記ステージと前記加圧ヘッドによる接合荷重を検出する加圧力センサと、
    前記ステージを透過した赤外光を検出して実装中の複数の接合箇所の温度を同時に測定する事ができる１または複数の温度計と、
    測定した前記温度から接合不良を検出する不良検出機構と
    を備えることを特徴とする電子部品実装装置。
  2. 前記加圧力センサにて検出する接合中の前記接合加重により、前記温度計の検出タイミングを制御する制御部をさらに備えることを特徴とする請求項１記載の電子部品実装装置。
  3. 電子部品に形成された複数の電極と基板に形成された複数の電極とを加圧加熱により同時に接合して前記基板に１または複数の前記電子部品を実装する電子部品実装装置であって、
    赤外光を透過し、その上面に前記基板及び前記電子部品を搭載するステージと、
    前記ステージ上で前記電子部品及び前記基板を加圧するツールを有する加圧ヘッドと、
    前記ステージと前記ツールの少なくとも一方を加熱する加熱機構と、
    前記ステージを透過した赤外光を検出して実装中の接合箇所の温度を測定する事ができる複数の温度計と、
    測定した前記温度から接合不良を検出する不良検出機構と
    を備えることを特徴とする電子部品実装装置。
  4. 前記温度計を、複数個所に設置可能な温度計ホルダを有することを特徴とする請求項１〜請求項３のいずれかに記載の電子部品実装装置。
  5. 前記温度計が、位置調整機構を備えるホルダによって固定されることを特徴とする請求項１〜請求項４のいずれかに記載の電子部品実装装置。
  6. 前記温度計が、点測定が可能であることを特徴とする請求項５記載の電子部品実装装置。
  7. 前記温度計が、放射温度計であることを特徴とする請求項１〜請求項５のいずれかに記載の電子部品実装装置。
  8. 前記温度計が、赤外線カメラであることを特徴とする請求項１〜請求項６のいずれかに記載の電子部品実装装置。
  9. 電子部品に形成された複数の電極と基板に形成された複数の電極とを加圧加熱により同時に接合して前記基板に１または複数の前記電子部品を実装する際の接合不良検出方法であって、
    同時に複数の接合箇所の温度の測定を開始する工程と、
    いずれかの前記接合箇所の前記温度があらかじめ定めた閾値温度の範囲外になった場合に接合不良と判定する工程と
    を有することを特徴とする接合不良検出方法。
  10. 電子部品に形成された複数の電極と基板に形成された複数の電極とを加圧加熱により同時に接合して前記基板に１または複数の前記電子部品を実装する際の接合不良検出方法であって、
    加圧加重を測定して加圧開始時を検出する工程と、
    前記加圧開始時から任意の時間経過後に複数の接合箇所の温度を同時に測定する工程と、
    いずれかの前記接合箇所の前記温度があらかじめ定めた閾値温度の範囲外になった場合に接合不良と判定する工程と
    を有することを特徴とする接合不良検出方法。
JP2008116521A 2008-04-28 2008-04-28 電子部品実装装置及び接合不良検出方法 Active JP4969510B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008116521A JP4969510B2 (ja) 2008-04-28 2008-04-28 電子部品実装装置及び接合不良検出方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008116521A JP4969510B2 (ja) 2008-04-28 2008-04-28 電子部品実装装置及び接合不良検出方法

Publications (2)

Publication Number Publication Date
JP2009267178A true JP2009267178A (ja) 2009-11-12
JP4969510B2 JP4969510B2 (ja) 2012-07-04

Family

ID=41392634

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008116521A Active JP4969510B2 (ja) 2008-04-28 2008-04-28 電子部品実装装置及び接合不良検出方法

Country Status (1)

Country Link
JP (1) JP4969510B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017123423A (ja) * 2016-01-08 2017-07-13 東レエンジニアリング株式会社 半導体実装装置および半導体実装方法
CN108551512A (zh) * 2018-06-15 2018-09-18 重庆金茂联合电子有限公司 手机组装加工系统
CN110299310A (zh) * 2019-06-14 2019-10-01 武汉华星光电半导体显示技术有限公司 晶粒软模封装接合测温治具及其设置方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07142545A (ja) * 1993-11-22 1995-06-02 Matsushita Electric Ind Co Ltd フリップチップ部品の実装装置
JPH11135563A (ja) * 1997-10-29 1999-05-21 Matsushita Electric Ind Co Ltd 電子部品の熱圧着装置および熱圧着方法
JP2001244699A (ja) * 2000-02-29 2001-09-07 Sanyo Electric Co Ltd 電極の観察方法。
JP2008098384A (ja) * 2006-10-11 2008-04-24 Denso Corp 半導体パッケージの製造装置及び半導体パッケージの製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07142545A (ja) * 1993-11-22 1995-06-02 Matsushita Electric Ind Co Ltd フリップチップ部品の実装装置
JPH11135563A (ja) * 1997-10-29 1999-05-21 Matsushita Electric Ind Co Ltd 電子部品の熱圧着装置および熱圧着方法
JP2001244699A (ja) * 2000-02-29 2001-09-07 Sanyo Electric Co Ltd 電極の観察方法。
JP2008098384A (ja) * 2006-10-11 2008-04-24 Denso Corp 半導体パッケージの製造装置及び半導体パッケージの製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017123423A (ja) * 2016-01-08 2017-07-13 東レエンジニアリング株式会社 半導体実装装置および半導体実装方法
CN108551512A (zh) * 2018-06-15 2018-09-18 重庆金茂联合电子有限公司 手机组装加工系统
CN110299310A (zh) * 2019-06-14 2019-10-01 武汉华星光电半导体显示技术有限公司 晶粒软模封装接合测温治具及其设置方法

Also Published As

Publication number Publication date
JP4969510B2 (ja) 2012-07-04

Similar Documents

Publication Publication Date Title
US9603262B2 (en) Electronic component mounting apparatus and method
TWI467681B (zh) 半導體裝置之製造方法
US20060191631A1 (en) Bonding apparatus
KR101187940B1 (ko) 전자 부품의 리페어 장치, 리페어 방법, 및 리페어용 열전달 캡 부재
TW202202260A (zh) 用於半導體晶片的雷射壓合裝置和方法
JP4969510B2 (ja) 電子部品実装装置及び接合不良検出方法
JP6824056B2 (ja) 超音波接合装置
TWI580510B (zh) Installation method and installation device
JP2007173522A (ja) リフローハンダ付け方法および装置
WO2011152204A1 (ja) 半導体装置の製造方法
US6734537B1 (en) Assembly process
JP2006253665A (ja) 接合方法および接合装置
WO2019208039A1 (ja) はんだ付け監視装置、はんだ付け監視方法およびはんだ付け装置
JPS61283457A (ja) プリント回路板に部品を配置接続する方法及びその装置
JP2012186398A (ja) 接合装置
JP5317753B2 (ja) ボンダ装置
CN102601479A (zh) 焊接装置
JP5423078B2 (ja) ヒートシール装置
KR101183706B1 (ko) 발광 소자의 검사를 위한 프로브 카드의 피치 조절 방법
JP2011079055A (ja) リフロー炉測定用基板、リフロー炉測定用ブロック、リフロー炉測定装置、リフロー炉測定方法、および、リフロー炉測定プログラム
JP6805011B2 (ja) 超音波接合装置及び熱流センサ取付構造
TW201521161A (zh) 安裝裝置及安裝方法
JP2002043376A (ja) 電子部品の検査方法および電子部品組立装置
TWI820872B (zh) 紅外線回焊溫度偵測系統
TWI834007B (zh) 半導體裝置的製造裝置及製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110210

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120119

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120124

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120220

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120306

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120403

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150413

Year of fee payment: 3

R151 Written notification of patent or utility model registration

Ref document number: 4969510

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150413

Year of fee payment: 3