JPH07142545A - フリップチップ部品の実装装置 - Google Patents
フリップチップ部品の実装装置Info
- Publication number
- JPH07142545A JPH07142545A JP29172193A JP29172193A JPH07142545A JP H07142545 A JPH07142545 A JP H07142545A JP 29172193 A JP29172193 A JP 29172193A JP 29172193 A JP29172193 A JP 29172193A JP H07142545 A JPH07142545 A JP H07142545A
- Authority
- JP
- Japan
- Prior art keywords
- flip
- chip component
- substrate
- mounting
- infrared
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01077—Iridium [Ir]
Landscapes
- Wire Bonding (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】
【目的】 赤外線撮像手段によって、フリップチップＩ
Ｃを実装する前後にバンプ状態や接合状態を確認し、良
否判定に従って不良を取り除き、良品のみを次工程に進
める実装方法を提供する。 【構成】 赤外線カメラ１でフリップチップＩＣ１０を
撮像し、バンプ形状部分のみ抽出２させ、塗着状態およ
び接合状態における位置ずれ量、面積値を計測３し、予
め設定された許容値５と計測値を比較し、良否判定によ
り不良品を取り除き良品のみを実装する。
Ｃを実装する前後にバンプ状態や接合状態を確認し、良
否判定に従って不良を取り除き、良品のみを次工程に進
める実装方法を提供する。 【構成】 赤外線カメラ１でフリップチップＩＣ１０を
撮像し、バンプ形状部分のみ抽出２させ、塗着状態およ
び接合状態における位置ずれ量、面積値を計測３し、予
め設定された許容値５と計測値を比較し、良否判定によ
り不良品を取り除き良品のみを実装する。
Description
【０００１】
【産業上の利用分野】本発明はフリップチップ部品の実
装装置に関するものである。
装装置に関するものである。
【０００２】
【従来の技術】近年、フリップチップ部品（以下フリッ
プチップＩＣと称す）等の電子部品実装技術は、高密度
かつ狭ピッチ化に対応し、さらに良品生産の要求も高ま
っている。
プチップＩＣと称す）等の電子部品実装技術は、高密度
かつ狭ピッチ化に対応し、さらに良品生産の要求も高ま
っている。
【０００３】以下、従来のフリップチップＩＣの実装方
法の一例について図８、図９を参照しながら説明する。
図９において、３１は回路基板、３２はクリーム半田の
印刷箇所に開口部３３を形成されたメタルマスクであ
る。３４はメタルマスク３２上に供給されたクリーム半
田である。３５はスキージで、メタルマスク３２上を移
動し、クリーム半田３４を回路基板３１上に印刷する。
３６はフリップチップＩＣで、アルミパッド３７を介し
て金のバンプ３８を有し、吸着ヘッド３９にて保持され
て回路基板３１上に実装される。４０は電気検査機で、
そのピン４１を回路基板３１の導体４２に接触させて電
気的接合および／または回路特性を検査する。
法の一例について図８、図９を参照しながら説明する。
図９において、３１は回路基板、３２はクリーム半田の
印刷箇所に開口部３３を形成されたメタルマスクであ
る。３４はメタルマスク３２上に供給されたクリーム半
田である。３５はスキージで、メタルマスク３２上を移
動し、クリーム半田３４を回路基板３１上に印刷する。
３６はフリップチップＩＣで、アルミパッド３７を介し
て金のバンプ３８を有し、吸着ヘッド３９にて保持され
て回路基板３１上に実装される。４０は電気検査機で、
そのピン４１を回路基板３１の導体４２に接触させて電
気的接合および／または回路特性を検査する。
【０００４】次に、フリップチップＩＣ３６の実装工程
について、図８と図９を参照して説明する。まずステッ
プ＃１１で図９（ａ）に示すように、メタルマスク３２
上でスキージ３５を水平方向に移動することによって回
路基板３１上にクリーム半田３４を印刷する。次にステ
ップ＃１２で、図９（ｂ）に示すように、バンプ３８を
有するフリップチップＩＣ３６を吸着ヘッド３９にて保
持し、接合すべき回路基板３１にこのフリップチップＩ
Ｃ３６を実装する。次のステップ＃１３で、この回路基
板３１をリフロー炉等のリフロー装置に通してクリーム
半田３４を溶融させ、フリップチップＩＣ３６のバンプ
３８と回路基板３１の導体４２とを接合する。その後ス
テップ＃１４で、図９（ｃ）に示すように、回路基板３
１の導体４２にピン４１を当て、電気検査機４０で検査
を行い、検査の結果不合格の際には、不合格のフリップ
チップＩＣ３６に対してステップ＃１５で回路基板３１
を加熱してフリップチップＩＣ３６を除去し、ステップ
＃１６で回路基板３１の導体４２上にクリーム半田３４
を供給し、再びフリップチップＩＣ３６を実装するステ
ップ＃１２の工程に移行する。
について、図８と図９を参照して説明する。まずステッ
プ＃１１で図９（ａ）に示すように、メタルマスク３２
上でスキージ３５を水平方向に移動することによって回
路基板３１上にクリーム半田３４を印刷する。次にステ
ップ＃１２で、図９（ｂ）に示すように、バンプ３８を
有するフリップチップＩＣ３６を吸着ヘッド３９にて保
持し、接合すべき回路基板３１にこのフリップチップＩ
Ｃ３６を実装する。次のステップ＃１３で、この回路基
板３１をリフロー炉等のリフロー装置に通してクリーム
半田３４を溶融させ、フリップチップＩＣ３６のバンプ
３８と回路基板３１の導体４２とを接合する。その後ス
テップ＃１４で、図９（ｃ）に示すように、回路基板３
１の導体４２にピン４１を当て、電気検査機４０で検査
を行い、検査の結果不合格の際には、不合格のフリップ
チップＩＣ３６に対してステップ＃１５で回路基板３１
を加熱してフリップチップＩＣ３６を除去し、ステップ
＃１６で回路基板３１の導体４２上にクリーム半田３４
を供給し、再びフリップチップＩＣ３６を実装するステ
ップ＃１２の工程に移行する。
【０００５】
【発明が解決しようとする課題】しかしながら、上記し
た構成では、印刷工程後のクリーム半田印刷状態やフリ
ップチップＩＣのバンプ形状が不明なまま次の工程のフ
リップチップＩＣ実装工程で、基板上にフリップチップ
ＩＣが実装されていた。クリーム半田印刷状態やバンプ
形状が不良である場合でも実装工程、リフロー工程と次
工程に進み、電気検査で検査されたときに良・不良が判
定されている。
た構成では、印刷工程後のクリーム半田印刷状態やフリ
ップチップＩＣのバンプ形状が不明なまま次の工程のフ
リップチップＩＣ実装工程で、基板上にフリップチップ
ＩＣが実装されていた。クリーム半田印刷状態やバンプ
形状が不良である場合でも実装工程、リフロー工程と次
工程に進み、電気検査で検査されたときに良・不良が判
定されている。
【０００６】電気検査では、ピンを導体接合部に接触さ
せる方式であるため、リードピッチが狭くなるにつれピ
ンの接触が困難になり誤判定になりやすく、しかも装置
が高価であるという問題があった。
せる方式であるため、リードピッチが狭くなるにつれピ
ンの接触が困難になり誤判定になりやすく、しかも装置
が高価であるという問題があった。
【０００７】さらに、フリップチップＩＣを基板に実装
した後での検査のみでは、不良が発生した場合、その原
因が直ちに判明できず、不良の再発を防ぐことができな
いといった問題があった。
した後での検査のみでは、不良が発生した場合、その原
因が直ちに判明できず、不良の再発を防ぐことができな
いといった問題があった。
【０００８】
【課題を解決するための手段】本発明のフリップチップ
ＩＣの実装装置は、赤外線撮像手段によりフリップチッ
プＩＣのバンプ状態を計測し、良品判定されたＩＣのみ
基板に実装することを第１の特徴とする。
ＩＣの実装装置は、赤外線撮像手段によりフリップチッ
プＩＣのバンプ状態を計測し、良品判定されたＩＣのみ
基板に実装することを第１の特徴とする。
【０００９】また、ヒータ付吸着ノズルにより、実装さ
れたフリップチップＩＣ電極部と基板のパターン部を赤
外線撮像手段により撮像し、接合状態を抽出することに
より、位置ずれ量と面積値を計測し予め設定された許容
値と比較判定する手段を備えたことを第２の特徴とす
る。
れたフリップチップＩＣ電極部と基板のパターン部を赤
外線撮像手段により撮像し、接合状態を抽出することに
より、位置ずれ量と面積値を計測し予め設定された許容
値と比較判定する手段を備えたことを第２の特徴とす
る。
【００１０】さらに、上記第１の特徴で良品判定された
フリップチップＩＣを基板に実装した後に、第２の特徴
によりＩＣと基板の接合状態の良否を判定することを第
３の特徴とする。
フリップチップＩＣを基板に実装した後に、第２の特徴
によりＩＣと基板の接合状態の良否を判定することを第
３の特徴とする。
【００１１】
【作用】本発明の上記構成によって、フリップチップＩ
Ｃのバンプ形成状態の不良なものは取り除かれ、良品の
み基板に実装されるため、実装工程の品質を向上させる
ことができる。
Ｃのバンプ形成状態の不良なものは取り除かれ、良品の
み基板に実装されるため、実装工程の品質を向上させる
ことができる。
【００１２】また、実装後も接合状態の良否が判定され
るため、実装工程後の高価な検査装置も不要になる。
るため、実装工程後の高価な検査装置も不要になる。
【００１３】
【実施例】（実施例１）以下、本発明の第１の実施例の
フリップチップＩＣの実装装置の実装工程について、図
１〜図３を参照しながら説明する。
フリップチップＩＣの実装装置の実装工程について、図
１〜図３を参照しながら説明する。
【００１４】図１は、本発明の第１の実施例におけるフ
リップチップＩＣの実装装置の構成を示すものである。
図１において、１は撮像管分充感度特性が８〜１３μｍ
程度の赤外線カメラ、２は赤外線カメラ１で撮像された
画像からバンプ形状に相当する部分を抽出する抽出部で
あり、３は抽出部２で得られた抽出画像に基づいてバン
プ塗着状態の位置ずれ量と面積値を演算する塗着状態計
測部、４は計測部３で求められた位置ずれ量および面積
値を予め設定されている許容値５と比較判定し、フリッ
プチップＩＣに塗着されたバンプ形状の良否を決定する
ものである。
リップチップＩＣの実装装置の構成を示すものである。
図１において、１は撮像管分充感度特性が８〜１３μｍ
程度の赤外線カメラ、２は赤外線カメラ１で撮像された
画像からバンプ形状に相当する部分を抽出する抽出部で
あり、３は抽出部２で得られた抽出画像に基づいてバン
プ塗着状態の位置ずれ量と面積値を演算する塗着状態計
測部、４は計測部３で求められた位置ずれ量および面積
値を予め設定されている許容値５と比較判定し、フリッ
プチップＩＣに塗着されたバンプ形状の良否を決定する
ものである。
【００１５】以下、上記構成による実装方法について図
１〜図３を参照しながらその動作について説明する。
１〜図３を参照しながらその動作について説明する。
【００１６】バンプ形成１１されたフリップチップＩＣ
１０をヒータ付吸着ノズル９で吸着、移動し、所定位置
で下面から赤外線カメラ１で撮像する。図２はバンプ形
成１１されたフリップチップＩＣ１０の底面から赤外線
カメラ１で撮像する撮像部分を示したものである。１３
〜１６はそれぞれ電極上のバンプ、１２は電極である。
これを抽出部２でバンプ形状に相当する部分のみ抽出す
る。図３は、バンプ形状のみ抽出した画像を示す。１７
〜２０が抽出されたバンプ形状に相当する部分である。
この抽出画像で抽出された部分を計測部３によって位置
ずれ量および面積値を算出する。図３に示す２３ａ〜２
３ｄは、それぞれのバンプの基準中心位置であり、２４
ａ〜２４ｄは計測されたバンプの中心位置である。この
基準中心位置から、計測された中心位置までの距離を位
置ずれ量とする。次に比較判定部で求められた位置ずれ
量、面積値を予め設定された許容値５と比較し、その許
容値を越えた場合は、実装制御部６からフリップチップ
ＩＣ１０を取り除く指令がノズル駆動部７に出力され
る。許容値以下の場合は良品とみなされ次工程の基板へ
フリップチップＩＣ１０が実装される。
１０をヒータ付吸着ノズル９で吸着、移動し、所定位置
で下面から赤外線カメラ１で撮像する。図２はバンプ形
成１１されたフリップチップＩＣ１０の底面から赤外線
カメラ１で撮像する撮像部分を示したものである。１３
〜１６はそれぞれ電極上のバンプ、１２は電極である。
これを抽出部２でバンプ形状に相当する部分のみ抽出す
る。図３は、バンプ形状のみ抽出した画像を示す。１７
〜２０が抽出されたバンプ形状に相当する部分である。
この抽出画像で抽出された部分を計測部３によって位置
ずれ量および面積値を算出する。図３に示す２３ａ〜２
３ｄは、それぞれのバンプの基準中心位置であり、２４
ａ〜２４ｄは計測されたバンプの中心位置である。この
基準中心位置から、計測された中心位置までの距離を位
置ずれ量とする。次に比較判定部で求められた位置ずれ
量、面積値を予め設定された許容値５と比較し、その許
容値を越えた場合は、実装制御部６からフリップチップ
ＩＣ１０を取り除く指令がノズル駆動部７に出力され
る。許容値以下の場合は良品とみなされ次工程の基板へ
フリップチップＩＣ１０が実装される。
【００１７】（実施例２）次に本発明の第２の実施例に
ついて、図４、図５を用いて説明する。図４は、本発明
の第２の実施例におけるフリップチップＩＣの実装装置
の構成を示すものである。図４において、１２は基板で
ある。
ついて、図４、図５を用いて説明する。図４は、本発明
の第２の実施例におけるフリップチップＩＣの実装装置
の構成を示すものである。図４において、１２は基板で
ある。
【００１８】ヒータ付吸着ノズル９で吸着されたフリッ
プチップＩＣ１０を基板１２の所定位置に移動させ実装
する。その直後に下面から撮像管分充感度特性が８〜１
３μｍ程度の赤外線カメラ１で撮像し、フリップチップ
ＩＣ１０と基板の接合部分のみを抽出部２ａにより抽出
する。図５は、抽出部により抽出された接合部に相当す
る画像を示したものである。
プチップＩＣ１０を基板１２の所定位置に移動させ実装
する。その直後に下面から撮像管分充感度特性が８〜１
３μｍ程度の赤外線カメラ１で撮像し、フリップチップ
ＩＣ１０と基板の接合部分のみを抽出部２ａにより抽出
する。図５は、抽出部により抽出された接合部に相当す
る画像を示したものである。
【００１９】２６〜２９はフリップチップＩＣ１０と基
板１２の接合部に相当するデータを抽出したもの、２５
は計測処理を行うウィンド、３０は接合部の基準となる
中心位置である。
板１２の接合部に相当するデータを抽出したもの、２５
は計測処理を行うウィンド、３０は接合部の基準となる
中心位置である。
【００２０】前記した第１の実施例と同様に、接合部の
位置ずれ量と面積値を計測部３ａで計測し、予め設定さ
れた許容値５と比較判定４し、許容値を越えた場合は実
装制御部６からノズル駆動部に対して取り除くための指
令が出力される。比較判定結果が許容値以下であれば、
次工程へと進んでいく。
位置ずれ量と面積値を計測部３ａで計測し、予め設定さ
れた許容値５と比較判定４し、許容値を越えた場合は実
装制御部６からノズル駆動部に対して取り除くための指
令が出力される。比較判定結果が許容値以下であれば、
次工程へと進んでいく。
【００２１】（実施例３）次に本発明の第３の実施例に
ついて、図６を用いて説明する。図６は、本発明の第３
の実施例におけるフリップチップＩＣ実装装置の構成を
示したものである。図６において、１３は赤外照明であ
る。
ついて、図６を用いて説明する。図６は、本発明の第３
の実施例におけるフリップチップＩＣ実装装置の構成を
示したものである。図６において、１３は赤外照明であ
る。
【００２２】フリップチップＩＣ１０を基板１２の所定
位置に実装した後、基板裏面から赤外照明により照射
し、その反射光を撮像管分充感度特性が８〜１３μｍ程
度の赤外線カメラ１で撮像する。撮像された画像は前記
した第２の実施例と同様に、抽出部２ｂ、計測部３ｂ、
比較判定部４で処理された後、実装制御部で比較判定さ
れた結果に基づき、良品であれば次工程へ進み、不良品
であれば実装された基板が取り除かれる。
位置に実装した後、基板裏面から赤外照明により照射
し、その反射光を撮像管分充感度特性が８〜１３μｍ程
度の赤外線カメラ１で撮像する。撮像された画像は前記
した第２の実施例と同様に、抽出部２ｂ、計測部３ｂ、
比較判定部４で処理された後、実装制御部で比較判定さ
れた結果に基づき、良品であれば次工程へ進み、不良品
であれば実装された基板が取り除かれる。
【００２３】（実施例４）次に本発明の第４の実施例に
ついて、図７を用いて説明する。図７は、本発明のフリ
ップチップＩＣ実装装置のフローを示したものである。
＃１によって基板にクリーム半田印刷され、フリップチ
ップＩＣにはバンプが形成される。＃２において、フリ
ップチップＩＣのバンプ形状を前記した第１の実施例で
説明した方法で検査し、ＮＧであればフリップチップＩ
Ｃを取り除き（＃５）、ＯＫであれば次工程の＃３に進
む。＃３はフリップチップＩＣを基板の所定位置に実装
する工程である。＃４で、フリップチップＩＣと基板の
接合部を第２の実施例または第３の実施例で説明した方
法で検査し、ＮＧの判定であれば実装された基板を取り
除き、ＯＫであれば次工程へ進む。
ついて、図７を用いて説明する。図７は、本発明のフリ
ップチップＩＣ実装装置のフローを示したものである。
＃１によって基板にクリーム半田印刷され、フリップチ
ップＩＣにはバンプが形成される。＃２において、フリ
ップチップＩＣのバンプ形状を前記した第１の実施例で
説明した方法で検査し、ＮＧであればフリップチップＩ
Ｃを取り除き（＃５）、ＯＫであれば次工程の＃３に進
む。＃３はフリップチップＩＣを基板の所定位置に実装
する工程である。＃４で、フリップチップＩＣと基板の
接合部を第２の実施例または第３の実施例で説明した方
法で検査し、ＮＧの判定であれば実装された基板を取り
除き、ＯＫであれば次工程へ進む。
【００２４】
【発明の効果】以上のように本発明によれば、クリーム
半田印刷後にその状態を赤外線カメラで撮像し、良・否
判定することによって次工程での不良発生を減少させる
ことができる。
半田印刷後にその状態を赤外線カメラで撮像し、良・否
判定することによって次工程での不良発生を減少させる
ことができる。
【００２５】また、フリップチップＩＣを基板に実装し
た後にも、赤外線カメラで撮像し、良・否を判定するこ
とにより、不良品が次工程に進むことを防ぎ、フリップ
チップＩＣ実装工程の品質を向上させることができる。
た後にも、赤外線カメラで撮像し、良・否を判定するこ
とにより、不良品が次工程に進むことを防ぎ、フリップ
チップＩＣ実装工程の品質を向上させることができる。
【図１】本発明の第１の実施例におけるフリップチップ
部品実装装置の構成を示したブロック図
部品実装装置の構成を示したブロック図
【図２】同フリップチップ部品実装装置の赤外線撮像手
段により撮像するフリップチップ部品のバンプ状態を示
した平面図
段により撮像するフリップチップ部品のバンプ状態を示
した平面図
【図３】同フリップチップ部品実装装置の抽出手段によ
りバンプを抽出した結果を示した平面図
りバンプを抽出した結果を示した平面図
【図４】本発明の第２の実施例におけるフリップチップ
部品実装装置の構成を示したブロック図
部品実装装置の構成を示したブロック図
【図５】同フリップチップ部品実装方法の抽出手段によ
り抽出した接合部分を示した平面図
り抽出した接合部分を示した平面図
【図６】本発明の第３の実施例におけるフリップチップ
部品実装装置の構成を示したブロック図
部品実装装置の構成を示したブロック図
【図７】本発明の第４の実施例におけるフリップチップ
部品実装装置のフローチャート
部品実装装置のフローチャート
【図８】従来例のフリップチップ部品実装方法のフロー
チャート
チャート
【図９】（ａ）は従来例におけるフリップチップ部品の
実装方法の各工程の説明図 （ｂ）は従来例におけるフリップチップ部品の実装方法
の各工程の説明図 （ｃ）は従来例におけるフリップチップ部品の実装方法
の各工程の説明図
実装方法の各工程の説明図 （ｂ）は従来例におけるフリップチップ部品の実装方法
の各工程の説明図 （ｃ）は従来例におけるフリップチップ部品の実装方法
の各工程の説明図
１ 赤外面カメラ ２ 被測定対象物の抽出部 ３ 被測定対象物の計測部 ４ 比較判定部 ５ 許容値格納部 ６ 実装制御部 ７ ノズル駆動部 ８ ロボット ９ ヒータ付吸着ノズル １０ フリップチップＩＣ １１ バンプ １２ 基板 １３ 赤外照明
Claims (4)
- 【請求項１】 赤外線カメラで電極にクリーム半田を形
成されたフリップチップ部品の少なくとも一部を撮像す
る赤外線撮像手段と、前記赤外線撮像手段により撮像さ
れた画像からフリップチップ部品の電極部に形成された
バンプに相当する信号のみを抽出する抽出手段と、前記
抽出手段から出力されたデータを用いて前記電極部に対
するバンプ形成の位置ずれ量と面積値を算出するバンプ
形成の状態計測手段と、前記状態計測手段から算出され
た位置ずれ量および面積値を予め設定された許容値と比
較し良否を判定する比較判定手段と、前記比較判定手段
により良品判定となったフリップチップ部品のみ基板に
実装する実装手段を備えたことを特徴とするフリップチ
ップ部品の実装装置。 - 【請求項２】 電極にバンプ形成されたフリップチップ
部品をヒータ付吸着ノズルで吸着保持して基板上の所定
の実装位置に実装する手段と、実装後前記基板の裏面か
ら赤外線カメラで前記電極部を撮像する赤外線撮像手段
と、前記赤外線撮像手段により撮像された画像から実装
直後にフリップチップ部品の電極と基板のランドの接合
状態部に相当する信号のみを抽出する抽出手段と、前記
抽出手段から出力されたデータを用いて前記接合状態部
の位置ずれ量と面積値を算出する接合状態計測手段と、
前記接合状態計測手段から算出された位置ずれ量と面積
値を予め設定された許容値と比較し良否を判定する比較
判定手段を備えたことを特徴とするフリップチップ部品
の実装装置。 - 【請求項３】 電極にバンプ形成されたフリップチップ
部品を吸着ノズルで吸着保持して基板上の所定の実装位
置に実装する手段と、前記フリップチップ部品の所定の
実装位置における基板の裏面から照射する照明手段を備
えたことを特徴とする請求項２記載のフリップチップ部
品の実装装置。 - 【請求項４】 赤外線カメラでフリップチップ部品の少
なくとも一部を撮像する赤外線撮像手段と、前記赤外線
撮像手段により撮像された画像からフリップチップ部品
の電極部に形成されたバンプに相当する信号のみを抽出
する抽出手段と、前記抽出手段から出力されたデータを
用いて前記電極部に対するバンプ形成の位置ずれ量と面
積値を算出するバンプ形成の状態計測手段と、前記状態
計測手段から算出された位置ずれ量および面積値を予め
設定された許容値と比較し良否を判定する比較判定手段
と、前記比較判定手段により良品判定となったフリップ
チップ部品のみ基板に実装する実装手段と、実装後前記
基板の裏面から赤外線カメラで前記電極部を撮像する赤
外線撮像手段と、前記赤外線撮像手段により撮像された
画像から実装直後にフリップチップ部品の電極と基板の
ランドの接合状態部に相当する信号のみを抽出する抽出
手段と、前記抽出手段から出力されたデータを用いて前
記接合状態部の位置ずれ量と面積値を算出する接合状態
計測手段と、前記接合状態計測手段から算出された位置
ずれ量と面積値を予め設定された許容値と比較し良否を
判定する比較判定手段を備えたことを特徴とするフリッ
プチップ部品の実装装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29172193A JPH07142545A (ja) | 1993-11-22 | 1993-11-22 | フリップチップ部品の実装装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29172193A JPH07142545A (ja) | 1993-11-22 | 1993-11-22 | フリップチップ部品の実装装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07142545A true JPH07142545A (ja) | 1995-06-02 |
Family
ID=17772538
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29172193A Pending JPH07142545A (ja) | 1993-11-22 | 1993-11-22 | フリップチップ部品の実装装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07142545A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000013229A1 (fr) * | 1998-09-01 | 2000-03-09 | Matsushita Electric Industrial Co., Ltd. | Dispositif pour evaluer un assemblage par bosses et procede y relatif, et dispositif de production d'un composant a semiconducteur et procede y relatif |
| US6193132B1 (en) | 1997-11-27 | 2001-02-27 | Kabushiki Kaisha Toshiba | Method for bonding semiconductor chip and device therefor |
| JP2008227017A (ja) * | 2007-03-09 | 2008-09-25 | Shibaura Mechatronics Corp | 電子部品の実装装置及び実装方法 |
| JP2009267178A (ja) * | 2008-04-28 | 2009-11-12 | Panasonic Corp | 電子部品実装装置及び接合不良検出方法 |
| JPWO2012133760A1 (ja) * | 2011-03-30 | 2014-07-28 | ボンドテック株式会社 | 電子部品実装方法、電子部品実装システムおよび基板 |
| US9495738B2 (en) | 2012-08-27 | 2016-11-15 | Yamaha Hatsudoki Kabushiki Kaisha | Semiconductor component mounting apparatus |
-
1993
- 1993-11-22 JP JP29172193A patent/JPH07142545A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6193132B1 (en) | 1997-11-27 | 2001-02-27 | Kabushiki Kaisha Toshiba | Method for bonding semiconductor chip and device therefor |
| WO2000013229A1 (fr) * | 1998-09-01 | 2000-03-09 | Matsushita Electric Industrial Co., Ltd. | Dispositif pour evaluer un assemblage par bosses et procede y relatif, et dispositif de production d'un composant a semiconducteur et procede y relatif |
| US6439447B1 (en) | 1998-09-01 | 2002-08-27 | Matsushita Electric Industrial Co., Ltd. | Bump joining judging device and method, and semiconductor component production device and method |
| JP2008227017A (ja) * | 2007-03-09 | 2008-09-25 | Shibaura Mechatronics Corp | 電子部品の実装装置及び実装方法 |
| JP2009267178A (ja) * | 2008-04-28 | 2009-11-12 | Panasonic Corp | 電子部品実装装置及び接合不良検出方法 |
| JPWO2012133760A1 (ja) * | 2011-03-30 | 2014-07-28 | ボンドテック株式会社 | 電子部品実装方法、電子部品実装システムおよび基板 |
| US9495738B2 (en) | 2012-08-27 | 2016-11-15 | Yamaha Hatsudoki Kabushiki Kaisha | Semiconductor component mounting apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1715888B (zh) | 印刷电路板检查装置和印刷电路板装配检查线系统 | |
| US5058178A (en) | Method and apparatus for inspection of specular, three-dimensional features | |
| KR100283834B1 (ko) | 반도체칩의 본딩방법 및 그 장치 | |
| US8574932B2 (en) | PCB-mounted integrated circuits | |
| US10107853B2 (en) | Apparatus and method for inspecting PCB-mounted integrated circuits | |
| WO1998026641A1 (fr) | Composant electronique et son procede et son dispositif de montage | |
| JP2002524854A (ja) | 電子構成素子を支持基板に結合するための方法ならびにこのような結合を検査するための方法 | |
| JPH07221151A (ja) | 部品間の接合部を検査する方法および装置 | |
| JP2010271165A (ja) | プリント基板の検査装置 | |
| US8860456B2 (en) | Non-destructive tilt data measurement to detect defective bumps | |
| JP3414967B2 (ja) | バンプ検査方法 | |
| JPH07142545A (ja) | フリップチップ部品の実装装置 | |
| JP3758463B2 (ja) | スクリーン印刷の検査方法 | |
| JP2003060398A (ja) | 部品実装方法及び装置 | |
| JP2000326495A (ja) | クリーム半田印刷の検査方法 | |
| JP4960160B2 (ja) | フラックス転写装置及び電子部品搭載方法 | |
| JP2530788B2 (ja) | 電子部品の接合部検査方法 | |
| JPH11135572A (ja) | 電子部品搭載装置 | |
| JP3225067B2 (ja) | リード測定方法 | |
| JPH10335900A (ja) | 電子部品の実装検査装置 | |
| JP2005167235A (ja) | 電子部品とその実装方法 | |
| JP3832062B2 (ja) | クリーム半田の外観検査方法 | |
| JP2982617B2 (ja) | クリーム半田の印刷量検査方法 | |
| JPH05296731A (ja) | クリーム半田の高さ測定方法 | |
| JPH0658893A (ja) | 電子部品の接合部検査方法および検査装置 |