WO2011152204A1 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
WO2011152204A1
WO2011152204A1 PCT/JP2011/061322 JP2011061322W WO2011152204A1 WO 2011152204 A1 WO2011152204 A1 WO 2011152204A1 JP 2011061322 W JP2011061322 W JP 2011061322W WO 2011152204 A1 WO2011152204 A1 WO 2011152204A1
Authority
WO
WIPO (PCT)
Prior art keywords
chip
semiconductor
sic
manufacturing
semiconductor device
Prior art date
Application number
PCT/JP2011/061322
Other languages
English (en)
French (fr)
Inventor
初川　聡
Original Assignee
住友電気工業株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 住友電気工業株式会社 filed Critical 住友電気工業株式会社
Priority to EP11789613.4A priority Critical patent/EP2579029A1/en
Priority to KR1020127030320A priority patent/KR20130094205A/ko
Priority to CN2011800257354A priority patent/CN102906563A/zh
Priority to US13/700,976 priority patent/US20130089936A1/en
Publication of WO2011152204A1 publication Critical patent/WO2011152204A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N25/00—Investigating or analyzing materials by the use of thermal means
    • G01N25/72—Investigating presence of flaws
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10254—Diamond [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1027—IV
    • H01L2924/10272—Silicon Carbide [SiC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/1033—Gallium nitride [GaN]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor

Definitions

  • the present invention relates to a method for manufacturing a semiconductor device using a small-capacity chip.
  • Patent Document 1 When the technique disclosed in Patent Document 1 is used, a large current can be passed by connecting a large number of small-capacity SiC diodes in parallel, but the yield at the time of mounting deteriorates, so the necessary number In order to obtain this semiconductor device, it is necessary to create more semiconductor devices than that.
  • a compound semiconductor such as SiC cannot be made large due to substrate quality, and is a small-capacity product.
  • a non-defective product that passes the inspection is used for the small-capacity chip mounted on the substrate.
  • defects occur at a certain rate even if the non-defective product is used. If the yield in implementing one small capacity chips was a (0 ⁇ a ⁇ 1) , the yield in forming a large current device implements the n small capacity chips becomes a n.
  • the yield in forming a large current device implements the n small capacity chips becomes a n.
  • An object of the present invention is to provide a semiconductor device manufacturing method capable of visually identifying a defective chip generated in a mounting process and eliminating the defective chip.
  • the method for manufacturing a semiconductor device may be characterized in that the semiconductor element is an element including SiC, GaN, or diamond.
  • the method for manufacturing a semiconductor device may be characterized in that the semiconductor element is a diode or a transistor.
  • the manufacturing method of a semiconductor device may be characterized in that the presence or absence of heat generation of each semiconductor element is detected by a thermography, an infrared microscope, or a temperature sensor.
  • a manufacturing method of a semiconductor device is characterized in that each semiconductor element is provided with a thermo label or thermo paint, and the presence or absence of heat generation of each semiconductor element is detected by a change in color of the thermo label or thermo paint. Also good.
  • the presence or absence of heat generation in each semiconductor element is detected from the change in the color of the thermolabel or thermopaint attached to each semiconductor element.
  • FIG. 1 is an explanatory diagram for explaining an outline of a method of manufacturing a semiconductor device according to a first embodiment.
  • the manufacturing method of the semiconductor device according to the present embodiment includes a mounting step (FIG. 1A) for forming a circuit formed by connecting a plurality of SiC semiconductor chips 20 in parallel on the mounting substrate 10 (FIG. 1A), and the mounted SiC. And an inspection step (FIG. 1B) for inspecting whether or not a defect has occurred in the semiconductor chip 20.
  • the SiC semiconductor chip 20 is a small capacity chip having a current capacity of about 1 to 10A. By connecting a plurality of SiC semiconductor chips 20 in parallel on the mounting substrate 10, a semiconductor device (for example, a power device) capable of increasing the current is realized.
  • the SiC semiconductor chip 20 has a size of about 2 mm square, and is arranged on the mounting substrate 10 at intervals of several millimeters in a linear or matrix form.
  • As a method for mounting the SiC semiconductor chip 20 on the mounting substrate 10 an appropriate method can be adopted depending on the type of the SiC semiconductor chip 20.
  • FIG. 2 is a schematic diagram showing a mounting example of the SiC semiconductor chip 20. In the example shown in FIG.
  • the SiC semiconductor chip 20 to be mounted is a SiC diode that has a front surface electrode 21 and a back surface electrode 22 and a current flows in the thickness direction.
  • the mounting substrate 10 may be a substrate in which printed wiring (metal surfaces 12 and 13) is formed on the front and back surfaces of an insulating substrate 11 such as silicon nitride or aluminum nitride.
  • the back electrode 22 of the SiC diode is fixed to the metal surface 12 on the surface side of the mounting substrate 10 by soldering or conductive resin, and the surface electrode 21 of the SiC diode is fixed to the metal surface 13 on the back surface side of the mounting substrate 10 with a wire bond 23.
  • a plurality of SiC diodes can be mounted in parallel on the mounting substrate 10.
  • the mounting substrate 10 on which the SiC diode is mounted is accommodated in, for example, a protective case 30 with an upper lid 31, and the space between the mounting substrate 10 and the protective case 30 has properties such as heat dissipation and moisture resistance.
  • Gel 40 is filled.
  • the number of SiC semiconductor chips 20 to be mounted on the mounting substrate 10 is arbitrary, but it is desirable to mount as many SiC semiconductor chips 20 as possible in advance so as to satisfy a required current capacity. 2 and 3, the configuration in which the SiC diode is mounted as the SiC semiconductor chip 20 has been described. However, the mounted chip is not limited to the diode but may be a transistor.
  • the defective chip is electrically shorted between electrodes (between terminals) and becomes defective.
  • the defective chip is identified using this. Specifically, first, a voltage is applied between the electrodes (between terminals) of each SiC semiconductor chip 20. Since a defective chip is short-circuited between electrodes (between terminals), when a voltage is applied, a current of about several milliamperes flows to generate heat. By detecting this heat generation, a defective chip is identified.
  • a thermal imaging device 50 such as a thermography or infrared microscope that outputs a temperature distribution of an object as an image (image) can be used.
  • the thermal imaging apparatus 50 having a spatial resolution of 1 mm or less may be used.
  • the defective chip rises by about 5 to 10 ° C. as compared to the temperature (room temperature) of the surrounding mounting substrate 10 and other normal SiC semiconductor chips 20, and therefore is less than about 1 ° C.
  • a thermal imaging apparatus 50 having a temperature resolution may be used. In the inspection process, the upper lid 31 of the protective case 30 is removed in order to take a temperature distribution image with the thermal imaging device 50.
  • Defective chips can be identified by analyzing the temperature distribution image output from the thermal imaging apparatus 50 and specifying an image region where a temperature rise is recognized on the mounting substrate 10.
  • the wiring of the defective chip is removed and electrically insulated so that it functions normally as a semiconductor device using another SiC semiconductor chip 20. That is, this semiconductor device is composed of other SiC semiconductor chips 20 excluding defective chips.
  • the electrodes (between terminals) of any one of the mounted SiC semiconductor chips 20 are short-circuited and become defective, they do not function as a target semiconductor device.
  • the SiC semiconductor chip 20 is wasted, in the present embodiment, since only defective chips can be identified and eliminated, it is possible to avoid wasting other normal SiC semiconductor chips 20 and yield in mounting. Can be improved.
  • the removal of defective chips is performed by electrically insulating the SiC semiconductor chip 20 identified as defective from other normal SiC semiconductor chips 20. For this reason, the wiring of the SiC semiconductor chip 20 identified as defective is cut.
  • the wiring may be cut by a human hand or using a known device such as the laser processing device 110.
  • each hardware unit is controlled by the system control unit 100.
  • the system control unit 100 is connected to a display 152 that displays a temperature distribution image captured by the thermal imaging apparatus 50 and information to be notified to the operator, and an operation unit 151 that receives an operation by the operator.
  • the thermal imaging apparatus 50 detects the surface temperature of the mounting substrate 10 placed on the XY stage 120, and generates and outputs a temperature distribution image in which the temperature distribution of the object is represented by color.
  • the temperature distribution image output from the thermal video apparatus 50 is temporarily stored in the image memory 51.
  • the position adjustment Prior to photographing the mounting board 10 by the thermal imaging apparatus 50, the position adjustment is performed using the XY stage 120 so that the positional relationship between the thermal imaging apparatus 50 and the mounting board 10 to be inspected is constant.
  • the image analysis unit 52 performs image analysis on the temperature distribution image temporarily stored in the image memory 51. Specifically, a process for extracting an image area whose temperature is 5 to 10 ° C. higher than the surroundings from the temperature distribution image, and a process for specifying the position of the extracted image area in the temperature distribution image are performed. .
  • the specified position may be an absolute position in the temperature distribution image, or may be a relative position with respect to this reference position by providing some reference position.
  • the image analysis unit 52 notifies the defect determination unit 53 of the extraction result of the image region, and notifies the system control unit 100 of position information indicating the position of the image region.
  • the defect determination unit 53 determines whether or not a defective chip is included in the mounting substrate 10 to be inspected based on the notification from the image analysis unit 52.
  • the defect determination unit 53 detects the mounting substrate 10 to be inspected. If the extraction result notified from the image analysis unit 52 indicates that the image area has not been extracted, it is determined that there is no defective chip.
  • the defect determination unit 53 notifies the system control unit 100 of the determination result.
  • the system control unit 100 controls the XY stage 120 based on the position information notified from the image analysis unit 52 when receiving a determination result indicating that a defective chip exists on the mounting substrate 10 from the defect determination unit 53.
  • a control command is generated and sent to the stage control unit 121.
  • the stage control unit 121 controls the XY stage 120 based on the control command, and adjusts the position so that the mounting substrate 10 is at a position facing the laser processing apparatus 110.
  • the system control unit 100 sends a control command to the processing control unit 111 and finely adjusts the position of the mounting substrate 10 by controlling the XY stage 120 in order to cut the wiring of the defective chip, and the laser processing apparatus 110.
  • the wiring is cut by irradiating the target wiring portion with laser.
  • FIG. 5 is a flowchart showing a method for manufacturing a semiconductor device according to the present embodiment.
  • the SiC semiconductor chip 20 is mounted on the mounting substrate 10 (step S1).
  • mounting on the mounting substrate 10 is performed so that the plurality of SiC semiconductor chips 20 are connected in parallel.
  • a process of accommodating the mounting board 10 in the protective case 30, a process of filling the gel 40 for protecting the chip on the mounting board 10, and the like are performed.
  • the defect determination unit 53 determines whether or not there is a SiC semiconductor chip 20 having a higher temperature than the surface of the mounting substrate 10 or other SiC semiconductor chips 20. By determining whether or not there is a defective chip (step S5). When it is determined that there is no defective chip in the mounted SiC semiconductor chip 20 (S5: NO), the processing according to this flowchart is terminated.
  • thermo imaging apparatus 50 such as a thermography or an infrared microscope
  • a temperature indicating material such as a thermo label or a thermo paint whose color changes due to the above can be used.
  • a method for identifying a defective chip using a temperature indicating material such as a thermo label or thermo paint will be described.
  • FIG. 6 is an explanatory diagram for explaining the outline of the method for manufacturing the semiconductor device according to the second embodiment.
  • the semiconductor device manufacturing method according to the second embodiment is similar to the first embodiment in that a mounting step (on the mounting substrate 10) is formed on the mounting substrate 10 by connecting a plurality of SiC semiconductor chips 20 in parallel. 6 (a)) and an inspection process (FIG. 6 (b)) for inspecting whether or not a defect has occurred in the mounted SiC semiconductor chip 20.
  • the mounting step includes a step of attaching a temperature indicating material 60 such as a thermo label or thermo paint to each SiC semiconductor chip 20 before or after mounting of the SiC semiconductor chip 20.
  • a temperature indicating material 60 such as a thermo label or thermo paint

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Biochemistry (AREA)
  • General Health & Medical Sciences (AREA)
  • Immunology (AREA)
  • Pathology (AREA)
  • Health & Medical Sciences (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

　複数のＳｉＣ半導体チップを実装基板上に実装し（Ｓ１）、実装基板上のＳｉＣ半導体チップに電圧を印加する（Ｓ２）。電圧を印加した状態で、サーモグラフィ、赤外線顕微鏡等の熱映像装置を用いて実装基板表面の温度分布画像を取得し（Ｓ３）、画像解析を行うことによって不良チップの有無を判定する（Ｓ５）。実装基板に不良チップが含まれる場合（Ｓ５：ＹＥＳ）、当該不良チップの配線を切断することにより、不良チップを排除する（Ｓ７）。これにより、小容量チップを用いた半導体装置の製造方法が提供される。

Description

半導体装置の製造方法
　本発明は、小容量チップを用いた半導体装置の製造方法に関する。
　シリコンカーバイド（ＳｉＣ）は、硬度、耐熱性、化学的安定性に優れた性質を有する他、半導体材料としての性質も注目されており、近年、ＳｉＣ半導体を用いたパワーデバイスが実用化されつつある。
　ＳｉＣ半導体を用いたパワーデバイスの大容量化（大電流化）には、チップ面積の拡大が必要であるが、耐電圧の歩留まりが大幅に低下するため、現時点では小容量チップのみが実用化されている。
　こうした小容量チップを用いて大電流化を実現するために、多数の小容量チップを並列に接続した半導体装置が提案されている（例えば、特許文献１を参照）。
特開２００４－９５６７０号公報
　特許文献１に開示されている技術を用いた場合、多数の小容量ＳｉＣダイオードを並列接続することにより、大電流を流すことが可能となるが、実装時の歩留まりが悪くなるため、必要な数の半導体装置を得ようとするとそれよりも多くの半導体装置を作成する必要がある。
　ＳｉＣ等の化合物半導体は、基板品質の関係からチップを大きくすることはできず、小容量品となる。大電流デバイスを得るためには、例えば特許文献１に開示されているように、多数の小容量チップを並列に接続する必要がある。基板上に実装する小容量チップには検査に合格した良品が用いられるが、実装する際に熱が加わるので、良品を用いたとしても一定の割合で不良が発生する。１つの小容量チップを実装する際の歩留まりをａ（０≦ａ≦１）とした場合、ｎ個の小容量チップを実装して大電流デバイスを形成する際の歩留まりはａnとなる。このように、多数の小容量チップを実装して電流容量を増加させる場合、指数関数的に歩留まりが悪くなるという問題点を有している。
　そのため、ｍ個の大電流デバイスを製造するためには、平均でｍ／ａn個の基板を作成しなければならない。
　また、不良チップは、外観では判別不可能であるため、不良チップを目視で同定して排除することは困難である。更に、シリコンなどの大型化が可能なチップでは、製造時にチップ自体を検査して不良の有無を判定し、良品のみを使用することも可能であるが、上述のようにチップの大型化が実現できていないＳｉＣ等の半導体チップでは、チップを単品で検査することも容易ではない。
　本発明は、実装プロセスで発生する不良チップを目視により同定して当該不良チップを排除することができる半導体装置の製造方法を提供することを目的とする。
　一実施形態に係る半導体装置の製造方法は、複数の半導体素子を並列に接続してなる回路を基板上に形成する工程と、前記回路を構成する半導体素子を検査する検査工程とを含む半導体装置の製造方法において、前記検査工程は、前記基板上に形成した回路に含まれる各半導体素子に電圧を印加する工程と、電圧を印加したことに伴う各半導体素子の発熱の有無を検知する工程と、発熱を検知した半導体素子と他の半導体素子との間の接続を切断する工程とを含むことを特徴とする。
　この製造方法にあっては、複数の半導体素子を実装基板上に組み込んだ後であっても、実装時に発生した不良を各半導体素子の発熱の有無により検知することができ、不良が発生した半導体素子のみを排除することにより、残りの半導体素子のみを用いて正常に機能する半導体装置が得られる。
　一実施形態に係る半導体装置の製造方法は、前記半導体素子が、ＳｉＣ、ＧａＮ、又はダイヤモンドを含む素子であることを特徴としてもよい。
　この製造方法にあっては、チップ面積の拡大が難しく、電流容量の小さな半導体素子を用いる場合であっても、多数の半導体素子を並列接続することにより、装置全体として大電流化が実現される。
　一実施形態に係る半導体装置の製造方法は、前記半導体素子が、ダイオード又はトランジスタであることを特徴としてもよい。
　この製造方法にあっては、複数のダイオード又はトランジスタを並列に接続した半導体装置を構成するため、それぞれの半導体素子の電流容量が小さい場合であっても、装置全体として大電流化が実現される。
　一実施形態に係る半導体装置の製造方法は、各半導体素子の発熱の有無をサーモグラフィ、赤外線顕微鏡、又は温度センサにより検知することを特徴としてもよい。
　半導体素子の発熱の有無を検知する手段として、サーモグラフィ、赤外線顕微鏡を用いた場合、これらの熱映像装置で生成される温度分布画像を解析することにより、発熱の有無が検知される。また、半導体素子の発熱の有無を検知する手段として、熱電対、サーミスタ等の温度センサを用いた場合、例えば電圧の変化により発熱の有無が検知される。
　一実施形態に係る半導体装置の製造方法は、各半導体素子にサーモラベル又はサーモペイントを付し、該サーモラベル又はサーモペイントの色の変化により各半導体素子の発熱の有無を検知することを特徴としてもよい。
　この製造方法にあっては、各半導体素子に付されたサーモラベル又はサーモペイントの色の変化より、各半導体素子の発熱の有無が検知される。
　本発明によれば、複数の半導体素子を実装基板上に組み込んだ後であっても、実装時に発生した不良を各半導体素子の発熱の有無により検知することができ、不良が発生した半導体素子のみを排除することにより、残りの半導体素子のみを用いて正常に機能する半導体装置を得ることができる。この結果、従来のように、半導体装置を構成する半導体素子の１つが不良となった場合であっても、装置全体が機能せずに残りの半導体素子が無駄になることがなくなり、装置製造時の歩留まりを向上させることができる。
図１は、第１の実施の形態に係る半導体装置の製造方法の概略を説明する説明図である。 図２は、ＳｉＣ半導体チップの実装例を示す模式図である。 図３は、ＳｉＣ半導体チップの他の実装例を示す模式図である。 図４は、不良チップを自動的に排除するためのシステム構成を説明する説明図である。 図５は、第１の実施の形態に係る半導体装置の製造方法を示すフローチャートである。 図６は、第２の実施の形態に係る半導体装置の製造方法の概略を説明する説明図である。 図７は、第３の実施の形態に係る半導体装置の製造方法の概略を説明する説明図である。
　以下、本発明をその実施の形態を示す図面に基づいて具体的に説明する。
　第１の実施の形態
　図１は、第１の実施の形態に係る半導体装置の製造方法の概略を説明する説明図である。本実施の形態に係る半導体装置の製造方法は、複数のＳｉＣ半導体チップ２０を並列に接続してなる回路を実装基板１０上に形成する実装工程（図１（ａ））と、実装されたＳｉＣ半導体チップ２０に不良が発生したか否かを検査する検査工程（図１（ｂ））とを含む。
　ＳｉＣ半導体チップ２０は、１～１０Ａ程度の電流容量を有する小容量チップである。複数のＳｉＣ半導体チップ２０を実装基板１０上で並列に接続することにより、大電流化が可能な半導体装置（例えば、パワーデバイス）を実現する。ＳｉＣ半導体チップ２０は、２ｍｍ角程度の大きさを有し、実装基板１０上に直線状又はマトリクス状に数ミリ間隔で配置される。実装基板１０上にＳｉＣ半導体チップ２０を実装する手法としては、ＳｉＣ半導体チップ２０の種類に応じて適宜の手法を採用することができる。図２は、ＳｉＣ半導体チップ２０の実装例を示す模式図である。図２に示した例では、実装するＳｉＣ半導体チップ２０として、表面電極２１及び裏面電極２２を有し、厚み方向に電流が流れるＳｉＣダイオードを用いている。また、実装基板１０は、シリコンナイトライド、アルミナイトライド等の絶縁基板１１の表面及び裏面にプリント配線（金属面１２，１３）を形成した基板を用いることができる。ＳｉＣダイオードの裏面電極２２を、実装基板１０表面側の金属面１２に半田付けや導電樹脂で固定すると共に、ＳｉＣダイオードの表面電極２１を、実装基板１０裏面側の金属面１３にワイヤーボンド２３で配線することにより、複数のＳｉＣダイオードを実装基板１０上に並列に実装することができる。
　ＳｉＣダイオードが実装された実装基板１０は、例えば、上蓋３１付きの保護ケース３０内に収容され、実装基板１０と保護ケース３０との間の空間に放熱性、防湿性等の性質を有するジェル４０が充填される。
　図３は、ＳｉＣ半導体チップ２０の他の実装例を示す模式図である。図３に示した例では、ＳｉＣ半導体チップ２０として、２つの端子を有するＳｉＣダイオードを用いている。また、実装基板１０は、上記と同様、絶縁基板１１の両面にプリント配線（金属面１２，１３）を形成した基板を用いることができる。ＳｉＣダイオードの２つの端子２４，２５をそれぞれ実装基板１０の表面側及び裏面側の金属面１２，１３に半田付けすることにより、複数のＳｉＣダイオードを実装基板１０上に並列に実装する。また、ＳｉＣダイオードが実装された実装基板１０は、例えば、上蓋３１付きの保護ケース３０内に収容され、実装基板１０と保護ケース３０との間の空間に放熱性、防湿性等の性質を有するジェル４０が充填される。
　実装基板１０に実装するＳｉＣ半導体チップ２０の個数は任意であるが、予め不良が見込まれる分だけ多くＳｉＣ半導体チップ２０を実装し、所要の電流容量を満たすことが望ましい。なお、図２及び図３では、ＳｉＣ半導体チップ２０としてＳｉＣダイオードを実装する構成について説明したが、実装するチップはダイオードに限らず、トランジスタであってもよい。
　図１（ｂ）に示す検査工程では、実装工程で実装したＳｉＣ半導体チップ２０に不良が発生したか否かを検査する。不良チップは外観では判別不能であるため、目視により不良チップを同定して排除することは不可能である。不良チップは電極間（端子間）で電気的に短絡して不良となっているので、本実施の形態では、これを利用して不良チップの同定を行う。具体的には、まず、各ＳｉＣ半導体チップ２０の電極間（端子間）に電圧を印加する。不良チップは電極間（端子間）が短絡しているため、電圧を印加することにより数ミリアンペア程度の電流が流れて発熱する。この発熱を検知することにより、不良チップの同定を行う。
　不良チップでの発熱を検知する手段として、対象物の温度分布を映像（画像）として出力するサーモグラフィ、赤外線顕微鏡等の熱映像装置５０を用いることができる。上述したように、ＳｉＣ半導体チップ２０は、２ｍｍ角程度の大きさを有し、実装基板１０上に数ミリ間隔で配置されるため、１ｍｍ以下の空間分解能を有する熱映像装置５０であればよい。また、電圧を印加することによって、不良チップは、周囲の実装基板１０や他の正常なＳｉＣ半導体チップ２０の温度（室温）と比較して５～１０℃程度上昇するため、１℃程度以下の温度分解能を有する熱映像装置５０を用いればよい。なお、検査工程では、熱映像装置５０により温度分布画像を撮影するため、保護ケース３０の上蓋３１が取り外される。
　熱映像装置５０により出力される温度分布画像を解析し、実装基板１０上で温度上昇が認められる画像領域を特定することにより、不良チップを同定することができる。検査工程において不良チップを同定した場合、不良チップの配線を外して電気的に絶縁し、他のＳｉＣ半導体チップ２０による半導体装置として正常に機能させる。つまり、この半導体装置は、不良チップを除く他のＳｉＣ半導体チップ２０によって構成される。従来では、実装しているＳｉＣ半導体チップ２０のうち、何れか１つのＳｉＣ半導体チップ２０の電極間（端子間）が短絡して不良となった場合、目的の半導体装置として機能しなくなり、他のＳｉＣ半導体チップ２０が無駄となったが、本実施の形態では、不良チップのみを同定して排除することができるため、他の正常なＳｉＣ半導体チップ２０を無駄にせずに済み、実装時の歩留まりを向上させることができる。
　不良チップの排除は、不良と同定されたＳｉＣ半導体チップ２０を、他の正常なＳｉＣ半導体チップ２０から電気的に絶縁することにより行う。このため、不良と同定されたＳｉＣ半導体チップ２０の配線を切断する。配線の切断は、人の手により行ってもよく、レーザ加工装置１１０等の既知の装置を用いて行ってもよい。
　図４は、不良チップを自動的に排除するためのシステム構成を説明する説明図である。図４に示すシステムは、実装基板１０の温度分布画像を撮影する熱映像装置５０、熱映像装置５０で得られた温度分布画像の解析結果を基に不良チップの配線を切断するレーザ加工装置１１０、及び検査対象の実装基板１０が載置されるＸＹステージ１２０を備える。また、同システムは、実装基板１０上のＳｉＣ半導体チップ２０に電圧を印加する電源（不図示）、熱映像装置５０で撮影された温度分布画像を解析する画像解析部５２及び不良判定部５３、レーザ加工装置１１０の動作を制御する加工制御部１１１、及びＸＹステージ１２０の動作を制御するステージ制御部１２１を備える。
　これらのハードウェア各部の動作は、システム制御部１００により制御される。また、システム制御部１００には、熱映像装置５０で撮影された温度分布画像や作業者に通知すべき情報を表示するディスプレイ１５２、作業者による操作を受付ける操作部１５１が接続されている。
　熱映像装置５０は、ＸＹステージ１２０上に載置された実装基板１０の表面温度を検知し、対象物の温度分布を色により表した温度分布画像を生成して出力する。熱映像装置５０から出力される温度分布画像は画像メモリ５１に一時的に記憶される。なお、熱映像装置５０による実装基板１０の撮影に先立ち、熱映像装置５０と検査対象の実装基板１０との位置関係が一定となるように、ＸＹステージ１２０を利用して位置調整を行う。
　画像解析部５２は、画像メモリ５１に一時的に記憶された温度分布画像について画像解析を行う。具体的には、温度分布画像から周囲と比較して温度が５～１０℃以上高くなっている画像領域を抽出する処理、抽出した画像領域の温度分布画像内での位置を特定する処理を行う。特定する位置は、温度分布画像内での絶対位置であってもよく、何らかの基準位置を設けておき、この基準位置に対する相対位置であってもよい。画像解析部５２は、画像領域の抽出結果を不良判定部５３に通知し、画像領域の位置を示す位置情報をシステム制御部１００に通知する。
　不良判定部５３は、画像解析部５２からの通知に基づき、検査対象の実装基板１０に不良チップが含まれるか否かの判定を行う。不良判定部５３は、画像解析部５２から通知される抽出結果が、周囲と比較して温度が５～１０℃以上高くなっている画像領域を抽出したことを示す場合、検査対象の実装基板１０に不良チップが存在すると判定し、画像解析部５２から通知される抽出結果が、前記画像領域を抽出しなかったことを示す場合、不良チップが存在しなかったと判定する。不良判定部５３は、判定結果をシステム制御部１００に通知する。
　システム制御部１００は、実装基板１０に不良チップが存在する旨の判定結果を不良判定部５３から受けた場合、画像解析部５２から通知される位置情報を基にＸＹステージ１２０を制御するための制御コマンドを生成し、ステージ制御部１２１へ送出する。ステージ制御部１２１は、制御コマンドに基づいてＸＹステージ１２０を制御し、実装基板１０がレーザ加工装置１１０の対向位置となるように位置調整を行う。また、システム制御部１００は、不良チップの配線を切断するために、ＸＹステージ１２０の制御により実装基板１０の位置を微調整しながら、加工制御部１１１に制御コマンドを送出してレーザ加工装置１１０を制御し、目的の配線部分にレーザを照射することによって配線の切断を行う。
　図５は、本実施の形態に係る半導体装置の製造方法を示すフローチャートである。実装工程において、実装基板１０へのＳｉＣ半導体チップ２０の実装を行う（ステップＳ１）。本実施の形態では、複数のＳｉＣ半導体チップ２０が並列接続となるように、実装基板１０への実装を行う。実装工程では、この後、実装基板１０を保護ケース３０に収容する工程、実装基板１０上のチップを保護するためのジェル４０を充填する工程などを実施する。
　実装工程を終えた後、以下で説明する検査工程を実施する。検査工程では、まず、実装基板１０上の各ＳｉＣ半導体チップ２０に電圧を印加する（ステップＳ２）。電圧の印加は、どのような手法を用いても良いが、全てのＳｉＣ半導体チップ２０に同時的に電圧が印加されるように、各ＳｉＣ半導体チップ２０の電極間（端子間）に電圧を印加する。また、次ステップでの温度分布画像の撮影のため、ステージ制御部１２１を制御することによって、検査対象の実装基板１０が熱映像装置５０の撮影領域内に入るようにＸＹステージ１２０による位置決めを行う。
　電圧を印加してから適宜の時間が経過した場合、熱映像装置５０を用いて実装基板１０を表面側から撮影し、実装基板１０の温度分布画像を取得する（ステップＳ３）。取得した温度分布画像は、画像メモリ５１に一時的に記憶される。画像解析部５２は、画像メモリ５１に一時的に記憶された温度分布画像について画像解析を行う（ステップＳ４）。
　不良判定部５３は、画像解析部５２による画像解析の結果を基に、実装基板１０の表面や他のＳｉＣ半導体チップ２０と比べて温度が高くなっているＳｉＣ半導体チップ２０が存在するか否かを判断することにより、不良チップの有無を判定する（ステップＳ５）。実装されているＳｉＣ半導体チップ２０に不良チップが存在しないと判定した場合には（Ｓ５：ＮＯ）、本フローチャートによる処理を終了する。
　実装されているＳｉＣ半導体チップ２０に不良チップが存在すると判定した場合（Ｓ５：ＹＥＳ）、画像解析部５２は、画像メモリ５１に記憶されている温度分布画像を基に不良チップの位置を特定し、実装基板１０上での不良チップの位置を算出する（ステップＳ６）。なお、不良チップの位置の算出は、ステップＳ４での画像解析時に併せて行ってもよい。
　算出された不良チップの位置情報は、システム制御部１００に通知される。システム制御部１００は、画像解析部５２から通知される不良チップの位置情報に基づき、切断すべき不良チップの配線を決定し、ステージ制御部１２１及び加工制御部１１１を制御して、目的の配線を切断することにより不良チップを排除する（ステップＳ７）。例えば、切断すべき配線の位置がレーザ加工装置１１０のレーザ照射位置と一致するようにＸＹステージ１２０による位置調整を行い、ＸＹステージ１２０を固定した状態でレーザ照射を行って、目的の配線を切断する。また、切断すべき配線の位置がレーザ照射位置の近傍となるようにＸＹステージ１２０による位置調整を行ってから、レーザ照射を行い、切断すべき配線がレーザ照射位置を通過するようにＸＹステージ１２０により移動させ、目的の配線を切断する構成としてもよい。
　なお、図５に示したフローチャートでは、温度分布画像の画像解析により不良チップを同定し、自動的に不良チップを排除する手順を示したが、手順の一部に作業者による操作を受け付けてもよい。例えば、温度分布画像の画像解析に基づき、不良チップの位置を算出するステップＳ６までの処理を行い、不良チップの位置情報をディスプレイ１５２を通じて作業者に通知する。作業者は、ディスプレイ１５２を通じて通知される情報を基に、不良チップの配線を切断する作業を行い、不良チップを排除する。
　また、画像解析部５２による温度分布画像の解析、及び不良判定部５３による不良チップの有無の判定を行わずに、熱映像装置５０で取得した温度分布画像をディスプレイ１５２に表示するようにしてもよい。温度分布画像では、周囲と比較して温度が高くなっている不良チップの存在を、周囲とは異なる表示色で示すことが可能である。そのため、作業者は、画像解析に頼ることなく、不良チップの存在を温度分布画像により視認することができる。また、操作部１５１を通じてＸＹステージ１２０及びレーザ加工装置１１０の操作を受け付けることにより、ディスプレイ１５２に表示された温度分布画像を見ながら、不良チップの配線を切断することも可能である。
　第２の実施の形態
　第１の実施の形態では、サーモグラフィ、赤外線顕微鏡等の熱映像装置５０を用いて不良チップを同定する方法を説明したが、不良チップでの発熱を検知する手段として、発熱により色が変化するサーモラベルやサーモペイント等の示温材を用いることができる。本実施の形態では、サーモラベルやサーモペイント等の示温材を用いて不良チップを同定する方法について説明する。
　第２の実施の形態では、各ＳｉＣ半導体チップ２０での発熱の有無をサーモラベル、サーモペイント等の示温材を用いて検知する。図６は、第２の実施の形態に係る半導体装置の製造方法の概略を説明する説明図である。第２の実施の形態に係る半導体装置の製造方法は、第１の実施の形態と同様に、複数のＳｉＣ半導体チップ２０を並列に接続してなる回路を実装基板１０上に形成する実装工程（図６（ａ））と、実装されたＳｉＣ半導体チップ２０に不良が発生したか否かを検査する検査工程（図６（ｂ））とを含む。
　実装工程は、ＳｉＣ半導体チップ２０の実装前又は実装後にサーモラベル、サーモペイント等の示温材６０を各ＳｉＣ半導体チップ２０に付す工程を含むところが第１の実施の形態と異なり、他の工程は第１の実施の形態と同様である。サーモラベルを各ＳｉＣ半導体チップ２０に付す場合、粘着テープなどの粘着材を用いてＳｉＣ半導体チップ２０の表面に貼付する。また、サーモペイントを用いる場合には、ＳｉＣ半導体チップ２０の表面に塗布すればよい。
　検査工程では、各ＳｉＣ半導体チップ２０に付した示温材６０の色の変化により、電圧印加時の各ＳｉＣ半導体チップ２０の発熱の有無を検知し、不良チップの同定を行う。第２の実施の形態では、示温材６０を付しているので、不良チップの有無を作業者による目視により確認することができる。不良チップの存在を確認した場合には、手作業により不良チップの配線を外して絶縁する。なお、図６（ｂ）では、左端から４つ目のＳｉＣ半導体チップ２０に温度上昇があり、示温材６０の色が変化している様子を示している。
　また、検査工程において、電圧を印加した状態で実装基板１０を表面側からＣＣＤカメラ等の撮像装置で撮像し、得られた画像（カラー画像又はモノクロ画像）を解析することにより、各ＳｉＣ半導体チップ２０に付された示温材６０の色の変化を検知する構成としてもよい。この場合、第１の実施の形態の図４と同様のシステムを構築することにより、自動的に不良チップを同定し、不良チップの配線を切断することが可能となる。
　第３の実施の形態
　不良チップでの発熱を検知する手段として、サーモグラフィ、赤外線顕微鏡等の熱映像装置５０、サーモラベルやサーモペイント等の示温材６０の他に、熱電対、サーミスタ等を利用した温度センサを用いることも可能である。本実施の形態では、熱電対、サーミスタ等を利用した温度センサを用いて不良チップを同定する方法について説明する。
　第３の実施の形態では、各ＳｉＣ半導体チップ２０での発熱の有無を熱電対、サーミスタ等の温度センサを用いて検知する。図７は、第３の実施の形態に係る半導体装置の製造方法の概略を説明する説明図である。第３の実施の形態に係る半導体装置の製造方法は、第１の実施の形態と同様に、複数のＳｉＣ半導体チップ２０を並列に接続してなる回路を実装基板１０上に形成する実装工程（図７（ａ））と、実装されたＳｉＣ半導体チップ２０に不良が発生したか否かを検査する検査工程（図７（ｂ））とを含む。
　実装工程については、第１の実施の形態と全く同様である。検査工程では、各ＳｉＣ半導体チップ２０の表面に温度センサ７０を接触させ、その都度、表面温度の計測を行う。計測の結果、ＳｉＣ半導体チップ２０の表面温度が室温から５～１０℃以上高くなっている場合、そのチップは不良であると判定し、手作業により不良チップの配線を外して絶縁する。
　また、ＳｉＣ半導体チップ２０と同数の温度センサ７０を配した計測装置を構成し、この計測装置を用いて各ＳｉＣ半導体チップ２０の温度を一度に計測するようにしてもよい。この場合、計測装置による計測結果に基づき、不良チップの有無を判定することができるため、第１の実施の形態の図４と同様のシステムを構築することにより、自動的に不良チップを同定し、不良チップの配線を切断することが可能となる。
　なお、第１から第３の実施の形態では、ＳｉＣ半導体チップ２０を用いて半導体装置を製造する方法について説明したが、ＳｉＣ半導体チップ２０に限らず、ＧａＮ（ガリウムナイトライド）又はダイヤモンドを含む小容量チップを用いて、上記と同様の製造方法により、半導体装置を製造することも可能である。
　また、第１から第３の実施の形態では、複数のＳｉＣ半導体チップ２０を並列に接続した半導体装置について説明したが、ＳｉＣ半導体チップ２０の他に、適宜の制御回路、駆動回路、保護回路等を実装した半導体装置であってもよいことは勿論のことである。
　また、半導体素子がＳｉＣ、ＧａＮ、又はダイヤモンドを含む素子である場合、チップ面積の拡大が難しく、電流容量の小さな半導体素子を用いる場合であっても、多数の半導体素子を並列接続することにより、装置全体として大電流化を実現することができ、各種のパワーデバイスとして実用化が可能となる。
　また、第１から第３の実施の形態では、複数のダイオード又はトランジスタを並列に接続した半導体装置が構成されるので、それぞれの半導体素子の電流容量が小さい場合であっても、装置全体として大電流化を実現することができ、各種のパワーデバイスとして実用化が可能となる。
　また、第１の実施の形態では、半導体素子の発熱の有無を検知する手段として、サーモグラフィ、赤外線顕微鏡を用いるため、これらの熱映像装置で生成される温度分布画像を表示装置に表示したり、解析装置で解析したりすることにより、発熱の有無を検知することができる。また、第３の実施の形態では、半導体素子の発熱の有無を検知する手段として、熱電対、サーミスタ等の温度センサを用いるため、例えば電圧の変化により発熱の有無を検知することができる。
　また、第２の実施の形態では、各半導体素子に付されたサーモラベル又はサーモペイントの色の変化より、各半導体素子の発熱の有無を検知することができる。また、目視により発熱の有無を検知することができるため、製品出荷前の検査だけでなく、製品使用時であっても各半導体素子の不良の発生を容易に見つけ出すことができる。
　本発明は、実装プロセスで発生する不良チップを目視により同定して当該不良チップを排除することができる半導体装置の製造方法として利用可能である。
　１０　実装基板
　２０　ＳｉＣ半導体チップ
　３０　保護ケース
　５０　熱映像装置
　６０　示温材
　７０　温度センサ

Claims (5)

  1. 　複数の半導体素子を並列に接続してなる回路を基板上に形成する工程と、前記回路を構成する半導体素子を検査する検査工程とを含む半導体装置の製造方法において、
    　前記検査工程は、
    　前記基板上に形成した回路に含まれる各半導体素子に電圧を印加する工程と、
    　電圧を印加したことに伴う各半導体素子の発熱の有無を検知する工程と、
    　発熱を検知した半導体素子と他の半導体素子との間の接続を切断する工程と
    　を含む、半導体装置の製造方法。
  2. 　前記半導体素子は、ＳｉＣ、ＧａＮ、又はダイヤモンドを含む素子である、請求項１に記載の半導体装置の製造方法。
  3. 　前記半導体素子は、ダイオード又はトランジスタである、請求項２に記載の半導体装置の製造方法。
  4. 　各半導体素子の発熱の有無をサーモグラフィ、赤外線顕微鏡、又は温度センサにより検知する、請求項１から請求項３の何れか１つに記載の半導体装置の製造方法。
  5. 　各半導体素子にサーモラベル又はサーモペイントを付し、該サーモラベル又はサーモペイントの色の変化により各半導体素子の発熱の有無を検知する、請求項１から請求項３の何れか１つに記載の半導体装置の製造方法。
PCT/JP2011/061322 2010-06-03 2011-05-17 半導体装置の製造方法 WO2011152204A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
EP11789613.4A EP2579029A1 (en) 2010-06-03 2011-05-17 Method for manufacturing semiconductor device
KR1020127030320A KR20130094205A (ko) 2010-06-03 2011-05-17 반도체 장치의 제조 방법
CN2011800257354A CN102906563A (zh) 2010-06-03 2011-05-17 半导体装置的制造方法
US13/700,976 US20130089936A1 (en) 2010-06-03 2011-05-17 Method for manufacturing semiconductor device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010-128196 2010-06-03
JP2010128196A JP2011254021A (ja) 2010-06-03 2010-06-03 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
WO2011152204A1 true WO2011152204A1 (ja) 2011-12-08

Family

ID=45066583

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2011/061322 WO2011152204A1 (ja) 2010-06-03 2011-05-17 半導体装置の製造方法

Country Status (7)

Country Link
US (1) US20130089936A1 (ja)
EP (1) EP2579029A1 (ja)
JP (1) JP2011254021A (ja)
KR (1) KR20130094205A (ja)
CN (1) CN102906563A (ja)
TW (1) TW201201302A (ja)
WO (1) WO2011152204A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2869341A4 (en) * 2012-06-28 2015-05-06 Sumitomo Electric Industries SEMICONDUCTOR COMPONENT AND SEMICONDUCTOR COMPONENT MANUFACTURING METHOD
JP2015129725A (ja) * 2014-01-09 2015-07-16 日本写真印刷株式会社 微細配線短絡箇所の特定装置、微細配線短絡箇所の修理装置、微細配線短絡箇所の特定方法、及び微細配線短絡箇所の修理方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013214596A (ja) * 2012-04-02 2013-10-17 Sumitomo Electric Ind Ltd 半導体デバイス
CN102798012A (zh) * 2012-07-31 2012-11-28 苏州晶雷光电照明科技有限公司 耐用型led灯泡
JP6123500B2 (ja) * 2013-06-05 2017-05-10 住友電気工業株式会社 半導体モジュール
CN105489521B (zh) * 2014-10-09 2019-08-23 北京北方华创微电子装备有限公司 一种测温晶片及测温晶片的制备方法
CN110736909B (zh) * 2019-10-18 2022-09-20 北京华峰测控技术股份有限公司 半导体器件封装检测方法、计算机设备及可读存储介质

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06207914A (ja) * 1993-01-11 1994-07-26 Hitachi Ltd 欠陥検出方法と装置および赤外線検出方法と装置
JP2001024204A (ja) * 1999-07-06 2001-01-26 Canon Inc 太陽電池モジュールの検査装置ならびに検査方法
JP2004095670A (ja) 2002-08-29 2004-03-25 Toshiba Corp 半導体装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5440566A (en) * 1991-09-23 1995-08-08 Southwest Research Institute Fault detection and diagnosis for printed circuit boards
EP1450415A3 (en) * 1993-04-28 2005-05-04 Nichia Corporation Gallium nitride-based III-V group compound semiconductor device
EP1580567A3 (en) * 1998-09-28 2006-11-29 NEC Electronics Corporation Device and method for nondestructive inspection on semiconductor device
CN1242273C (zh) * 2001-05-30 2006-02-15 株式会社萌利克 半导体电路的检测方法和检测装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06207914A (ja) * 1993-01-11 1994-07-26 Hitachi Ltd 欠陥検出方法と装置および赤外線検出方法と装置
JP2001024204A (ja) * 1999-07-06 2001-01-26 Canon Inc 太陽電池モジュールの検査装置ならびに検査方法
JP2004095670A (ja) 2002-08-29 2004-03-25 Toshiba Corp 半導体装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2869341A4 (en) * 2012-06-28 2015-05-06 Sumitomo Electric Industries SEMICONDUCTOR COMPONENT AND SEMICONDUCTOR COMPONENT MANUFACTURING METHOD
JP2015129725A (ja) * 2014-01-09 2015-07-16 日本写真印刷株式会社 微細配線短絡箇所の特定装置、微細配線短絡箇所の修理装置、微細配線短絡箇所の特定方法、及び微細配線短絡箇所の修理方法

Also Published As

Publication number Publication date
EP2579029A1 (en) 2013-04-10
CN102906563A (zh) 2013-01-30
KR20130094205A (ko) 2013-08-23
TW201201302A (en) 2012-01-01
US20130089936A1 (en) 2013-04-11
JP2011254021A (ja) 2011-12-15

Similar Documents

Publication Publication Date Title
WO2011152204A1 (ja) 半導体装置の製造方法
US10068814B2 (en) Apparatus and method for evaluating semiconductor device comprising thermal image processing
US20150162299A1 (en) Integrated wire bonder and 3d measurement system with defect rejection
JP4136832B2 (ja) 半導体レーザーダイオードチップの検査方法および検査装置
US9995786B2 (en) Apparatus and method for evaluating semiconductor device
JP6988219B2 (ja) 半導体装置、半導体モジュール及び半導体装置の試験方法
JP7157410B2 (ja) 半導体検査装置及び半導体検査方法
JP5420461B2 (ja) 温度センサ接合部検査装置、及び、温度センサ接合部検査方法
Andersson et al. Lock-in thermography failure detection on multilayer ceramic capacitors after flex cracking and temperature–humidity–bias stress
Martin et al. Online condition monitoring methodology for power electronics package reliability assessment
JP2012042393A (ja) はんだ接合部の非破壊による劣化診断方法
US5407275A (en) Non-destructive test for inner lead bond of a tab device
KR100905782B1 (ko) 반도체 패키지의 비파괴-파괴 검사 방법 및 장치
US11307223B2 (en) Inspection device and method of controlling temperature of probe card
JP2013032965A (ja) 半導体装置の検査装置及び半導体装置の検査方法
TW200409914A (en) Method and device for the detection of defective printed circuit board blanks
KR20190119372A (ko) 시모스 이미지 센서의 검사 방법 및 이를 수행하기 위한 장치
JP2006051509A (ja) レーザートリミング装置
US20150078414A1 (en) Method of testing semiconductor device and apparatus of testing semiconductor device
JP2009094393A (ja) 検査用装置及びそれを用いた検査方法
JPH09266238A (ja) 電子回路の欠陥検査装置
JP3953856B2 (ja) ヒータの発熱検査方法及びヒータ自動検査機
JP2012037411A (ja) 半導体装置の検査方法及び検査装置
JP2009075023A (ja) 多層型電子部品モジュールの接合部検査方法
JP2014089076A (ja) 電流のリーク箇所の検出方法

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 201180025735.4

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 11789613

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 20127030320

Country of ref document: KR

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 2011789613

Country of ref document: EP

NENP Non-entry into the national phase

Ref country code: DE

WWE Wipo information: entry into national phase

Ref document number: 13700976

Country of ref document: US