JP4136832B2 - 半導体レーザーダイオードチップの検査方法および検査装置 - Google Patents

半導体レーザーダイオードチップの検査方法および検査装置 Download PDF

Info

Publication number
JP4136832B2
JP4136832B2 JP2003274511A JP2003274511A JP4136832B2 JP 4136832 B2 JP4136832 B2 JP 4136832B2 JP 2003274511 A JP2003274511 A JP 2003274511A JP 2003274511 A JP2003274511 A JP 2003274511A JP 4136832 B2 JP4136832 B2 JP 4136832B2
Authority
JP
Japan
Prior art keywords
wafer
laser diode
diode chip
current
irradiation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003274511A
Other languages
English (en)
Other versions
JP2005039054A (ja
JP2005039054A5 (ja
Inventor
重光 芝
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2003274511A priority Critical patent/JP4136832B2/ja
Priority to TW093118671A priority patent/TWI245356B/zh
Priority to US10/879,060 priority patent/US7015051B2/en
Priority to EP04015767A priority patent/EP1498727B1/en
Priority to DE602004020550T priority patent/DE602004020550D1/de
Priority to KR1020040054978A priority patent/KR100633460B1/ko
Publication of JP2005039054A publication Critical patent/JP2005039054A/ja
Priority to US11/287,458 priority patent/US7332362B2/en
Publication of JP2005039054A5 publication Critical patent/JP2005039054A5/ja
Application granted granted Critical
Publication of JP4136832B2 publication Critical patent/JP4136832B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/302Contactless testing
    • G01R31/308Contactless testing using non-ionising electromagnetic radiation, e.g. optical radiation
    • G01R31/311Contactless testing using non-ionising electromagnetic radiation, e.g. optical radiation of integrated circuits

Description

本発明は半導体デバイス、特に化合物半導体レーザダイオードデバイスのチップが集積されたウエハの解析、検査、例えば内部の結晶欠陥や電気的なストレス等による接合破壊を解析、検査するのに好適な、結晶欠陥観測、解析および検査方法、ならびに装置に関する。
一般的な化合物半導体レーザダイオードデバイスは、数種類の半導体の積層構造からなるレーザダイオードチップを中心に構成されている。レーザダイオードチップの内部には、積層された半導体の一部により構成され、レーザ光を閉じ込め、共振(共鳴)によりレーザ光を増幅させる発振器(ストライプ)が設けられている。このような化合物半導体レーザダイオード(以下、レーザダイオードという。)の故障解析や検査については、従来から、多くの技術が開発されてきた。
レーザダイオードの検査には、まず、電気的・光学的な特性測定がある。電気的特性としては、例えば、電流−スロープ効率特性や、電流−電圧特性等を例示することができ、これらの特性図より、所定の電気的・光学的特性を満たしているかどうかが判定される。同様に、光学的特性としては、例えば、電流−光出力特性が挙げられる。また、レーザダイオードチップの端面部のレーザ光発光位置における発光状態を2次元的に赤外カメラ等で捉え、その発光形状を観察し、良品と比較することによって異常を判別するニアフィールドパターン(NFP)観察法も良く知られている。この方法は、レーザダイオードチップを発光させた状態で発光位置を光学顕微鏡等で拡大し、赤外線カメラでその近視野像、すなわちNFPを捉え、これをモニタ画面に映し出すことで観察するものである(例えば、非特許文献1参照。)。
また、結晶欠陥による不良品をスクリーニングするために、完成品全数に対し上記の電気的・光学的特性を測定した後、高温環境下で動作を行い、一定時間経過後の光出力の変化などから不良品を判別するエージング手法も知られている。
小沼稔、柴田光義編著、「よくわかる半導体レーザ」、第2版、工学図書株式会社、1998年5月25日、p.107−140
以上説明したような従来の半導体レーザダイオードデバイスの検査・解析方法および装置については、次のような問題があった。
まず、電気的・光学的な特性測定方法では、当初より設計上の要求仕様を満足しない不良品は検出することができるが、チップ内部にある結晶欠陥等により時間経過と共に劣化する不良品は検出できない。また、NFP観察法は、レーザ光を反射する端面のみを観察するため、端面に光学情報として現れているCOD(光学損傷)破壊の損傷跡しか検出できない。したがって、チップ内部にある結晶欠陥等の異常を確認することは難しい。
一方、エージング手法では、全ての完成品に対し高温環境下での動作を実施しなければならず、また、エージング時にデバイスの破壊がないように、取り扱いや装置にも細心の注意が必要である。エージング時間も数時間から数十時間かかることがある。このためエージング手法は、レーザダイオードの製造コストの観点からは大きな課題がある。特にエージングに長時間を要することは、大量生産する際の大きな障害となり、製造コストの低減は望めない。エージングを省略するデバイスもあるが、その場合、これらデバイスを搭載した最終製品が市場に出荷された場合、寿命期待値よりも早く劣化が進み、早期の不具合を招く可能性がある。
さらに、これらの検査方法は基本的にはウエハから各チップを切り出した状態、あるいはデバイスとしてほぼ完成された状態で行う必要がある。このため、全数検査だと手間がかかり、抜き取り検査だと不良品を完全に検知することができない。不良が検出された場合に、それまでの工程が無駄になるという問題もある。
本発明は、以上の状況に鑑み、レーザダイオードチップ等の半導体デバイス内部の結晶欠陥や破壊痕等の異常の観察、検出を、ウエハの状態で、容易かつ確実に行うことのできる方法および装置を提供することを目的とする。
上記目的を達成するために、本発明の半導体レーザーダイオードチップウエハの検査方法は、半導体レーザーダイオードチップが集積されたウエハに、ウエハを構成する半導体のバンドギャップよりも小さく、かつウエハの内部を透過するだけのエネルギーを有するレーザー光を走査しながら照射する照射工程と、照射によりウエハの結晶欠陥に発生する熱起電力を、ウエハの上面と下面との間に現れる電圧または電流の変化により検出して表示する表示工程とを有する。
また、本発明のレーザーダイオードチップの検査装置は、半導体レーザーダイオードチップが集積されたウエハに、ウエハを構成する半導体のバンドギャップよりも小さく、かつウエハの内部を透過するだけのエネルギーを有するレーザー光を走査しながら照射する照射手段と、照射によりウエハの結晶欠陥に発生する熱起電力を、ウエハの上面と下面との間に現れる電圧または電流の変化により検出して表示する表示手段とを有する。
レーザー光が半導体レーザーダイオードの欠陥箇所に照射され欠陥(異常)個所が加熱されると、ゼーベック効果による熱起電力が生じ、ウエハ内に過渡的に電流が流れる。この電流の強度を検出することで、半導体レーザーダイオード内の発振器及び周辺領域に存在する欠陥を容易かつ高い信頼性で検出することができる。
電圧または電流の変化を検出する際に、ウエハの上面下面との間に順バイアスまたは逆バイアスを印加することができる。これにより、異常部の検出感度を上げることができ、検査の信頼性が向上する。
レーザ光の照射位置と、照射位置に対応する電圧または電流の変化をモニターに表示することにより検査結果を可視化することができる。これにより、欠陥の位置を視覚的に直接把握することが可能となり、検査の容易性、信頼性が向上する。
本発明は、また半導体レーザダイオードのウエハの面または面のいずれか一つの面のみに、各レーザダイオードチップのチップ単体用電極をあらかじめ設け、チップ単体用電極の設けられていない面から照射し、あるいは、ウエハの面または面の少なくとも一つの面に、各レーザダイオードチップの発振器に沿って開口を有するチップ単体用電極をあらかじめ設け、開口から照射を行うことができる。これによって、半導体レーザダイオードにおいて最終的に必要となるチップ単体用電極をあらかじめ装着することが可能となり、製造工程の簡素化に寄与する。
以上説明したように、本発明によれば、化合物半導体レーザダイオードチップをはじめとする半導体デバイスが集積されたウエハに内在している結晶欠陥や、電気的なストレスなどによる結晶破壊を精度良く検出することができ、原因究明及び効果的な対策をとることが可能となる。また、ウエハの段階で全数検査が可能であるため、後工程に不良品が混入する可能性が減少し、製造コストの低減にも寄与する。
以下、本発明の実施の形態を、図を参照して説明する。 図1は、本発明の実施形態による半導体デバイスチップウエハの検査装置の全体構成概念図である。
試料台21は試料となる半導体デバイスチップウエハ(以下、ウエハ2という。)を設置する台である。試料台21の上には、化合物半導体レーザダイオードチップ(以下レーザダイオードチップ1という。)が集積されたウエハ2が搭載され、固定される。ウエハ2は全体を1回の検査対象としてもよいが、検査装置の制約等から、例えば、レーザダイオードチップ1の列ごとに帯状に切出す等、ウエハ2をあらかじめ適宜の大きさ、個数に分割することもできる。
ウエハ2の上面および下面には、各々上部電極6と下部電極7が設けられており、これらの電極はアノード9aおよびカソード9bと接続されている。アノード9aおよびカソード9bの他端は、電流変化検出/増幅部23と接続されている。電流変化検出/増幅部23は、ウエハ2の各点にレーザ光13を照射した瞬間のウエハ2の内部に発生する電流の変化を検出し、増幅する。
試料台21には、ウエハ2に電圧を供給する電圧供給部22が接続されている。また、試料台21には、ウエハ2の温度を制御するための温度制御部24が、熱媒体用パイプ25を介して接続されている。
試料台21の上部には、レーザ光13を発生させ、ウエハ2上にレーザ光13を走査させるレーザ光発生/走査部11が設けられている。また、レーザ光発生/走査部11と試料台21との間には、レーザ光13の光束を絞るための顕微鏡12が設けられている。レーザ光発生/走査部11および顕微鏡12は、ウエハ2の個々のレーザダイオードチップ1にある発振器(図示せず)の周辺部を、順次上面から垂直方向に観測できる。
制御部31は、レーザ光発生/走査部11、電流変化検出/増幅部23および温度制御部24に接続されており、レーザ光13の走査位置、ウエハ2の電流変化、ウエハ2に印加された温度、電圧等の情報を受け取り、処理・記憶する。制御部31はまた、観測結果を位置と輝度の情報に変換して表示するCRT32とも接続されており、必要に応じて処理・記憶した結果をCRT32に送出する。
次に、本実施形態によるウエハ2の検査方法を説明する。図2はその全体フローを概略示したものである。
まず、ウエハ2を試料台21に設置し、上部電極6と下部電極7とを装着する(ステップ51)。図3は上部電極6と下部電極7とが装着された状態を示している。図3(a)はウエハ2を上面から、図3(b)は下面から見た状況をそれぞれ示す。ウエハ2は、図3(a)に示すように、レーザダイオードチップ1が多数積層された面がレーザ光の照射を受ける面、すなわち上面となるようセットされている。下部電極7は試料台21の側に取り付けられるため、図3(b)に示すように、電流検出用の配線を行うための引出し部5が設けられている。上部電極6と下部電極7は、ウエハ2のレーザダイオードチップ1が設けられていない部位に装着される。ただし、上部電極6と下部電極7の大きさ、位置は、図3に示した態様に限定されず、レーザダイオードチップ1への照射の妨げとならない範囲で自由に設定できる。
次に、ウエハ2に装着された上部電極6にアノード9aを、引出し部5にカソード9bを、それぞれ接続する。アノード9a、カソード9bはさらに、電流変化検出/増幅部23に接続する(ステップ52)。
異常部の検出感度を上げるためには、ウエハ2に順バイアスや逆バイアスを印加するのが有効であるため、電圧供給部22からウエハ2に電圧を印加する(ステップ53)。また、同様に異常部の検出感度を上げる目的で、温度制御部24によってウエハ2の温度を制御する(ステップ54)。熱起電力電流は試料の温度に依存するため、温度制御部24が、ウエハ2の温度を熱起電力電流の発生効率が最も高くなるように制御することで、より信頼性の高い検査を実施することが可能となる。
次に、レーザ光発生/走査部11が、ウエハ2上を走査しながら、レーザ光13をレーザダイオードチップ1に順次照射する(ステップ55)。この際、レーザ光13はレーザダイオードチップ1の内部の発振器(図示せず)の長手方向に対して垂直に照射するように走査する。照射するレーザ光13は、光励起電流であるOBIC(Optical Beam Induced Current)電流の発生を極力抑えるために、被観測対象物であるウエハ2を構成する半導体のバンドギャップよりも低いエネルギー(波長が長い)を有し、かつウエハ2内を十分透過するエネルギー(波長が短い)を有している。
ウエハ2に欠陥等の異常部があると、レーザ光13の照射によるゼーベック効果により、熱起電力電流が発生する。ゼーベック効果とは2種類の金属等で構成した閉回路の2接点に温度差があると、起電力が生じ電流が流れる現象をいう。結晶欠陥等の異常が物性や組成が一部異なる箇所は、熱伝導や熱電能が周囲と異なるため、周辺と比較し、抵抗が増大または減少し、熱起電力に差が現れる。その結果、正常部と比較し電流が変化する。発生した電流は、上部電極6ならびに下部電極7からアノード9a、カソード9bを経由して電流変化検出/増幅部23に送られ、適宜増幅される(ステップ56)。増幅された微小電流は、各走査点でのレーザ光13の滞留時間で平均化し、電圧に変換し(ステップ57)、それをさらにA/D変換して、走査位置に対応した制御部31の内部にあるメモリーに記録される(ステップ58)。ウエハ2上にあるすべてのレーザダイオードチップ1の走査が終了したことを確認し(ステップ59)、レーザ光13の照射を終了する。
なお、アノード9a、カソード9bの間の電流を測定する代わりに、アノード9a、カソード9bの間の電圧を直接測定することも可能である。
制御部31は、さらにメモリー内の各走査点に対応する電圧値を輝度信号に変換し、走査点のデータとともにCRT32に送出する。CRT32はそのデータを画面上に2次元的に表示する(ステップ60)。これによって、レーザ光走査による照射箇所(異常部の有無)による電流の変化に対応したコントラストの変化が観測できる。輝度のほか、擬似カラー(例えば256階調表示)を用いることも可能である。また、不具合が発見されたレーザダイオードチップ1には例えばインクなどでマーキングすることもできる。これによって、不良品のレーザダイオードチップ1または不良なレーザダイオードチップ1を含むウエハ2を次工程に進ませないようにすることができる。
次に、本発明による半導体デバイスチップウエハの検査方法の第2の実施形態を説明する。本実施形態は、ウエハ2に形成されたレーザダイオードチップ1にチップ単体用電極18aがあらかじめ形成されている点が第1の実施形態と異なる。図4(a)はウエハ2を上面から、図4(b)は下面からそれぞれ示したものである。チップ単体用電極18aが形成されると、それによってレーザ光13の照射が妨害されて、有効な検査が困難となるため、チップ単体用電極18aが形成された面がレーザ光13の照射方向に対して裏側になるようセットされている。この結果、上部電極6はウエハ2のレーザダイオードチップ1が形成されていない面に、下部電極7および引出し部5はウエハ2のレーザダイオードチップ1が形成されている面に、それぞれ装着される。このような検査方法では、あらかじめチップ単体用電極18aを形成することが可能となり、製造工程の簡素化に寄与する。
次に、本発明による半導体デバイスチップウエハの検査方法の第3の実施形態を説明する。図5(a)はウエハ2を上面から、図5(b)は下面からそれぞれ示したものである。本実施例では第1の実施形態と同様、レーザダイオードチップ1が形成される面が上面、形成されない面が下面となっている。ウエハ2の上面のレーザダイオードチップ1にはチップ単体用電極18bがあらかじめ形成されているが、第2の実施形態と異なり、電極に開口41が設けられている。また、ウエハ2のレーザダイオードチップ1が形成されない面には他方のチップ単体用電極18cが形成されている。チップ単体用電極18cは特に開口を設けられておらず、レーザダイオードチップ1の全面を覆うような位置・形状としている。図6は、レーザダイオードチップ1を切り出した拡大図である。開口41は発振器8の上方にあり、発振器8へのレーザ光13の照射が妨害されないような形状となっている。また、上部電極6はウエハ2のレーザダイオードチップ1が形成されている面に、下部電極7および引出し部5はウエハ2のレーザダイオードチップ1が形成されていない面に、それぞれ装着される。以上のように発振器8の上方にレーザ光13の照射可能な開口をあらかじめ確保することによって、第1、第2の実施形態と同様の検査が可能となる。また、本実施形態ではあらかじめチップ単体用電極18b、18cの形成までを完了することが可能となり、製造工程の簡素化にも寄与する。
以上、いくつかの実施形態について説明したが、本発明の半導体デバイスチップウエハの検査方法および検査装置は、レーザ光の照射による熱起電力を利用する形態に限られない。その一例として、あらかじめ検査対象のウエハ2に電流を流し、その状態でレーザ光を照射するという方法が考えられる。これは、欠陥検出の原理として抵抗値の温度依存性を利用するものである。すなわち、レーザ光13の照射を受けた部分は温度が上昇し、これに伴いその部分での電気抵抗が変化するが、結晶欠陥があると、その電気抵抗の変化が正常な部位と異なる。例えば、ボイド等の欠陥があると、熱伝導が悪化し、温度上昇や電気抵抗の変化に差が生じる。このような原理に基づき欠陥箇所が特定可能である。この場合も、検出の感度を上げるために、レーザ光13を照射しない状態での電流量を減らすため、温度制御部24によってウエハ2の温度を制御することが有効である。
本発明の半導体デバイスチップウエハ検査装置の全体構成図である。 本発明の半導体デバイスの検査方法の全体フロー図である。 本発明の第1の実施形態による電極の装着方法の説明図である。 本発明の第2の実施形態による電極の装着方法の説明図である。 本発明の第3の実施形態による電極の装着方法の説明図である。 本発明の第3の実施形態によるレーザダイオードチップの外観図である。
符号の説明
1 レーザダイオードチップ
2 ウエハ
6 上部電極
7 下部電極
8 発振器
9a アノード
9b カソード
11 レーザ光発生/走査部
12 顕微鏡
13 レーザ光
18a、18b、18c チップ単体用電極
21 試料台
22 電圧供給部
23 電流変化検出/増幅部
24 温度制御部
25 熱媒体用パイプ
31 制御部
32 CRT
41 開口

Claims (10)

  1. 半導体レーザーダイオードチップが集積されたウエハに、該ウエハを構成する半導体のバンドギャップよりも小さく、かつ該ウエハの内部を透過するだけのエネルギーを有するレーザー光を走査しながら照射する照射工程と、
    前記照射により前記ウエハの結晶欠陥に発生する熱起電力を、前記ウエハの上面と下面との間に現れる電圧または電流の変化により検出して表示する表示工程とを有する、
    半導体レーザーダイオードチップウエハの検査方法。
  2. 前記電圧または電流の変化を検出する際に、前記ウエハの上面と下面との間に順バイアスまたは逆バイアスを印加する、請求項1に記載の検査方法。
  3. 半導体レーザーダイオードチップが集積されたウエハの上面と下面との間に一定の電流を流しながら、該ウエハに、該ウエハを構成する半導体のバンドギャップよりも小さく、かつ該ウエハの内部を透過するだけのエネルギーを有するレーザー光を走査しながら照射する工程と、
    前記ウエハの結晶欠陥への前記照射により発生する前記電流の変化を検出して表示する工程とを有する、
    半導体レーザーダイオードチップの検査方法。
  4. 前記表示は、前記レーザー光の照射位置と、該照射位置に対応する前記電圧または電流の変化との関係を画像に表示することにより行う、請求項1からのいずれか1項に記載の検査方法。
  5. 前記ウエハの上面または下面のいずれか一つの面のみに、各レーザーダイオードチップのチップ単体用電極をあらかじめ設ける工程をさらに有し、前記チップ単体用電極の設けられていない面から前記照射を行う、請求項1からのいずれか1項に記載の検査方法。
  6. 前記ウエハの上面または下面の少なくとも一つの面に、各レーザーダイオードチップの発振器に沿って開口を有するチップ単体用電極をあらかじめ設ける工程をさらに有し、前記開口から前記照射を行う、請求項1からのいずれか1項に記載の検査方法。
  7. 半導体レーザーダイオードチップが集積されたウエハに、該ウエハを構成する半導体のバンドギャップよりも小さく、かつ該ウエハの内部を透過するだけのエネルギーを有するレーザー光を走査しながら照射する照射手段と、
    前記照射により前記ウエハの結晶欠陥に発生する熱起電力を、前記ウエハの上面と下面との間に現れる電圧または電流の変化により検出して表示する表示手段とを有する、
    半導体レーザーダイオードチップの検査装置。
  8. 前記電圧または電流の変化を検出する際に、前記ウエハの上面と下面との間に順バイアスまたは逆バイアスを印加する手段をさらに有する、請求項に記載の検査装置。
  9. 半導体レーザーダイオードチップが集積されたウエハの上面と下面との間に一定の電流を流しながら、該ウエハに、該ウエハを構成する半導体のバンドギャップよりも小さく、かつ該ウエハの内部を透過するだけのエネルギーを有するレーザー光を走査しながら照射する照射手段と、
    前記ウエハの結晶欠陥への前記照射により発生する前記電流の変化を検出して表示する表示手段とを有する、
    半導体レーザーダイオードチップの検査装置。
  10. 前記表示手段は、前記レーザー光の照射位置と、該照射位置に対応する前記電圧または電流の変化をモニターに表示する手段である、請求項からのいずれか1項に記載の検査装置。
JP2003274511A 2003-07-15 2003-07-15 半導体レーザーダイオードチップの検査方法および検査装置 Expired - Fee Related JP4136832B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2003274511A JP4136832B2 (ja) 2003-07-15 2003-07-15 半導体レーザーダイオードチップの検査方法および検査装置
TW093118671A TWI245356B (en) 2003-07-15 2004-06-25 Method for inspecting semiconductor device
US10/879,060 US7015051B2 (en) 2003-07-15 2004-06-30 Method for inspecting semiconductor device
DE602004020550T DE602004020550D1 (de) 2003-07-15 2004-07-05 Verfahren zur Untersuchung von Halbleitern
EP04015767A EP1498727B1 (en) 2003-07-15 2004-07-05 Method for inspecting semiconductor device
KR1020040054978A KR100633460B1 (ko) 2003-07-15 2004-07-15 반도체 디바이스의 검사방법
US11/287,458 US7332362B2 (en) 2003-07-15 2005-11-28 Method for inspecting semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003274511A JP4136832B2 (ja) 2003-07-15 2003-07-15 半導体レーザーダイオードチップの検査方法および検査装置

Publications (3)

Publication Number Publication Date
JP2005039054A JP2005039054A (ja) 2005-02-10
JP2005039054A5 JP2005039054A5 (ja) 2008-02-14
JP4136832B2 true JP4136832B2 (ja) 2008-08-20

Family

ID=33475552

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003274511A Expired - Fee Related JP4136832B2 (ja) 2003-07-15 2003-07-15 半導体レーザーダイオードチップの検査方法および検査装置

Country Status (6)

Country Link
US (2) US7015051B2 (ja)
EP (1) EP1498727B1 (ja)
JP (1) JP4136832B2 (ja)
KR (1) KR100633460B1 (ja)
DE (1) DE602004020550D1 (ja)
TW (1) TWI245356B (ja)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6898138B2 (en) * 2002-08-29 2005-05-24 Micron Technology, Inc. Method of reducing variable retention characteristics in DRAM cells
JP4334927B2 (ja) * 2003-06-27 2009-09-30 キヤノン株式会社 半導体レーザーダイオードチップの検査方法および検査装置
KR100688551B1 (ko) 2005-06-07 2007-03-02 삼성전자주식회사 인터록기능을 구비한 반도체 웨이퍼 마킹장치 및 이를이용한 반도체 웨이퍼 마킹방법
JP4363368B2 (ja) * 2005-06-13 2009-11-11 住友電気工業株式会社 化合物半導体部材のダメージ評価方法、及び化合物半導体部材の製造方法
JP2007081197A (ja) * 2005-09-15 2007-03-29 Sony Corp 半導体レーザおよびその製造方法
JP4694970B2 (ja) * 2006-01-16 2011-06-08 三洋電機株式会社 半導体素子解析方法
FR2902926B1 (fr) * 2006-06-22 2008-10-24 Commissariat Energie Atomique Procede et dispositif de suivi d'un traitement thermique d'un substrat microtechnologique.
KR100827819B1 (ko) * 2007-02-21 2008-05-07 전북대학교산학협력단 반도체 나노물질의 캐리어 타입 측정 시스템 및 반도체나노물질의 캐리어 타입의 측정 방법
JP4374552B2 (ja) * 2007-04-12 2009-12-02 ソニー株式会社 基板の製造方法および基板製造システム、並びに表示装置の製造方法
US7919973B2 (en) * 2007-06-22 2011-04-05 Microchip Technology Incorporated Method and apparatus for monitoring via's in a semiconductor fab
JP2009008626A (ja) * 2007-06-29 2009-01-15 Nec Electronics Corp 故障解析方法及び故障解析装置
JP6137536B2 (ja) * 2013-04-26 2017-05-31 日本電産リード株式会社 基板検査装置、及び基板検査方法
DE102016008509A1 (de) * 2016-07-13 2018-01-18 Siltectra Gmbh Laserkonditionierung von Festkörpern mit Vorwissen aus vorherigen Bearbeitungsschritten
CN110031188B (zh) * 2019-03-29 2021-08-27 上海华岭集成电路技术股份有限公司 集成电路光学芯片光圈测试方法
JP7092089B2 (ja) * 2019-04-10 2022-06-28 株式会社Sumco 半導体製品の導電型判別装置および導電型判別方法
JP2022191643A (ja) * 2021-06-16 2022-12-28 住友電気工業株式会社 面発光レーザの製造方法、面発光レーザの検査方法及び面発光レーザの検査装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5422498A (en) 1993-04-13 1995-06-06 Nec Corporation Apparatus for diagnosing interconnections of semiconductor integrated circuits
US5708371A (en) * 1995-03-16 1998-01-13 Mitsubishi Denki Kabushiki Kaisha Scanning photoinduced current analyzer capable of detecting photoinduced current in nonbiased specimen
US5952837A (en) 1995-07-18 1999-09-14 Mitsubishi Denki Kabushiki Kaisha Scanning photoinduced current analyzer capable of detecting photoinduced current in nonbiased specimen
DE19725679A1 (de) 1997-06-18 1999-01-28 Innomess Elektronik Gmbh Verfahren und Vorrichtung zur Bestimmung der elektrischen Inhomogenität von Halbleitern
EP1580567A3 (en) 1998-09-28 2006-11-29 NEC Electronics Corporation Device and method for nondestructive inspection on semiconductor device
JP4334927B2 (ja) * 2003-06-27 2009-09-30 キヤノン株式会社 半導体レーザーダイオードチップの検査方法および検査装置

Also Published As

Publication number Publication date
US20050012923A1 (en) 2005-01-20
EP1498727B1 (en) 2009-04-15
TWI245356B (en) 2005-12-11
US7332362B2 (en) 2008-02-19
KR100633460B1 (ko) 2006-10-16
JP2005039054A (ja) 2005-02-10
KR20050008530A (ko) 2005-01-21
EP1498727A1 (en) 2005-01-19
DE602004020550D1 (de) 2009-05-28
TW200504910A (en) 2005-02-01
US20060079058A1 (en) 2006-04-13
US7015051B2 (en) 2006-03-21

Similar Documents

Publication Publication Date Title
US7332362B2 (en) Method for inspecting semiconductor device
JP4334927B2 (ja) 半導体レーザーダイオードチップの検査方法および検査装置
JP5077872B2 (ja) 太陽電池のフォトルミネセンスによる欠陥検査装置及び方法
JP6131250B2 (ja) 光ルミネセンス画像化を使用する発光半導体デバイスの検査の方法および装置
JP5319593B2 (ja) 太陽電池の検査方法および検査装置
US9222970B2 (en) Fault position analysis method and fault position analysis device for semiconductor device
WO2010116964A1 (ja) 生体光計測装置及び光ファイバの断線判定方法
JP2007042492A (ja) 有機elリペア方法とリペア装置
JP6317321B2 (ja) 電界集中位置観察装置および電界集中位置観察方法
US20210239757A1 (en) System and method for identifying latent reliability defects in semiconductor devices
JP2010197051A (ja) 故障解析装置
JP2005294449A (ja) 半導体装置の検査方法および検査装置
KR102170357B1 (ko) 비파괴 결함 검출방법
JP7376369B2 (ja) 半導体素子の検査装置
JP2019039939A (ja) マーキング装置
JPH09266238A (ja) 電子回路の欠陥検査装置
JP2016045104A (ja) マーキング装置及びマーキング方法
JP2008046101A (ja) 半導体デバイスの欠陥評価方法及び欠陥評価装置
JP2005083951A (ja) エミッション・マイクロスコープ法による有機el素子の検査法
JP2007078379A (ja) フラットパネルディスプレイ用パネル回路基板の欠陥検査方法、当該パネル回路基板の製造方法及び欠陥検査装置
JP2009170757A (ja) 光半導体素子の検査方法
JPH05175293A (ja) 半導体チップの解析方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060711

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071225

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080215

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080220

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20080328

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080417

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080514

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080603

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110613

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120613

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120613

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130613

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees