JP7376369B2 - 半導体素子の検査装置 - Google Patents

半導体素子の検査装置 Download PDF

Info

Publication number
JP7376369B2
JP7376369B2 JP2020004363A JP2020004363A JP7376369B2 JP 7376369 B2 JP7376369 B2 JP 7376369B2 JP 2020004363 A JP2020004363 A JP 2020004363A JP 2020004363 A JP2020004363 A JP 2020004363A JP 7376369 B2 JP7376369 B2 JP 7376369B2
Authority
JP
Japan
Prior art keywords
semiconductor device
semiconductor
detected
depletion layer
dimensional shape
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020004363A
Other languages
English (en)
Other versions
JP2021111748A (ja
Inventor
晃一 村田
功穂 鎌田
良平 田沼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Central Research Institute of Electric Power Industry
Original Assignee
Central Research Institute of Electric Power Industry
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Central Research Institute of Electric Power Industry filed Critical Central Research Institute of Electric Power Industry
Priority to JP2020004363A priority Critical patent/JP7376369B2/ja
Publication of JP2021111748A publication Critical patent/JP2021111748A/ja
Application granted granted Critical
Publication of JP7376369B2 publication Critical patent/JP7376369B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Investigating, Analyzing Materials By Fluorescence Or Luminescence (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Description

本発明は、半導体素子の機能、または、半導体素子内の被検出物を検査する半導体素子の検査装置、及び半導体素子の機能、または、半導体素子内の被検出物を検査する半導体素子の検査方法に関する。
近年、高耐圧、大電流を制御するパワー半導体素子の高性能化が要求され、従来型のシリコン(Si)単結晶に加えて、新たな材料(例えば、炭化珪素、窒化ガリウム、酸化ガリウム、ダイヤモンド)の適用が検討されている。パワー半導体素子にはユニポーラ型デバイスとバイポーラ型デバイスが存在するが、いずれのデバイスにおいても、電圧印加により素子中の空乏層を拡大縮小させることで、電流密度のスイッチングを行う。
これらパワー半導体素子の信頼性を担保するためには、製造した半導体素子が設計通りに機能していることの検査や、半導体結晶の品質向上、結晶中に存在する結晶欠陥の検出およびその特性を適切に把握することが求められている。従来、結晶欠陥を識別する方法として、光学的な手法を用いた技術が知られており(例えば、特許文献1)、半導体ウェーハ面内の欠陥識別手法として、量産レベルで広く利用されている。一方、半導体素子の機能の検査としては、素子への通電による素子特性の評価が一般に用いられている。
しかし、従来から利用されている半導体素子の検査技術は、半導体素子の特性の評価に留まっており、半導体素子の内部での空乏層の動作を3次元形状として可視化することまでは困難な状況である。
また、従来の半導体素子の検査技術は、2次元平面での結晶欠陥の状況を判別する方法であるため、結晶欠陥の有無、及び、種類の識別を確認することはできるが、結晶欠陥の3次元形状を確認することができない。また、励起光の侵入長よりも十分に深い位置の情報を得ることもできない。
十分に深い位置の結晶欠陥を評価するためには、半導体結晶の断面に基づいて評価することが可能である。しかし、断面に基づいて評価するためには、試料を破壊する必要があると共に、2次元画像へ投影された平均的な情報であるために、3次元的に存在する結晶欠陥の真の特性を評価することは原理的に不可能に近い。
このため、従来の光学的な手法を用いた検出技術(欠陥の識別手法)は、結晶欠陥特有の光吸収特性または発光特性を用いており、パワー半導体デバイスへの結晶欠陥の電気的な特性の評価には至っていない。
特開2017-142209号公報
本発明は上記状況に鑑みてなされたもので、半導体素子の中の被検出物の状態を3次元
的に検出することができる半導体素子の検査装置を提供することを目的とする。
具体的には、半導体素子の中の空乏層の振る舞いを3次元的に可視化することができ、更に、半導体素子の中に存在する被検出物の3次元形状、及び、導電性を認識することができる半導体素子の検査装置及び半導体素子の検査方法を提供することを目的とする。
上記目的を達成するための請求項1に係る本発明の半導体素子の検査装置は、レーザ光を集光して試料である半導体素子に照射するレーザ光照射手段と、前記試料に電圧を印加する電圧印加手段と、前記電圧印加手段で電圧が印加され、前記レーザ光照射手段でレーザ光が照射された前記試料の光起電流を検出する電気信号検出手段と、前記レーザ光照射手段でレーザ光が照射された前記試料からの発光を検出する光検出手段と、前記レーザ光照射手段をXY平面で走査させるXY軸走査手段と、前記レーザ光照射手段の集光位置を前記XY平面に直行するZ軸方向で調整するZ軸走査手段と、前記電気信号検出手段で検出された光起電流に基づいて、及び、前記光検出手段で検出された発光の情報を含めて前記試料の中の被検出物を認識する認識手段と、前記レーザ光照射手段の前記XY軸走査手段、及び、前記Z軸走査手段を統合して制御することで、複数のZ軸位置でのXY平面の被検出物を前記認識手段で認識し、認識された被検出物の情報に基づいて被検出物の3次元の形状を把握する3次元形状把握手段とを備えたことを特徴とする。
請求項1に係る本発明では、XY軸走査手段によりレーザ光照射手段をXY平面で走査させ、光起電流を用いて2次元状態の被検出物を認識し、Z軸調整手段によりレーザ光照射手段からの集光位置をZ軸方向で調整し、複数のZ軸位置でのXY平面の被検出物を認識し、3次元形状把握手段により被検出物の3次元の形状を把握する。このため、光起電流を用いる検査手法により被検出物の3次元の形状を把握することができる。
そして、発光の情報を重ねて被検出物の3次元の状況を把握することができ、電気的には検出されない状況を認識することができる。また、その逆もしかりであり、電気的にだけ検出されて発光では検出されない状況を認識することができる。
試料である半導体素子の材料のバンドギャップよりも低いエネルギーを有し、かつ高い照射強度を有する光を用いることで、半導体素子の表面よりも十分に深い位置の焦点位置近傍のみでバンド間励起を起こさせることができることを特徴とする。バンド間励起による光起電流の生成は半導体素子の中の空乏層内で著しく起こるため、空乏層の領域を識別できることを特徴とする。空乏層の領域は電源手段(電源装置)により、可変にすることができることを特徴とする。
本発明の半導体素子の検査装置は、試料である半導体素子の中の被検出物の状態を3次元的に検出することが可能になる。具体的には、試料である半導体素子の中の空乏層の振る舞いを3次元的に可視化することができ、更に、試料としての半導体素子の中に存在する被検出物の3次元形状、及び、導電性を認識することが可能になる。
また、請求項2に係る本発明の半導体素子の検査装置は、請求項1に記載の半導体素子の検査装置において、前記認識手段で認識する前記被検出物は、前記半導体素子の中の空乏層、及び/または、前記半導体素子に生成された結晶欠陥であることを特徴とする。
請求項2に係る本発明では、半導体素子の空乏層、及び/または、半導体素子の結晶欠陥の3次元の形状を把握することができる。
また、請求項3に係る本発明の半導体素子の検査装置は、請求項2に記載の半導体素子の検査装置において、前記3次元形状把握手段は、把握された結晶欠陥の3次元の形状を基に、前記空乏層の領域、及び/または、前記結晶欠陥の診断を行う診断機能を有していることを特徴とする。
請求項3に係る本発明では、診断機能により半導体素子の空乏層の領域、及び/または、結晶欠陥を診断して転位や欠陥の種類を判断することができる。
また、請求項4に係る本発明の半導体素子の検査装置は、請求項2もしくは請求項3に記載の半導体素子の検査装置において、前記3次元形状把握手段には、把握された空乏層の領域、及び/または、結晶欠陥の3次元の形状を表示する表示機能を有していることを特徴とする。
請求項4に係る本発明では、把握された空乏層の領域、及び/または、結晶欠陥の3次元の形状を表示することができる。
また、請求項5に係る本発明の半導体素子の検査装置は、請求項2から請求項4のいずれか一項に記載の半導体素子の検査装置において、前記半導体素子は、珪素半導体、炭化珪素半導体、窒化ガリウム半導体、酸化ガリウム半導体、ダイヤモンド半導体から製造されていることを特徴とする。
請求項5に係る本発明では、半導体素子は、珪素半導体、炭化珪素半導体、窒化ガリウム半導体、酸化ガリウム半導体、ダイヤモンド半導体から製造されている。半導体素子としては、これら以外のものを適用することも可能である。半導体素子に形成した窓開き電極構造または電極構造の隣接部からレーザ光を照射することができる。
本発明における半導体素子の検査方法は、レーザ光を半導体の面方向に照射して光起電流の状況により被検出物の平面形状を認識し、深さ方向の複数の位置での被検出物の平面形状に基づいて、前記被検出物の3次元の形状、及び、前記被検出物の導電性を把握することが好ましい。
これにより、光起電流を用いる検出手法により被検出物の3次元の形状及び、被検出物の導電性を把握することができる。従って、試料である半導体素子の中の被検出物の状態を3次元的に検出することが可能になる。
本発明の半導体素子の検査装置は、試料である半導体素子の中の被検出物の状態を3次元的に検出することが可能になる。具体的には、半導体素子の中の空乏層の振る舞いを3次元的に可視化することが可能になり、更に、半導体素子の中に存在する被検出物の3次元形状、及び、導電性を認識することが可能になる。
本発明の一実施例に係る半導体素子の検査方法を実施するための半導体素子の検査装置(半導体素子の空乏層の可視化と空乏層内の結晶欠陥の検出、及び、その電気的性質の識別を行う装置)の概念図である。 本発明の一実施例に係る半導体素子の検査装置(半導体素子の空乏層の可視化と空乏層内の結晶欠陥の検出、及び、その電気的性質の識別を行う装置)の制御ブロックの概念図である。 空乏層を有する半導体素子の外観図である。 半導体素子に対するレーザ光の照射状況を説明する概念図である。 複数のZ軸位置でのXY平面の状況を説明する試料(半導体素子)の概念図である。 複数のZ軸位置毎でのXY平面の状況を説明する試料(半導体素子)の平面図である。 結晶欠陥を有する半導体素子の外観図である。 半導体素子に対するレーザ光の照射状況を説明する概念図である。 複数のZ軸位置でのXY平面の状況を説明する試料(半導体素子)の概念図である。 複数のZ軸位置毎でのXY平面の状況を説明する試料(半導体素子)の平面図である。
半導体素子の検査装置は、光起電流を用いて試料である半導体素子(半導体の上下に電極が実装された素子)の空乏層(被検出物)の可視化、空乏層内の結晶欠陥(欠陥:被検出物)の検出、及び、その電気的性質の識別を行う装置であり、空乏層、欠陥を3次元の形状の状態で検出すると共に、電流の流れやすさ等の電気的な性質(導電性)を把握する装置である。そして、空乏層や欠陥と電流の状態との相関関係を認識することができる装置である。
つまり、本実施例の半導体素子の検査装置は、光起電流を用いて半導体素子の2次元状態(XY平面)の空乏層、及び/または、欠陥を認識し、更に、複数のZ軸位置でのXY平面の半導体素子の空乏層、及び/または、欠陥を認識し、複数のXY平面の半導体素子の空乏層、及び/または、欠陥の情報に基づいて空乏層、及び/または、欠陥の3次元の形状の状態、電流の流れやすさ等の電気的な性質を把握する装置である。そして、空乏層や欠陥と電流の状態との相関関係を認識することができる装置である。
図1には本発明の一実施例に係る半導体素子の検査方法を実施するための半導体素子の検査装置(半導体素子の空乏層の可視化と空乏層内の欠陥の検出、及び、その電気的性質の識別を行う装置)を概念的に表した構成説明を示してある。
図に示すように、半導体素子の検査装置1には、レーザ光を照射するレーザ光照射手段3が備えられ、テーブル4には、試料である半導体素子2(半導体素子2を構成する半導体20)が載置される。レーザ光照射手段3のレーザ光は、半導体素子2の材料のバンドギャップエネルギーよりも低いエネルギーを有している。
半導体素子2は、例えば、PNダイオードのように、半導体20と金属製の電極とで構成されている。半導体素子2は、珪素半導体、炭化珪素半導体、窒化ガリウム半導体、酸化ガリウム半導体、ダイヤモンド半導体から製造されている。半導体素子に形成した窓開き電極構造または電極構造の隣接部からレーザ光を照射することができる。
半導体素子2の材料のバンドギャップよりも低いエネルギーを有し、かつ高い照射強度を有するレーザ光を用いることで、半導体素子2の表面よりも十分に深い位置の焦点位置近傍のみでバンド間励起を起こさせることができる。バンド間励起による光起電流の生成は半導体素子2の中の空乏層内で著しく起こるため、空乏層の領域を識別することができる。
テーブル4に載置された半導体素子2に対し、レーザ光照射手段3からレーザ光が照射される。レーザ光照射手段3とテーブル4の間には対物レンズ5が備えられ、対物レンズ5により、所定の焦点距離(焦点距離:Z軸位置)でレーザ光が半導体素子2に照射される。
レーザ光照射手段3と対物レンズ5の間には、半導体素子2から反射された光の特定の波長の光を反射させる分光ミラー7が備えられている。分光ミラー7で反射された光は、フィルター8、集光レンズ9を介して検出器10に送られ、半導体素子2から反射された発光像が検出器10で検出される。検出器10で検出された発光像は、後述する制御手段16に送られる。
尚、分光ミラー7、フィルター8、集光レンズ9、検出器10は省略することも可能である。
レーザ光照射手段3、対物レンズ5、分光ミラー7、フィルター8、集光レンズ9、検出器10からなるヘッド部11(レーザ光照射手段3)は、XY軸走査手段12によりXY平面で任意の位置に移動される(走査される)。そして、集光レンズ9はZ軸調整手段13に支持され、Z軸調整手段13によりXY平面に直行するZ軸方向で集光レンズ9の位置が調整され、レーザ光照射手段3の集光位置が任意の位置(Z軸位置)に調整される。
テーブル4に載置された半導体素子2には電圧源14が接続されている。電圧源14により、所定の電圧が半導体素子2に印加されている状態で、レーザ光照射手段3でレーザ光が照射されることで、照射された部位に光起電流が発生する。発生した光起電流が電流計15で検出され(電気信号検出手段)、電流計15で検出された光起電流の情報は制御手段16に入力されて光起電流の状況(位置、大きさ)に基づいて半導体素子2の被検出物である空乏層、及び/または、空乏層内の欠陥が制御手段16で認識される(認識手段)。同時に、同一部位において検出器10で検出された発光像が認識される。
XY軸走査手段12、Z軸調整手段13は、制御手段16の指令に基づいて統合的に制御され、半導体素子2の複数のZ軸位置でのXY平面での空乏層、及び/または、空乏層内の欠陥を認識し、認識された空乏層、欠陥の情報に基づいて空乏層、欠陥の3次元の形状が把握される(3次元形状把握手段)。同時に、同一部位において検出器10で検出された発光像の情報が加味されて、発光情報を踏まえた空乏層、欠陥の3次元の形状(状況)が把握される。
検出器10で検出された発光像(反射光)の情報を重ねて空乏層、欠陥の3次元の状況を把握することで、光起電流が発生せずに電気的には検出され難い空乏層、欠陥の状況を認識することができる。
把握された空乏層、欠陥の3次元の形状(状況)は、表示手段17に表示される。具体的には、制御手段16で把握される結果(信号)が、例えば、光起電流像として光起電流顕微鏡で観察され、観察された画像が表示手段17(モニター等)に表示される。
尚、3次元形状把握手段として、把握された空乏層、欠陥の3次元の形状を基に、空乏層、欠陥の診断を行う診断機能を備えることが可能である。診断機能により半導体素子2の空乏層、欠陥を診断して、例えば、転位や欠陥の種類を判断し、空乏層、欠陥の成長方向等の制御に利用することができる。
つまり、検査装置1(制御手段16)では、光起電流を用いて半導体素子2の2次元状態(XY平面)の空乏層、及び/または、欠陥を認識し、更に、複数のZ軸位置でのXY平面の半導体素子2の空乏層、欠陥を認識し、複数のXY平面の半導体素子2の空乏層、欠陥の情報に基づいて空乏層、欠陥の3次元の形状の状態、電流の流れやすさ等の電気的な性質が把握される。そして、空乏層や欠陥と電流の状態との相関関係が認識される。
尚、XY軸走査手段12、Z軸調整手段13として、水平面内、及び、鉛直方向でテーブル4を任意の位置に移動自在に支持する機構を採用することも可能である。
図2に基づいて制御手段16の機能を説明する。図2には半導体素子の検査装置の制御手段の制御ブロックの概念を示してある。
図に示すように、制御手段16には、検出器10で検出された発光状況の情報、及び、電流計15で検出された起電流(電流値)の情報が入力される。また、制御手段16からは、XY軸走査手段12、Z軸調整手段13に動作の指令が出力される。更に、所定の電圧を印加するために、電圧源14に動作の指令が出力される。
制御手段16にはXY軸制御機能21が備えられ、XY平面でレーザ光照射手段3を任意の位置に移動させる。また、制御手段16にはZ軸制御機能22が備えられ、Z軸方向で集光レンズ9の位置が調整され、レーザ光照射手段3の集光位置が任意の位置(Z軸位置)に調整される。
XY平面の光起電流の情報(光起電流像)がXY平面記憶機能23に収容され、多数のZ軸方向の集光レンズ9の位置で、XY平面の光起電流像が記憶される。同時に、同一部位において検出器10で検出された発光像の情報が加味される。XY平面記憶機能23に記憶された多数のZ軸方向の位置での光起電流像(発光像の影響が反映された光起電流像)が3次元形状作成機能24に送られる。
3次元形状作成機能24では、多数のZ軸方向でのXY平面の光起電流像(2次元)が合成され、空乏層、欠陥の3次元の形状が作成される。即ち、XY平面で電流値が変化する部位が2次元での空乏層、欠陥の部位とされ、多数のZ軸方向での2次元での空乏層、欠陥の部位が合成されて3次元での空乏層、欠陥の形状が作成される。
図3から図6に基づいて3次元形状作成機能24での空乏層の3次元形状の作成状況を具体的に説明する。
図3には空乏層を有する半導体素子の外観状況、図4には半導体素子2(半導体20)にレーザ光を照射する状況を概念的に説明する全体状況、図5には複数のZ軸位置でのXY平面の状況を説明する半導体素子2(半導体20)を概念的に説明する全体状況、図6には複数のZ軸位置毎でのXY平面の状況を説明する半導体素子2(半導体20)の平面視の概念状況を示してある。
図3に示すように、半導体素子2は、例えば、PNダイオードのように、半導体20と、半導体20の上下に実装される金属製の電極6a、6bとで構成されている。上部の電極6aは、半導体20の一部に配されている。
半導体素子2の半導体20には、電子やキャリアが存在しない空乏層31が存在し、空乏層31の幅は印加電圧によって変化する。上部(一方)の電極6aが半導体20の一部に配されている場合、空乏層31は、深さ方向と平面方向のそれぞれに広がりを持って存在する。空乏層31の領域は、電源手段(電源装置:電圧源14)により、可変にすることができる。
図1に示したヘッド部11(レーザ光照射手段3)が、図3に示すように、XY平面に沿って移動される。半導体20にレーザ光が照射され、光起電流が検出される。空乏層31が存在する領域での光起電流の変化が検出され、一つのXY平面での変化した領域が把握される。
レーザ光の焦点距離がZ軸方向に調整され、調整後、図1に示したヘッド部11(レーザ光照射手段3)が、再びXY平面に沿って移動される。所定のZ軸位置での光起電流の変化が検出され、所定のZ軸位置のXY平面における光起電流の変化の領域が把握される。
レーザ光の焦点距離が順次Z軸方向に調整され、調整されたZ軸位置毎のXY平面における光起電流の変化の領域が把握される。即ち、図5に示すように、Z軸位置毎のXY平面2a、2b、2c、2d、2eでの光起電流の変化の領域が検出され、それぞれの光起電流の変化の領域が把握される。
例えば、上部(一方)の電極6aに近いXY平面2aでは変化の領域31aが電極6aの平面より大きい面積の領域とされ、電極6aから深さ方向に離れるXY平面2b、2c、2dでは、変化の領域31b、31c、31dが徐々に小さい面積の領域とされる。つそして、電極6aから深さ方向に大きく離れたXY平面2eでは、変化の領域が存在しなくなる。
3次元形状作成機能24(図2参照)で、XY平面2a、2b、2c、2d、2eでの光起電流の変化の領域20が統合され、電極6aに対して、平面方向、深さ方向に広がり、深さ方向に対して徐々に面積が小さくなる状態の空乏層31の3次元形状が作成される。
作成された3次元形状の空乏層31は、例えば、表示手段17(図1参照)に表示させることができる。そして、空乏層31が認識され、これらの情報に基づいて、面毎に、空乏層31の3次元の形状の状態(導電性に影響があるかないか等)、電流の流れやすさ等の電気的な性質を局所的に把握することができる。即ち、面全体としての空乏層31の形状の状態や電気的な性質ではなく、局所的な特性を面毎に把握することができ、空乏層31の振る舞いを把握することができる。
図7から図10に基づいて3次元形状作成機能24での欠陥の3次元形状の作成状況を具体的に説明する。
図7には欠陥を表した半導体素子(半導体)の外観状況、図8には半導体20にレーザ光を照射する状況を概念的に説明する全体状況、図9には複数のZ軸位置でのXY平面の状況を説明する半導体を概念的に説明する全体状況、図10には複数のZ軸位置毎でのXY平面の状況を説明する半導体の平面視の概念状況を示してある。
図7には欠陥の状況を概念的に示してあるが、例えば、半導体素子2の半導体20(前述した空乏層31)には、異物の存在等により欠陥が生じることがある。欠陥としては、電気の流れに影響を及ぼすものや、電気の流れには影響を及ぼさないものが存在する。
図1に示したヘッド部11(レーザ光照射手段3)が、図8に示すように、XY平面に沿って移動される。半導体20にレーザ光が照射され、光起電流が検出される。欠陥が存在する部での光起電流の変化が検出され、一つのXY平面での変化した部位が把握される。
レーザ光の焦点距離がZ軸方向に調整され、調整後、図1に示したヘッド部11(レーザ光照射手段3)が、再びXY平面に沿って移動される。所定のZ軸位置での光起電流の変化が検出され、所定のZ軸位置のXY平面における光起電流の変化部位が把握される。
レーザ光の焦点距離が順次Z軸方向に調整され、調整されたZ軸位置毎のXY平面における光起電流の変化部位が把握される。即ち、図9に示すように、Z軸位置毎のXY平面2a、2b、2c・・・・2hでの光起電流の変化が検出され、それぞれの光起電流の変化部位が把握される。3次元形状作成機能24(図2参照)で、XY平面2a、2b、2c・・・・2hでの光起電流の変化部位が統合され、欠陥の3次元形状が作成される。
例えば、図10(a)に示すように、Z軸方向でのXY平面2aでは、(X1、Y1)の位置で光起電流が変化し(斜線部位)、図10(b)に示すように、Z軸方向でのXY平面2bでは、(X2、Y2)の位置で光起電流が変化している(斜線部位)。また、図10(c)に示すように、Z軸方向でのXY平面2cでは、(X2、Y3)の位置で光起電流が変化し(斜線部位)、図10(d)に示すように、Z軸方向でのXY平面2dでは、(X3、Y3)の位置で光起電流が変化している(斜線部位)。
そして、図10(e)に示すように、Z軸方向でのXY平面2eでは、(X4、Y4)の位置で光起電流が変化し(斜線部位)、図10(f)(g)(h)に示すように、Z軸方向でのXY平面2f、2g、2hでは、それぞれ、(X5、Y5)の位置で光起電流が変化している(斜線部位)。
Z軸方向でのXY平面2a、2b、2c、2d、2e、2f、2g、2hの光起電流が変化した部位を重ね合わせることで、図6に示すように、半導体20の対角に延びて屈曲する状態の欠陥が3次元の形状で作成される。作成された3次元形状の欠陥は、例えば、表示手段17(図1参照)に表示させることができる。
そして、欠陥を診断して転位や種類を判断し、欠陥の成長方向等の制御に利用することができる。
上述した半導体素子の検査装置は、光起電流を用いる検出手法により半導体素子2(半導体20)の欠陥の3次元の形状を把握することができ、コストを大幅に増加させることなく、半導体に存在する欠陥を3次元形状で認識することが可能になる。
また、複数のXY平面の半導体素子2の空乏層31(図3参照)、及び/または、欠陥の情報に基づいて空乏層31(図3参照)、欠陥の3次元の形状の状態、電流の流れやすさ等の電気的な性質を個別に、もしくは、関連付けて把握することができ、空乏層31(図3参照)や欠陥と電流の状態との相関関係を認識することができる。
例えば、空乏層31の領域を変化させ、領域の変化に応じた欠陥の状況、例えば、電気の流れに影響を及ぼす欠陥が存在するのか、電気の流れには影響されない欠陥が存在するのか等を、平面毎に局所的に認識することが可能になる。
尚、本願発明が適用できる被検出物としては、光を照射して光起電流が発生するものであれば、半導体素子の空乏層、欠陥に限定されない。
本発明は、試料である半導体素子の被検出物(例えば、空乏層、欠陥)の状況を光起電流により把握する半導体素子の検査装置、及び、半導体素子の検査方法の産業分野で利用することができる。
1 検査装置
2 半導体素子
3 レーザ光照射手段
4 テーブル
5 対物レンズ
7 分光ミラー
8 フィルター
9 集光レンズ
10 検出器
11 ヘッド部
12 XY軸走査手段
13 Z軸調整手段
14 電圧源
15 電流計
16 制御手段
17 表示手段
20 半導体
21 XY軸制御機能
22 Z軸制御機能
23 XY平面記憶機能
31 空乏層

Claims (5)

  1. レーザ光を集光して試料である半導体素子に照射するレーザ光照射手段と、
    前記試料に電圧を印加する電圧印加手段と、
    前記電圧印加手段で電圧が印加され、前記レーザ光照射手段でレーザ光が照射された前記試料の光起電流を検出する電気信号検出手段と、
    前記レーザ光照射手段でレーザ光が照射された前記試料からの発光を検出する光検出手段と、
    前記レーザ光照射手段をXY平面で走査させるXY軸走査手段と、
    前記レーザ光照射手段の集光位置を前記XY平面に直行するZ軸方向で調整するZ軸走査手段と、
    前記電気信号検出手段で検出された光起電流に基づいて、及び、前記光検出手段で検出された発光の情報を含めて前記試料の中の被検出物を認識する認識手段と、
    前記レーザ光照射手段の前記XY軸走査手段、及び、前記Z軸走査手段を統合して制御することで、複数のZ軸位置でのXY平面の被検出物を前記認識手段で認識し、認識された被検出物の情報に基づいて被検出物の3次元の形状を把握する3次元形状把握手段とを備えた
    ことを特徴とする半導体素子の検査装置。
  2. 請求項1に記載の半導体素子の検査装置において、
    前記認識手段で認識する前記被検出物は、前記半導体素子の中の空乏層、及び/または、前記半導体素子に生成された結晶欠陥である
    ことを特徴とする半導体素子の検査装置。
  3. 請求項2に記載の半導体素子の検査装置において、
    前記3次元形状把握手段は、
    把握された結晶欠陥の3次元の形状を基に、前記空乏層の領域、及び/または、前記結晶欠陥の診断を行う診断機能を有している
    ことを特徴とする半導体素子の検査装置。
  4. 請求項2もしくは請求項3に記載の半導体素子の検査装置において、
    前記3次元形状把握手段には、
    把握された空乏層の領域、及び/または、結晶欠陥の3次元の形状を表示する表示機能を有している
    ことを特徴とする半導体素子の検査装置。
  5. 請求項2から請求項4のいずれか一項に記載の半導体素子の検査装置において、
    前記半導体素子は、
    珪素半導体、炭化珪素半導体、窒化ガリウム半導体、酸化ガリウム半導体、ダイヤモンド半導体から製造されている
    ことを特徴とする半導体素子の検査装置。
JP2020004363A 2020-01-15 2020-01-15 半導体素子の検査装置 Active JP7376369B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2020004363A JP7376369B2 (ja) 2020-01-15 2020-01-15 半導体素子の検査装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020004363A JP7376369B2 (ja) 2020-01-15 2020-01-15 半導体素子の検査装置

Publications (2)

Publication Number Publication Date
JP2021111748A JP2021111748A (ja) 2021-08-02
JP7376369B2 true JP7376369B2 (ja) 2023-11-08

Family

ID=77060240

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020004363A Active JP7376369B2 (ja) 2020-01-15 2020-01-15 半導体素子の検査装置

Country Status (1)

Country Link
JP (1) JP7376369B2 (ja)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000150603A (ja) 1998-11-13 2000-05-30 Horiba Ltd 半導体ウェーハの結晶欠陥検査方法
JP2000208577A (ja) 1999-01-11 2000-07-28 Oki Electric Ind Co Ltd 半導体評価方法及び欠陥位置特定装置
JP2001024041A (ja) 1999-07-13 2001-01-26 Oki Electric Ind Co Ltd キャリアプロファイル検出方法
JP2002083849A (ja) 1999-11-05 2002-03-22 Nec Corp 半導体デバイス検査装置
WO2014129377A1 (ja) 2013-02-19 2014-08-28 浜松ホトニクス株式会社 電界集中位置観察装置および電界集中位置観察方法
US20180149603A1 (en) 2016-11-30 2018-05-31 Kla-Tencor Corporation Defect Discovery And Recipe Optimization For Inspection Of Three-Dimensional Semiconductor Structures

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000150603A (ja) 1998-11-13 2000-05-30 Horiba Ltd 半導体ウェーハの結晶欠陥検査方法
JP2000208577A (ja) 1999-01-11 2000-07-28 Oki Electric Ind Co Ltd 半導体評価方法及び欠陥位置特定装置
JP2001024041A (ja) 1999-07-13 2001-01-26 Oki Electric Ind Co Ltd キャリアプロファイル検出方法
JP2002083849A (ja) 1999-11-05 2002-03-22 Nec Corp 半導体デバイス検査装置
WO2014129377A1 (ja) 2013-02-19 2014-08-28 浜松ホトニクス株式会社 電界集中位置観察装置および電界集中位置観察方法
US20180149603A1 (en) 2016-11-30 2018-05-31 Kla-Tencor Corporation Defect Discovery And Recipe Optimization For Inspection Of Three-Dimensional Semiconductor Structures

Also Published As

Publication number Publication date
JP2021111748A (ja) 2021-08-02

Similar Documents

Publication Publication Date Title
JP4248249B2 (ja) 半導体のマイクロ欠陥の検出と分類
KR100612399B1 (ko) 표면 금속 오염 검출 방법
JP5187843B2 (ja) 半導体検査装置及び検査方法
US7332362B2 (en) Method for inspecting semiconductor device
JP6158468B2 (ja) 半導体装置の故障位置解析方法及び装置
US7385686B2 (en) Method and apparatus for inspecting semiconductor device
WO2017158742A1 (ja) 欠陥検査装置
JP3917154B2 (ja) 半導体試料の欠陥評価方法及び装置
US20050199808A1 (en) Method and apparatus for collecting defect images
JP2004327773A (ja) 故障解析装置
JP7376369B2 (ja) 半導体素子の検査装置
JP2010197051A (ja) 故障解析装置
JP2015032686A (ja) 半導体素子の評価方法及び半導体素子の評価装置
JP5296751B2 (ja) 試料検査装置及び吸収電流像の作成方法
JP2007128738A (ja) 帯電制御装置及び帯電制御装置を備えた荷電粒子線応用装置
TW200408806A (en) Detection method and apparatus
JP5455957B2 (ja) 半導体素子の故障解析方法及び故障解析装置
JP2008141207A (ja) 故障解析装置
JP2004327858A (ja) 半導体装置の検査方法および検査装置
JP2007096011A (ja) 試料検査方法
JP2002340990A (ja) 半導体デバイスの評価方法及び装置。
JP5582613B2 (ja) 検査装置及び方法
TW200427977A (en) Detection method and apparatus
KR20070016041A (ko) 더블 검출 방식을 이용한 기판 검사 방법
JP2009145114A (ja) 欠陥評価装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230105

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20231004

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20231012

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20231012

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20231025

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20231026

R150 Certificate of patent or registration of utility model

Ref document number: 7376369

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150