JP7092089B2 - 半導体製品の導電型判別装置および導電型判別方法 - Google Patents

半導体製品の導電型判別装置および導電型判別方法 Download PDF

Info

Publication number
JP7092089B2
JP7092089B2 JP2019074564A JP2019074564A JP7092089B2 JP 7092089 B2 JP7092089 B2 JP 7092089B2 JP 2019074564 A JP2019074564 A JP 2019074564A JP 2019074564 A JP2019074564 A JP 2019074564A JP 7092089 B2 JP7092089 B2 JP 7092089B2
Authority
JP
Japan
Prior art keywords
semiconductor product
probe
conductive type
cooling
heating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019074564A
Other languages
English (en)
Other versions
JP2020174098A (ja
Inventor
喬之 北山
澄夫 宮崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Corp
Original Assignee
Sumco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumco Corp filed Critical Sumco Corp
Priority to JP2019074564A priority Critical patent/JP7092089B2/ja
Publication of JP2020174098A publication Critical patent/JP2020174098A/ja
Application granted granted Critical
Publication of JP7092089B2 publication Critical patent/JP7092089B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Description

本発明は、半導体製品の導電型判別装置および導電型判別方法に関する。
携帯端末には、高周波(RF:Radio-Frequency)回路が広く使われている。RF回路の支持基板には、裏面側からの電流損失を低減する目的で高抵抗のシリコンウェーハが使用されている。RF回路用のシリコンウェーハの抵抗率規格は、徐々に高くなってきており、例えばp型では8000Ωcm以上となっている。この要求に伴い、導電型の判別精度も重要になっている。
導電型を判別する方法としては、特許文献1に記載のような熱起電力判別法が知られている。
特許文献1の方法は、一対のプローブのうち一方のプローブを室温に保ち、他方のプローブを60℃以上に加熱することで、両者の温度差によって十分な熱起電力を発生させ、導電型判別のばらつきを抑制している。
特開2012-253216号公報
しかしながら、特許文献1のような方法では、シリコンウェーハの電気抵抗率が高くなると(ドーパント濃度が低くなると)、加熱されたプローブとの接点に発生するキャリアの数が少なくなり、熱起電力の絶対値が小さくなってしまう。そこで、キャリア密度を高くするために、プローブの加熱温度をさらに上げることが考えられるが、加熱温度を上げることには限界があり、導電型判別を高精度に行えないおそれがある、
本発明の目的は、半導体製品の電気抵抗率が高くても導電型判別を高精度に行える半導体製品の導電型判別装置および導電型判別方法を提供することにある。
本発明の半導体製品の導電型判別装置は、半導体製品に接触する第1のプローブおよび第2のプローブと、前記第1のプローブおよび前記半導体製品のうち少なくとも一方を冷却する冷却部と、前記第2のプローブを加熱する加熱部と、前記半導体製品における前記第1のプローブとの第1の接点と前記第2のプローブとの第2の接点との温度差により生じる熱起電力に基づいて、前記半導体製品の導電型を判別する判別部とを備えていることを特徴とする。
本発明の半導体製品の導電型判別方法は、半導体製品と第1のプローブとの第1の接点を冷却する冷却工程と、前記半導体製品と第2のプローブとの第2の接点を加熱する加熱工程と、前記第1の接点と前記第2の接点との温度差により生じる熱起電力に基づいて、前記半導体製品の導電型を判別する判別工程とを実施することを特徴とする。
本発明において、温度を明確に規定しない場合、「加熱する」とは、加熱対象の温度を、導電型判別装置の設置環境下における温度(室温(23℃))を超える温度に上げる処理を意味し、「冷却する」とは、冷却対象の温度を室温未満に下げる処理を意味する。
本発明によれば、第1の接点を冷却することで、その近傍のキャリア濃度を低くするとともに、第2の接点を加熱することで、その近傍のキャリア密度を高くするため、電気抵抗率が高くドーパント濃度が低い半導体製品であっても、両接点近傍におけるキャリア濃度の差を大きくすることができる。その結果、特許文献1のような従来の方法と比べて、絶対値が大きな熱起電力を発生させることができ、導電型判別を高精度に行える。
なお、半導体製品としては、半導体ウェーハや半導体単結晶が例示できる。
本発明の半導体製品の導電型判別方法において、前記半導体製品は、n型のドーパントを含有し、かつ、電気抵抗率が20000Ωcm以上であり、前記冷却工程および前記加熱工程は、前記第1のプローブおよび前記半導体製品のうち少なくとも一方と前記第2のプローブとの温度差が175℃以上になるように、冷却および加熱を行うことが好ましい。
本発明の半導体製品の導電型判別方法において、前記半導体製品は、p型のドーパントを含有し、かつ、電気抵抗率が50000Ωcm以上であり、前記冷却工程および前記加熱工程は、前記第1のプローブおよび前記半導体製品のうち少なくとも一方と前記第2のプローブとの温度差が160℃以上になるように、冷却および加熱を行うことが好ましい。
本発明によれば、適切に導電型判別が行われた高抵抗の半導体製品を提供できる。
本発明の半導体製品の導電型判別方法において、前記半導体製品は、電気抵抗率が80000Ωcm以上であり、前記冷却工程および前記加熱工程は、前記第1のプローブおよび前記半導体製品のうち少なくとも一方と前記第2のプローブとの温度差が210℃以上になるように、冷却および加熱を行うことが好ましい。
本発明の半導体製品の導電型判別方法において、前記半導体製品は、電気抵抗率が80000Ωcm以上であり、前記冷却工程および前記加熱工程は、前記第1のプローブおよび前記半導体製品のうち少なくとも一方と前記第2のプローブとの温度差が180℃以上になるように、冷却および加熱を行うことが好ましい。
本発明によれば、実用的に重要な80000Ωcm以上の半導体製品の導電型判別を、適切に行える。
本発明の半導体製品の導電型判別方法において、前記半導体製品は、電気抵抗率が180000Ωcm以上であり、前記冷却工程および前記加熱工程は、前記第1のプローブおよび前記半導体製品のうち少なくとも一方と前記第2のプローブとの温度差が240℃以上になるように、冷却および加熱を行うことが好ましい。
本発明の半導体製品の導電型判別方法において、前記半導体製品は、電気抵抗率が180000Ωcm以上であり、前記冷却工程および前記加熱工程は、前記第1のプローブおよび前記半導体製品のうち少なくとも一方と前記第2のプローブとの温度差が220℃以上になるように、冷却および加熱を行うことを特徴とする半導体製品の導電型判別方法。
本発明によれば、180000Ωcm以上という最高抵抗レベルの半導体製品の導電型判別を、適切に行える。
本発明の半導体製品の導電型判別方法において、前記半導体製品は、シリコンウェーハあるいはシリコン単結晶であることが好ましい。
真性半導体のキャリア密度の温度依存性を示すグラフ。 本発明の一実施形態に係る半導体製品の導電型判別装置の構成を示す模式図。 本発明の実施例に係る導電型を判別できた場合におけるシリコンウェーハおよび第2のプローブの温度差と半導体製品の電気抵抗率との関係を示すグラフ。
[半導体製品のキャリア密度の温度依存性]
ドーパントをほとんど含まない真性半導体のキャリア密度は、図1に示すような温度依存性を有する。例えば、真性半導体がn型のSi(シリコン)であり、ドーパント濃度が1.45×1010atoms/cmの場合、温度が下がるほどキャリア密度が低くなる。同様に、真性半導体がn型のGaAs(ガリウム砒素)であり、ドーパント濃度が1.79×10atoms/cmの場合や、n型のGe(ゲルマニウム)であり、ドーパント濃度が2.4×1013atoms/cmの場合も、温度が下がるほどキャリア密度が低くなる。なお、図1のグラフにおいて、例えば、「Si,1.45×1010」の表現は、ドーパント濃度が1.45×1010atoms/cmのSiを意味する。
真性半導体がp型の場合も、図1に示すような、温度が下がるほどキャリア密度が低くなる特性を有すると考えられる。
本実施形態で導電型の判定対象にするn型やp型の半導体製品は、高抵抗品であることから、ドーパントの含有量が上述のn型やp型の真性半導体とほぼ同じであり、温度が下がるほどキャリア密度が低くなる特性を有するとみなすことができる。
[半導体製品の導電型判別装置の構成]
図2に示すように、導電型判別装置1は、第1のプローブ2と、第2のプローブ3と、冷却部4と、加熱部5と、電圧計6と、結露抑制部7と、判別部8と、報知部9とを備え、半導体製品としてのシリコンウェーハWの導電型を、熱起電力判別法を用いて判別する。
冷却部4は、冷却対象としてのシリコンウェーハWが載置される冷却板41と、冷却板41を下方から冷却するクライオポンプ42と、クライオポンプ42の冷却温度を調整する冷却調整部43とを備えている。シリコンウェーハWの裏面が冷却されることにより、シリコンウェーハWにおける第1のプローブ2との第1の接点P1および第1のプローブ2が冷却される。
加熱部5は、第2のプローブ3を加熱するヒータ51と、ヒータ51の加熱温度を調整する加熱調整部52とを備えている。
電圧計6は、第1のプローブ2と第2のプローブ3とに電気的に接続され、シリコンウェーハWにおける第1のプローブ2との第1の接点P1と、シリコンウェーハWにおける第2のプローブ3との第2の接点P2との温度差により生じる熱起電力の電圧値を計測する。
結露抑制部7は、下面が開口している箱状に形成され、当該開口が冷却板41によって閉じられることで密閉空間Sを形成する密閉空間形成部71と、密閉空間S内を真空にする吸引部72とを備えている。密閉空間形成部71の内部には、第1,第2のプローブ2,3が固定されている。第1,第2のプローブ2,3は、密閉空間形成部71の下端71Aが冷却板41に密着して密閉空間Sが形成されたときに、シリコンウェーハWに接触するように固定されている。
第1,第2のプローブ2,3は、第1の接点P1から第2の接点P2までの距離が15mm以上50mm以下となるように固定されていることが好ましい。
判別部8は、電圧計6で計測された電圧値が第1の閾値(正の値)V1以上の場合、シリコンウェーハWがp型であると判別し、第2の閾値(負の値)V2以下の場合、シリコンウェーハWがn型であると判別する。なお、第1の閾値V1の絶対値と第2の閾値V2の絶対値とは、同じであってもよいし異なっていてもよい。
報知部9は、判別部8の判別結果を表示や音によって作業者に報知する。
[半導体製品の導電型判別方法]
まず、作業者は、p型ドーパントとしてボロン、ガリウム、インジウムなどを含有する半導体用シリコンウェーハW、または、n型ドーパントとしてリン、砒素、アンチモンなどを含有する半導体用シリコンウェーハWを準備する。電気抵抗率(以下、抵抗率と略す)としては、特に限定はないが、本実施形態の導電型判別装置1では20000Ωcm以上(ドーパント濃度が1×1011atoms/cm未満)のシリコンウェーハWを判別対象にすることができる。
次に、必要に応じて、導電型判別処理を適切に行うための事前処理を実施する。事前処理としては、鏡面エッチング、ドナーキラー熱処理、研磨、洗浄、乾燥が例示できる。
この後、作業者は、図2に二点鎖線で示すように、密閉空間形成部71が冷却板41から離れている状態において、シリコンウェーハWを冷却板41上に載置する。次に、作業者または図示しない搬送部が、密閉空間形成部71を二点鎖線で示す位置から実線で示す位置まで移動させ、密閉空間形成部71の下端71Aと冷却板41とを密着させることで密閉空間Sを形成するとともに、第1,第2のプローブ2,3をシリコンウェーハWの測定面W1に接触させる。
この後、吸引部72が密閉空間Sを真空にする。密閉空間Sの真空度は、シリコンウェーハWが冷却部4で冷却されたときに、当該シリコンウェーハWに結露が発生しない程度であればよい。
次に、冷却部4がシリコンウェーハWを冷却して、第1の接点P1を冷却する(冷却工程)とともに、加熱部5が第2のプローブ3を加熱して、第2の接点P2を加熱する(加熱工程)。
冷却工程および加熱工程において、第1の接点P1と第2の接点P2との温度差が目標温度差になるように、それぞれの冷却温度と加熱温度とを調整する。目標温度差は、十分な熱起電力を得られるように、シリコンウェーハWに含有されたドーパントや抵抗率に応じて選択されることが好ましい。例えば、目標温度差は、n型のドーパントを含有するシリコンウェーハWの場合、抵抗率が20000Ωcm以上のときには、175℃以上であることが好ましく、抵抗率が80000Ωcm以上のときには、210℃以上であることが好ましく、抵抗率が180000Ωcm以上のときには、240℃以上であることが好ましい。また、目標温度差は、p型のドーパントを含有するシリコンウェーハWの場合、抵抗率が20000Ωcm以上のときには、160℃以上であることが好ましく、抵抗率が80000Ωcm以上のときには、180℃以上であることが好ましく、抵抗率が180000Ωcm以上のときには、220℃以上であることが好ましい。
なお、加熱温度は、ヒータ51の加熱能力やコストなどの観点から150℃以下であることが好ましい。
第1,第2の接点P1,P2近傍には、シリコンウェーハWがn型の場合、キャリアとしての電子が発生し、p型の場合、キャリアとしてのホールが発生する。第1の接点P1を室温よりも低い温度に冷却することによって、当該第1の接点P1近傍のキャリア密度は、室温の場合よりも低くなる。一方、第2の接点P2を室温よりも高い温度に加熱することによって、当該第2の接点P2近傍のキャリア密度は、室温の場合よりも高くなる。
このため、第1の接点P1を冷却していない場合と比べて、第1の接点P1近傍と第2の接点P2近傍とのキャリア密度の差が大きくなる。例えば、図1に示すように、室温が23℃の状態において、第1の接点P1を-51℃に冷却し、第2の接点P2を140℃に加熱した場合のキャリア密度の差D1は、第1の接点P1を冷却せずに室温に維持したまま、第2の接点P2を140℃に加熱した場合のキャリア密度の差D2よりも大きくなる。その結果、電圧計6で計測される電圧値は、第1の閾値V1以上または第2の閾値V2以下になりやすくなる。
その後、判別部8は、電圧計6で計測された電圧値が第1の閾値V1以上の場合、シリコンウェーハWがp型であると判別し、第2の閾値V2以下の場合、n型であると判別し(判別工程)、その判別結果を報知部9を用いて報知する。
[実施形態の作用効果]
上記実施形態によれば、第1の接点P1を冷却するとともに、第2の接点P2を加熱するため、抵抗率が高くドーパント濃度が低いシリコンウェーハWであっても、第1,第2の接点P1,P2近傍におけるキャリア濃度の差を、第1の接点P1を冷却しない場合と比べて、大きくすることができる。したがって、電圧計6で計測される電圧値の絶対値を大きくすることができ、シリコンウェーハWの導電型判別を高精度に行える。
結露抑制部7は、シリコンウェーハWが冷却したときの結露によって、第1,第2の接点P1,P2に水分が付着することを抑制する。このため、電圧値の計測誤差をなくすことができる上、導電型判別後にシリコンウェーハWから水分を除去する工程が不要になる。
冷却工程においては第1の接点P1と接する物体を冷却することによって第1の接点P1を冷却し、加熱工程においては第2の接点P2と接する物体を加熱することによって第2の接点P2を加熱することができる。これにより、第1の接点P1と第2の接点P2との温度差が大きくなり、大きな熱起電力が生じて高電気抵抗率の半導体製品の導電型を判別することができる。
[変形例]
なお、本発明は上記実施の形態にのみ限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々の改良ならびに設計の変更などが可能である。
例えば、冷却部として、シリコンウェーハWを冷却するクライオポンプ42に代えて、または、併用して、第1のプローブ2を直接冷却する機構を用いてもよい。
シリコンウェーハWのドーパントの種類に関係なく、第1の接点P1における冷却時の最低温度を同じ温度にしてもよいし、第2の接点P2における加熱時の最高温度を同じ温度にしてもよい。
第1,第2のプローブ2,3と密閉空間形成部71の上面または内周面との間に、第1,第2のプローブ2,3をシリコンウェーハWに対して進退させる進退機構を設け、密閉空間Sを形成した時点では第1,第2のプローブ2,3をシリコンウェーハWに接触させずに、その後の所定のタイミングで進退機構を駆動して、第1,第2のプローブ2,3をシリコンウェーハWに接触させてもよい。
シリコンウェーハWを容器内に入れて冷却した後、シリコンウェーハWを容器から取り出し、シリコンウェーハWの温度が大きく上昇しないタイミングで、冷却されていない第1のプローブ2と加熱された第2のプローブ3とをシリコンウェーハWに接触させて、導電型を判別してもよい。この場合、シリコンウェーハWを冷却する方法としては、容器内の液体窒素に浸漬する方法が例示できる。
次に、本発明を実施例により更に詳細に説明するが、本発明はこれらの例によってなんら限定されるものではない。
〔比較例1〕
まず、チョクラルスキー法を用いて、n型ドーパントを含有するシリコン単結晶を製造した。このシリコン単結晶の直胴部から厚さ1.3mmのシリコンウェーハを1枚切り出した。その後、シリコンウェーハWの両面に対して取り代300μmの鏡面エッチングを行い、ドナーキラー熱処理を行った。次に、測定面W1を粒度600番以上1200番以下のアルミナ研磨剤で研磨し、脱脂水洗いを十分に行い乾燥させた。次いで、シリコンウェーハWの抵抗率を測定した。抵抗率は18000Ωcmであった。
導電型の判別部として、第1の閾値V1が+56mV、第2の閾値V2が-56mVの装置を準備した。そして、シリコンウェーハを室温(23℃)環境下に置いて、ヒータで第2のプローブを150℃に加熱し、この第2のプローブと、加熱も冷却もされていない第1のプローブとを、15mm離してシリコンウェーハに接触させ、導電型を判別した。つまり、以下の表1に示すように、シリコンウェーハの冷却温度が室温(23℃)、第2のプローブの加熱温度が150℃、両者の温度差が127℃の条件で、判別処理を行った。
その結果、判別部は、n型であることを判別できた(表1の「判別結果」の欄に「OK」と表示する(以下、同様))。
〔比較例2〕
n型ドーパントを含有する抵抗率が20000Ωcmのシリコンウェーハを準備したこと以外は、比較例1と同じ条件で判別処理を行ったところ、判別部は導電型を判別できなかった(表1の「判別結果」の欄に「NG」と表示する(以下、同様))。
〔比較例3〕
n型ドーパントを含有する抵抗率が36000Ωcmのシリコンウェーハを準備したこと以外は、比較例1と同じ条件で判別処理を行ったところ、判別部は導電型を判別できなかった。
〔比較例4〕
n型ドーパントを含有する抵抗率が45000Ωcmのシリコンウェーハを準備したこと以外は、比較例1と同じ条件で判別処理を行ったところ、判別部は導電型を判別できなかった。
〔比較例5〕
n型ドーパントを含有する抵抗率が80000Ωcmのシリコンウェーハを準備したこと以外は、比較例1と同じ条件で判別処理を行ったところ、判別部は導電型を判別できなかった。
〔比較例6〕
n型ドーパントを含有する抵抗率が180000Ωcmのシリコンウェーハを準備したこと以外は、比較例1と同じ条件で判別処理を行ったところ、判別部は導電型を判別できなかった。
〔比較例7〕
p型ドーパントを含有する抵抗率が55000Ωcmのシリコンウェーハを準備したこと以外は、比較例1と同じ条件で判別処理を行ったところ、判別部は導電型を判別できなかった。
〔比較例8〕
p型ドーパントを含有する抵抗率が80000Ωcmのシリコンウェーハを準備したこと以外は、比較例1と同じ条件で判別処理を行ったところ、判別部は導電型を判別できなかった。
〔比較例9〕
p型ドーパントを含有する抵抗率が180000Ωcmのシリコンウェーハを準備したこと以外は、比較例1と同じ条件で判別処理を行ったところ、判別部は導電型を判別できなかった。
〔実施例1〕
含有されたドーパントおよび抵抗率が比較例2と同じ(n型、20000Ωcm)シリコンウェーハを準備し、シリコンウェーハを-25℃に冷却した。また、ヒータで第2のプローブを150℃に加熱した。この第2のプローブと、加熱も冷却もされていない第1のプローブとを、15mm離してシリコンウェーハに接触させ、導電型を判別した。つまり、シリコンウェーハの冷却温度が-25℃、第2のプローブの加熱温度が150℃、両者の温度差が175℃の条件で、判別処理を行った。
その結果、判別部は、n型であることを判別できた。
〔実施例2〕
含有されたドーパントおよび抵抗率が比較例3と同じ(n型、36000Ωcm)シリコンウェーハを準備したことと、冷却温度を-40℃にしたこと以外は、実施例1と同じ条件で判別処理を行ったところ、判別部は導電型を判別できた。
〔実施例3〕
含有されたドーパントおよび抵抗率が比較例4と同じ(n型、45000Ωcm)シリコンウェーハを準備したことと、冷却温度を-50℃にしたこと以外は、実施例1と同じ条件で判別処理を行ったところ、判別部は導電型を判別できた。
〔実施例4〕
含有されたドーパントおよび抵抗率が比較例5と同じ(n型、80000Ωcm)シリコンウェーハを準備したことと、冷却温度を-60℃にしたこと以外は、実施例1と同じ条件で判別処理を行ったところ、判別部は導電型を判別できた。
〔実施例5〕
含有されたドーパントおよび抵抗率が比較例6と同じ(n型、180000Ωcm)シリコンウェーハを準備したことと、冷却温度を-90℃にしたこと以外は、実施例1と同じ条件で判別処理を行ったところ、判別部は導電型を判別できた。
〔実施例6〕
含有されたドーパントおよび抵抗率が比較例7と同じ(p型、55000Ωcm)シリコンウェーハを準備したことと、冷却温度を-10℃にしたこと以外は、実施例1と同じ条件で判別処理を行ったところ、判別部は導電型を判別できた。
〔実施例7〕
含有されたドーパントおよび抵抗率が比較例8と同じ(p型、80000Ωcm)シリコンウェーハを準備したことと、冷却温度を-30℃にしたこと以外は、実施例1と同じ条件で判別処理を行ったところ、判別部は導電型を判別できた。
〔実施例8〕
含有されたドーパントおよび抵抗率が比較例9と同じ(p型、180000Ωcm)シリコンウェーハを準備したことと、冷却温度を-70℃にしたこと以外は、実施例1と同じ条件で判別処理を行ったところ、判別部は導電型を判別できた。
〔考察〕
表1に示すように、シリコンウェーハを冷却しない比較例1~9において、抵抗率が18000Ωcmの場合には導電型を判別できたが、抵抗率が20000Ωcm以上になると、導電型を判別できなかった。
これに対し、シリコンウェーハを冷却した実施例1~8では、抵抗率が18000Ωcmの場合に加えて、抵抗率が20000Ωcm以上になっても導電型を判別できた。
これらのことから、第1の接点を冷却するとともに、第2の接点を加熱することによって、抵抗率が20000Ωcm以上であり、ドーパント濃度が低いシリコンウェーハであっても、両接点近傍におけるキャリア密度の差が大きくなり、その結果、絶対値が大きな熱起電力を発生させることができ、導電型判別を高精度に行えることが確認できた。
また、図3に、実施例1~8について、シリコンウェーハおよび第2のプローブの温度差と、シリコンウェーハの抵抗率との関係を示す。
この図3から、n型のドーパントを含有し、かつ、抵抗率が20000Ωcm以上のシリコンウェーハに対しては、シリコンウェーハおよび第2のプローブの温度差を175℃以上にすることによって、導電型判別を行えることが確認できた。n型のドーパントを含有し、かつ、抵抗率がそれぞれ80000Ωcm以上、180000Ωcm以上のシリコンウェーハに対しては、シリコンウェーハおよび第2のプローブの温度差をそれぞれ210℃以上、240℃以上にすることによって、導電型判別を行えることが確認できた。
p型のドーパントを含有し、かつ、抵抗率がそれぞれ50000Ωcm以上、80000Ωcm以上、180000Ωcm以上のシリコンウェーハに対しては、シリコンウェーハおよび第2のプローブの温度差をそれぞれ160℃以上、180℃以上、220℃以上にすることによって、導電型判別を行えることが確認できた。
Figure 0007092089000001
1…導電型判別装置、2…第1のプローブ、3…第2のプローブ、4…冷却部、5…加熱部、8…判別部、W…シリコンウェーハ(半導体製品、冷却対象)。

Claims (9)

  1. 半導体製品の上面所定距離離れて接触する第1のプローブおよび第2のプローブと、
    前記第1のプローブおよび前記半導体製品のうち少なくとも一方を冷却する冷却部と、
    前記第2のプローブを加熱する加熱部と、
    前記半導体製品における前記第1のプローブとの第1の接点と前記第2のプローブとの第2の接点との温度差により生じる熱起電力に基づいて、前記半導体製品の導電型を判別する判別部と
    前記半導体製品の上方に密閉空間を形成し、前記半導体製品の冷却による結露を抑制する結露抑制部とを備えていることを特徴とする半導体製品の導電型判別装置。
  2. 載置された半導体製品の上方に密閉空間を形成するとともに、前記半導体製品の上面に所定距離離れて第1のプローブおよび第2のプローブを接触させる密閉空間形成工程と、
    半導体製品と第1のプローブとの第1の接点を冷却する冷却工程と、
    前記半導体製品と第2のプローブとの第2の接点を加熱する加熱工程と、
    前記第1の接点と前記第2の接点との温度差により生じる熱起電力に基づいて、前記半導体製品の導電型を判別する判別工程とを実施することを特徴とする半導体製品の導電型判別方法。
  3. 請求項2に記載の半導体製品の導電型判別方法において、
    前記半導体製品は、n型のドーパントを含有し、かつ、電気抵抗率が20000Ωcm以上であり、
    前記冷却工程および前記加熱工程は、前記第1のプローブおよび前記半導体製品のうち少なくとも一方と前記第2のプローブとの温度差が175℃以上になるように、冷却および加熱を行うことを特徴とする半導体製品の導電型判別方法。
  4. 請求項3に記載の半導体製品の導電型判別方法において、
    前記半導体製品は、電気抵抗率が80000Ωcm以上であり、
    前記冷却工程および前記加熱工程は、前記第1のプローブおよび前記半導体製品のうち少なくとも一方と前記第2のプローブとの温度差が210℃以上になるように、冷却および加熱を行うことを特徴とする半導体製品の導電型判別方法。
  5. 請求項4に記載の半導体製品の導電型判別方法において、
    前記半導体製品は、電気抵抗率が180000Ωcm以上であり、
    前記冷却工程および前記加熱工程は、前記第1のプローブおよび前記半導体製品のうち少なくとも一方と前記第2のプローブとの温度差が240℃以上になるように、冷却および加熱を行うことを特徴とする半導体製品の導電型判別方法。
  6. 請求項2に記載の半導体製品の導電型判別方法において、
    前記半導体製品は、p型のドーパントを含有し、かつ、電気抵抗率が5000Ωcm以上であり、
    前記冷却工程および前記加熱工程は、前記第1のプローブおよび前記半導体製品のうち少なくとも一方と前記第2のプローブとの温度差が160℃以上になるように、冷却および加熱を行うことを特徴とする半導体製品の導電型判別方法。
  7. 請求項6に記載の半導体製品の導電型判別方法において、
    前記半導体製品は、電気抵抗率が80000Ωcm以上であり、
    前記冷却工程および前記加熱工程は、前記第1のプローブおよび前記半導体製品のうち少なくとも一方と前記第2のプローブとの温度差が180℃以上になるように、冷却および加熱を行うことを特徴とする半導体製品の導電型判別方法。
  8. 請求項7に記載の半導体製品の導電型判別方法において、
    前記半導体製品は、電気抵抗率が180000Ωcm以上であり、
    前記冷却工程および前記加熱工程は、前記第1のプローブおよび前記半導体製品のうち少なくとも一方と前記第2のプローブとの温度差が220℃以上になるように、冷却および加熱を行うことを特徴とする半導体製品の導電型判別方法。
  9. 請求項2から請求項8のいずれか一項に記載の半導体製品の導電型判別方法において、
    前記半導体製品は、シリコンウェーハあるいはシリコン単結晶であることを特徴とする半導体製品の導電型判別方法。
JP2019074564A 2019-04-10 2019-04-10 半導体製品の導電型判別装置および導電型判別方法 Active JP7092089B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2019074564A JP7092089B2 (ja) 2019-04-10 2019-04-10 半導体製品の導電型判別装置および導電型判別方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019074564A JP7092089B2 (ja) 2019-04-10 2019-04-10 半導体製品の導電型判別装置および導電型判別方法

Publications (2)

Publication Number Publication Date
JP2020174098A JP2020174098A (ja) 2020-10-22
JP7092089B2 true JP7092089B2 (ja) 2022-06-28

Family

ID=72831752

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019074564A Active JP7092089B2 (ja) 2019-04-10 2019-04-10 半導体製品の導電型判別装置および導電型判別方法

Country Status (1)

Country Link
JP (1) JP7092089B2 (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002076080A (ja) 2000-08-31 2002-03-15 Shin Etsu Handotai Co Ltd 半導体シリコン基板の抵抗率測定方法、半導体シリコン基板の導電型判定方法、及び半導体シリコン基板の製造方法
JP2005039054A (ja) 2003-07-15 2005-02-10 Canon Inc 半導体デバイスチップウエハの検査方法および検査装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5832649U (ja) * 1981-08-26 1983-03-03 富士通株式会社 半導体の導電型判定装置
JPH0237741A (ja) * 1988-07-27 1990-02-07 Nippon Alum Mfg Co Ltd 半導体の伝導式判別装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002076080A (ja) 2000-08-31 2002-03-15 Shin Etsu Handotai Co Ltd 半導体シリコン基板の抵抗率測定方法、半導体シリコン基板の導電型判定方法、及び半導体シリコン基板の製造方法
JP2005039054A (ja) 2003-07-15 2005-02-10 Canon Inc 半導体デバイスチップウエハの検査方法および検査装置

Also Published As

Publication number Publication date
JP2020174098A (ja) 2020-10-22

Similar Documents

Publication Publication Date Title
Strzalkowski et al. Dielectric constant and its temperature dependence for GaAs, CdTe, and ZnSe
Hofker et al. Boron implantations in silicon: A comparison of charge carrier and boron concentration profiles
US4794217A (en) Induction system for rapid heat treatment of semiconductor wafers
US4220483A (en) Method of increasing the gettering effect in the bulk of semiconductor bodies utilizing a preliminary thermal annealing step
Shenoy et al. Characterization and optimization of the SiO 2/SiC metal-oxide semiconductor interface
US9536958B2 (en) Semiconductor substrate and a method of manufacturing the same
US20160189956A1 (en) METHOD FOR MANUFACTURING SiC WAFER FIT FOR INTEGRATION WITH POWER DEVICE MANUFACTURING TECHNOLOGY
Lamb et al. A non-filamentary switching action in thermally grown silicon dioxide films
JP4600707B2 (ja) 半導体シリコン基板の抵抗率測定方法、半導体シリコン基板の導電型判定方法、及び半導体シリコン基板の製造方法
JP7092089B2 (ja) 半導体製品の導電型判別装置および導電型判別方法
JP5469678B2 (ja) 基板加熱処理装置の温度制御方法、半導体デバイスの製造方法、基板加熱処理装置の温度制御プログラム及び記録媒体
JPH1050715A (ja) シリコンウェーハとその製造方法
JP7213080B2 (ja) 載置台
US4889493A (en) Method of manufacturing the substrate of GaAs compound semiconductor
Cummings et al. Rapid annealing of GaAs: Uniformity and temperature dependence of activation
Sparks et al. The use of rapid thermal annealing for studying transition metals in silicon
JP2010165832A (ja) 半導体シリコン基板の導電型及び抵抗率の測定方法、及び半導体シリコン基板の製造方法
JP2023024234A (ja) シリコンウェハの導電型の検証方法
CN105261586B (zh) 带有电荷陷阱和绝缘埋层衬底的制备方法
Woodhouse et al. Capless rapid thermal annealing of Si+‐implanted InP
US6740565B2 (en) Process for fabrication of a SIMOX substrate
Jain et al. Hall measurements of bilayer structures
Thompson et al. Low resistance ohmic contacts to photoconductive CdS
JP3048089B2 (ja) シリコン単結晶ウェーハの処理方法
JP4419710B2 (ja) Soiウエーハの評価方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210421

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220222

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220301

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220413

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220517

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220530

R150 Certificate of patent or registration of utility model

Ref document number: 7092089

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150