JP7213080B2 - 載置台 - Google Patents

載置台 Download PDF

Info

Publication number
JP7213080B2
JP7213080B2 JP2018237352A JP2018237352A JP7213080B2 JP 7213080 B2 JP7213080 B2 JP 7213080B2 JP 2018237352 A JP2018237352 A JP 2018237352A JP 2018237352 A JP2018237352 A JP 2018237352A JP 7213080 B2 JP7213080 B2 JP 7213080B2
Authority
JP
Japan
Prior art keywords
layer
mounting table
heating
ceiling
layers
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018237352A
Other languages
English (en)
Other versions
JP2020098889A (ja
Inventor
繁 河西
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2018237352A priority Critical patent/JP7213080B2/ja
Priority to TW108145064A priority patent/TWI816949B/zh
Priority to KR1020190164545A priority patent/KR102273513B1/ko
Priority to US16/713,708 priority patent/US11425791B2/en
Priority to EP19216660.1A priority patent/EP3671819B1/en
Publication of JP2020098889A publication Critical patent/JP2020098889A/ja
Application granted granted Critical
Publication of JP7213080B2 publication Critical patent/JP7213080B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B1/00—Details of electric heating devices
    • H05B1/02—Automatic switching arrangements specially adapted to apparatus ; Control of heating devices
    • H05B1/0227—Applications
    • H05B1/023—Industrial applications
    • H05B1/0233—Industrial applications for semiconductors manufacturing
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/286—External aspects, e.g. related to chambers, contacting devices or handlers
    • G01R31/2865—Holding devices, e.g. chucks; Handlers or transport devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B37/00—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding
    • B32B37/14—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding characterised by the properties of the layers
    • B32B37/144—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding characterised by the properties of the layers using layers with different mechanical or chemical conditions or properties, e.g. layers with different thermal shrinkage, layers under tension during bonding
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B7/00—Layered products characterised by the relation between layers; Layered products characterised by the relative orientation of features between layers, or by the relative values of a measurable parameter between layers, i.e. products comprising layers having different physical, chemical or physicochemical properties; Layered products characterised by the interconnection of layers
    • B32B7/02—Physical, chemical or physicochemical properties
    • B32B7/027—Thermal properties
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B7/00—Layered products characterised by the relation between layers; Layered products characterised by the relative orientation of features between layers, or by the relative values of a measurable parameter between layers, i.e. products comprising layers having different physical, chemical or physicochemical properties; Layered products characterised by the interconnection of layers
    • B32B7/04—Interconnection of layers
    • B32B7/12—Interconnection of layers using interposed adhesives or interposed materials with bonding properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67103—Apparatus for thermal treatment mainly by conduction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67248—Temperature monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/6875—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a plurality of individual support members, e.g. support posts or protrusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68757—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a coating or a hardness or a material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68785—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by the mechanical construction of the susceptor, stage or support
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/2872—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation
    • G01R31/2874—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation related to temperature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Thermal Sciences (AREA)
  • Mechanical Engineering (AREA)
  • Environmental & Geological Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Auxiliary Devices For And Details Of Packaging Control (AREA)
  • Supply And Installment Of Electrical Components (AREA)

Description

本開示は、載置台に関する。
特許文献１には、ウェハを載置し且つ温度調節可能なウェハチャックが開示されている。このウェハチャックは、ウェハが吸着固定される、セラミックスによって形成されるトッププレートと、トッププレートと一体化した冷却ジャケット及び面ヒータからなる温度調節体と、温度調節体と断熱リングを介して一体化した断熱プレートと、を備える。
特開２００８－６６６９２号公報
本開示にかかる技術は、高速に加熱可能であり且つ低コストで作製可能な載置台を提供する。
本開示の一態様は、被処理体が載置される載置台であって、表面に前記被処理体が載置される天井層と、前記天井層の裏面側に設けられ、当該天井層を加熱する加熱層と、を含む複数の層が積層されて成り、前記複数の層はそれぞれ、シリコン単結晶基板またはシリコン多結晶基板により構成され、前記複数の層はそれぞれ、積層方向に隣接する他の層と、前記シリコン単結晶基板または前記シリコン多結晶基板に形成された酸化膜を介して互いに接合され、前記複数の層は、前記天井層と前記加熱層との間に設けられ、前記加熱層で生じる電磁波の当該載置台の外部への放射を抑制する電磁シールド層を含む。
本開示によれば、高速に加熱可能であり且つ低コストで作製可能な載置台を提供することができる。
本実施形態にかかる検査装置の構成の概略を示す斜視図である。 本実施形態にかかる検査装置の構成の概略を示す正面図である。 図２のステージの構成を概略的に示す断面図である。 図２のステージを層毎に分割して示す断面図である。 図３の加熱層の構成を概略的に示す平面図である。 加熱層の外側分割体の他の例を示す平面図である。
半導体製造プロセスでは、所定の回路パターンを持つ多数の電子デバイスが半導体ウェハ（以下、「ウェハ」という。）上に形成される。形成された電子デバイスは、電気的特性等の検査が行われ、良品と不良品とに選別される。電子デバイスの検査は、例えば、各電子デバイスが分割される前のウェハの状態で、検査装置を用いて行われる。
また、近年の検査装置では、高温や低温での電子デバイスの電気的特性検査を行うことができるように、ウェハが載置される載置台に、加熱手段や冷却手段が設けられているものもある。
特許文献１には、上述のような載置台として、ウェハが吸着固定される、セラミックスから成るトッププレートと、トッププレートと一体化した面ヒータと、を備えるものが開示されている。
しかし、セラミックスは高価であるため、コストの面で改善の余地がある。
また、トッププレートを安価な金属材料から形成する場合もある。その場合、面ヒータに用いられている金属発熱体とトッププレートとを電気的に絶縁するため、上記金属発熱体の周囲にマイカ等からなる電気的絶縁部が必要となる。マイカ等は、トッププレート等の隣接する部材と熱膨張率が大きく異なるので、この熱膨張率の差を補うために厚くする必要がある。そのため、マイカ等を用いると電気的絶縁部の熱容量が増大する。また、上述の電気的絶縁部にシリコン樹脂を用いることが考えられるが、シリコーン樹脂は耐熱性が低いため、面ヒータのパワー密度が制限される。つまり、トッププレートを金属材料から形成すると、面ヒータに対する電気的絶縁部の熱容量や耐熱性の関係で、載置台を用いた高速加熱を行うことができない。
そこで、本開示にかかる技術は、高速に加熱可能であり且つ低コストで作製可能な載置台を提供する。
以下、本実施形態にかかる載置台及び載置台の作製方法について、図面を参照しながら説明する。なお、本明細書及び図面において、実質的に同一の機能構成を有する要素については、同一の符号を付することにより重複説明を省略する。
まず、本実施形態にかかる載置台が適用される検査装置の構成について説明する。図１及び図２はそれぞれ、本実施形態にかかる載置台を有する検査装置１の構成の概略を示す斜視図及び正面図である。図２では、図１の検査装置１の後述の収容室とローダが内蔵する構成要素を示すため、その一部が断面で示されている。
検査装置１は、被処理体としてのウェハＷに形成された複数の電子デバイス（図示せず）それぞれの電気的特性の検査を行うものである。この検査装置１は、図１及び図２に示すように、検査時にウェハＷを収容する収容室２と、収容室２に隣接して配置されるローダ３と、収容室の上方を覆うように配置されるテスタ４とを備える。
収容室２は、内部が空洞の筐体であり、検査対象のウェハＷが載置される載置台としてのステージ１０を有する。ステージ１０は、該ステージ１０に対するウェハＷの位置がずれないようにウェハＷを吸着保持する。また、ステージ１０は、水平方向及び鉛直方向に移動自在に構成されており、この構成により、後述のプローブカード１１とウェハＷの相対位置を調整してウェハＷの表面の電極をプローブカード１１のプローブ１１ａと接触させることができる。
収容室２における該ステージ１０の上方には、該ステージ１０に対向するようにプローブカード１１が配置される。プローブカード１１は、ウェハＷに設けられた電子デバイスの電極等に電気的に接触されるプローブ１１ａを有する。
また、プローブカード１１は、インターフェース１２を介してテスタ４へ接続されている。各プローブ１１ａは、電気的特性検査時にウェハＷの各電子デバイスの電極に接触し、テスタ４からの電力をインターフェース１２を介して電子デバイスへ供給し、且つ、電子デバイスからの信号をインターフェース１２を介してテスタ４へ伝達する。
ローダ３は、搬送容器であるＦＯＵＰ（図示せず）に収容されているウェハＷを取り出して収容室２のステージ１０へ搬送する。また、ローダ３は、電子デバイスの電気的特性検査が終了したウェハＷをステージ１０から受け取り、ＦＯＵＰへ収容する。
さらに、ローダ３は、検査対象の電子デバイスの温度制御等の各種制御を行う制御部１３を有する。ベースユニットとも称される制御部１３は、配線１４を介してステージ１０へ接続され、ウェハＷの電子デバイスの温度やステージ１０の後述の天井層１１０の温度に基づいて、後述の加熱層１３０に印加する電圧や後述の蓋層１４０及び溝層１５０から成る冷却層への冷却媒体の流量を制御する。なお、制御部１３は収容室２に設けられてもよい。
テスタ４は、電子デバイスが搭載されるマザーボードの回路構成の一部を再現するテストボード（図示せず）を有する。テストボードは、電子デバイスからの信号に基づいて、該電子デバイスの良否を判断するテスタコンピュータ１５に接続される。テスタ４では、上記テストボードを取り替えることにより、複数種のマザーボードの回路構成を再現することができる。
さらに、検査装置１は、ユーザ向けに情報を表示したりユーザが指示を入力したりするためのユーザインターフェース部１６を備える。ユーザインターフェース部１６は、例えば、タッチパネルやキーボード等の入力部と液晶ディスプレイ等の表示部とからなる。
上述の各構成要素を有する検査装置１では、電子デバイスの電気的特性の検査の際、テスタコンピュータ１５が、電子デバイスと各プローブ１１ａを介して接続されたテストボードへデータを送信する。そして、テスタコンピュータ１５が、送信されたデータが当該テストボードによって正しく処理されたか否かを当該テストボードからの電気信号に基づいて判定する。
次に、ステージ１０の構成について図３～図５を用いて説明する。図３はステージ１０の構成を概略的に示す断面図である。図４は、ステージ１０を構成する各層を示すためにステージ１０を層毎に分割して示す断面図である。図５は後述の加熱層の構成を概略的に示す平面図である。
ステージ１０は、図３及び図４に示すように、加熱層１３０等を含む複数の層が積層されて成る。ステージ１０は、当該ステージ１０を水平方向及び鉛直方向に移動させる移動機構（図示せず）上に、熱絶縁部２０を介して載置される。熱絶縁部２０は、例えば樹脂やグラファイト、熱伝導率の低いセラミック等から成る。
ステージ１０の上記複数の層を成す各層は、図の例では、上方から順に、天井層１１０、電磁シールド層１２０、加熱層１３０、蓋層１４０、溝層１５０である。以下に説明するように、上記複数の層はそれぞれ、シリコン（Ｓｉ）単結晶基板により構成されている。
天井層１１０は、表面にウェハＷが載置される層である。この天井層１１０は、Ｓｉ単結晶基板により構成され、酸化膜としてのＳｉ酸化膜１１１が裏面に形成されている。
電磁シールド層１２０は、天井層１１０と加熱層１３０との間に設けられ、加熱層１３０で生じた電磁波がステージ１０の天井層１１０側から外部へ放射されることを抑制する層である。この電磁シールド層１２０は、高濃度に不純物が添加され導電率が高いＳｉ単結晶基板により構成され、その表面と裏面にＳｉ酸化膜１２１、１２２が形成され側面に電極１２３が形成されている。電磁シールド層１２０は、電極１２３を介して接地電位あるいは出力インピーダンスの低い電位に接続される。
加熱層１３０は、天井層１１０を加熱する層であり、天井層１１０の裏面側に設けられ、より具体的には、電磁シールド層１２０の直下の位置に設けられている。この加熱層１３０は、高濃度に不純物が添加され導電率が高いＳｉ単結晶基板により構成され、その裏面と表面の両面にＳｉ酸化膜１３１、１３２が形成され、側面に電極１３３が形成されている。より具体的には、加熱層１３０は、図５に示すように、平面視において（すなわち積層方向視において）、複数の分割体１３０ａ～１３０ｄに分割されており、これら分割体１３０ａ～１３０ｄが個別に制御可能に構成されている。そして、各分割体１３０ａ～１３０ｄが、高濃度に不純物が添加され導電率が高いＳｉ単結晶基板により構成され、その表面と裏面の両面にＳｉ酸化膜１３１、１３２が形成され、側面に電極１３３が形成されている。
また、複数の分割体１３０ａ～１３０ｄは、中心に位置する分割体１３０ａと、その分割体１３０ａの外側を囲む分割体１３０ｂ～１３０ｄ（以下、「外側分割体１３０ｂ～１３０ｄ」ということがある。）からなる。
中心分割体１３０ａは、平面視円状に形成され、互いに対向する側面に電極１３３が形成されている。
外側分割体１３０ｂ～１３０ｄは、平面視円弧環状に形成され、径方向の両側面に電極１３３が形成されている。
分割体１３０ａ～１３０ｄに形成されている電極１３３のうち、信号電位となる電極１３３にはそれぞれ外部から電線Ｌ１が接続されている。
また、分割体１３０ａ～１３０ｄに形成されている電極１３３のうち、接地電位となる一の電極１３３には外部から電線Ｌ２が接続され、接地電位となる他の電極１３３は、上記一の電極１３３と直接的または間接的に電線Ｌ３を介して接続されている。
図３及び図４の説明に戻る。
蓋層１４０と溝層１５０は、冷却層として機能するものである。冷却層とは、天井層１１０の裏面側に設けられ、冷却媒体により当該天井層１１０を冷却する層である。
溝層１５０は、ステージ１０における積層方向の一方向（図３の上方向）に開口する溝１５１を有する層である。この溝層１５０は、Ｓｉ単結晶基板により構成され、蓋層１４０側の面にＳｉ酸化膜１５２が形成されると共に、上述の溝１５１が形成されている。
蓋層１４０は、溝層１５０の溝１５１の開口部を覆うように溝層１５０に対して設けられ、溝１５１と共に冷却媒体としての冷却水の流路を形成する層である。本実施形態において、蓋層１４０は、加熱層１３０で生じた電磁波がステージ１０の裏側（天井層１１０と反対側）から外部へ放射されることを抑制する電磁シールド層を兼ねる。上記電磁波がステージ１０の裏側から放射されると、検査装置１の収容室２内で反射してウェハＷに到達し電気的特性検査に影響を及ぼすことがある。上記電磁シールド層はこれを防止するためのものである。
上述の蓋層１４０は、高濃度に不純物が添加され導電率が高いＳｉ単結晶基板により構成され、その表面と裏面にＳｉ酸化膜１４１、１４２が形成され側面に電極１４３が形成されている。蓋層１４０は、電極１４３を介して接地電位あるいは出力インピーダンスの低い電位に接続される。
続いて、ステージ１０の作製方法について説明する。
ステージ１０の作製方法は、Ｓｉ単結晶基板の両面または片面にＳｉ酸化膜を形成し、加熱層１３０を含む複数の層それぞれを作製する各層作製工程と、上記複数の層における積層方向に互いに隣接する層を、上記Ｓｉ酸化膜を介して接合する接合工程、とを含む。以下、上述の各層作製工程と接合工程とを具体的に説明する。
上述の各層作製工程は、（Ａ）天井層作製工程、（Ｂ）電磁シールド層作成工程、（Ｃ）加熱層作製工程、（Ｄ）蓋層作成工程及び（Ｅ）溝層作製工程を含む。なお、各工程で用いられるＳｉ単結晶基板の直径は例えば３００ｍｍであり、各層の厚さは０．５ｍｍ～１０ｍｍである。また、各工程で形成されるＳｉ酸化膜の厚さは例えば１μｍ～１０μｍである。なお、以下の説明では、加熱層作製工程等で用いられる各電極は金属膜であるものとする。
（Ａ）天井層作製工程
この工程では、Ｓｉインゴットを切り出して形成されるＳｉ単結晶基板の、天井層１１０の裏面に相当する面に、熱酸化処理によってＳｉ酸化膜１１１が形成され、天井層１１０が作製される。
（Ｂ）電磁シールド層作成工程
この工程では、高濃度に不純物が添加されたＳｉインゴットを切り出して形成されるＳｉ単結晶基板の表面と裏面に、熱酸化処理によってＳｉ酸化膜１２１、１２２が形成される。それと共に、上記Ｓｉ単結晶基板の側面に、メタライズ処理によって電極１２３が形成される。これにより、電磁シールド層１２０が作製される。
（Ｃ）加熱層作製工程
この工程では、高濃度に不純物が添加されたＳｉインゴットを切り出して形成されるＳｉ単結晶基板が、加熱層１３０の分割体１３０ａ～１３０ｄの形状にさらに切り出される。切り出された加工体それぞれの表面と裏面に、熱酸化処理によってＳｉ酸化膜１３１、１３２が形成されると共に、それぞれの側面に、メタライズ処理によって電極１３３が形成される。これにより、加熱層１３０の分割体１３０ａ～１３０ｄが作製される。また、この工程では、分割体１３０ａ～１３０ｄに対し、電線Ｌ１～Ｌ３が接続される。
（Ｄ）蓋層作製工程
この工程では、高濃度に不純物が添加されたＳｉインゴットを切り出して形成されるＳｉ単結晶基板の表面と裏面に、熱酸化処理によってＳｉ酸化膜１４１、１４２が形成される。それと共に、上記Ｓｉ単結晶基板の側面に、メタライズ処理によって電極１４３が形成される。これにより、蓋層１４０が作製される。
（Ｅ）溝層作製工程
この工程では、Ｓｉインゴットを切り出して形成されるＳｉ単結晶基板の、蓋層１４０側の面に相当する面に、エッチング処理あるいは機械加工によって溝１５１が形成される。また、Ｓｉ単結晶基板の、蓋層１４０側の面に相当する面に、熱酸化処理によってＳｉ酸化膜１５２が形成される。これにより、溝層１５０が作製される。
なお、接合工程での接合が適切に行われるには、Ｓｉ酸化膜の接合面には平坦性が求められるため、上述の熱酸化処理がエッチング処理の後に行われるとよい。また、熱酸化処理がエッチング処理の前に行われる場合は、エッチング処理後にＳｉ酸化膜１５２の平坦化処理が行われる。
接合工程では、Ｓｉ酸化膜１１１及びＳｉ酸化膜１２１を介した天井層１１０と電磁シールド層１２０との接合、Ｓｉ酸化膜１２２及びＳｉ酸化膜１３１を介した電磁シールド層１２０と加熱層１３０との接合、Ｓｉ酸化膜１３２及びＳｉ酸化膜１４１を介した加熱層１３０と蓋層１４０との接合、Ｓｉ酸化膜１４２及びＳｉ酸化膜１５２を介した蓋層１４０と溝層１５０との接合が行われる。なお、各層のＳｉ酸化膜は、前述のように、半導体製造プロセスに用いられる熱酸化処理により形成されているか、エッチング処理後に平坦化処理が行われている。そのため、各層のＳｉ酸化膜の接合面は、平均粗さＲａが１ｎｍレベル、最大粗さＲｍａｘが１０ｎｍ程度であり、高い平坦性を有する。
層間のＳｉ酸化膜を介した接合には、例えばプラズマ活性化低温接合が用いられる。このプラズマ活性化低温接合では、常温下でのプラズマ処理によりＳｉ酸化膜の接合面を活性化させた後、層間のＳｉ酸化膜同士を密着させる。その後、１０００℃未満の低温（例えば２００℃）で熱処理することにより、Ｓｉ酸化膜を介して層間が接合される。
なお、プラズマ化低温接合の代わりに、イオンビーム等を用いて接合面を活性化させる常温接合を行うようにしてもよい。
また、上述のプラズマ化低温接合や常温接合を行うために十分な平坦度をＳｉ酸化膜の接合面が有していない場合は、Ｓｉ酸化膜の接合面の平坦化処理を事前に行うようにしてもよい。
以上のように、本実施形態では、ステージ１０が、天井層１１０と加熱層１３０とを含む複数の層が積層されて成る。そして、上記複数の層はそれぞれ、Ｓｉ単結晶基板により構成され、また、積層方向に隣接する他の層と、Ｓｉ単結晶基板に形成されたＳｉ酸化膜を介して互いに接合されている。また、Ｓｉ単結晶基板は、半導体産業の応用分野の大きさから安価で入手できる。したがって、本実施形態によれば、低コストでステージ１０を作製することができる。
また、加熱層１３０に対する電気的絶縁部として機能するＳｉ酸化膜１３１、１２２と、加熱層１３０や電磁シールド層１２０を構成するＳｉ単結晶基板との間で、熱膨張率に差がない。そのため、上記電気的絶縁部としてのＳｉ酸化膜１３１、１２２を薄くすることができ、上記電気的絶縁部の熱容量を抑えることができる。さらに、加熱層１３０のパワー密度が、当該加熱層１３０に対する電気的絶縁部の耐熱性に律速されるところ、Ｓｉは、溶融温度が約１３００℃であり耐熱性が高い。そのため、電気的絶縁部にＳｉ酸化膜１３１、１２２を用いることで、加熱層１３０のパワー密度を大きくすることができる。したがって、ステージ１０を用いてウェハＷを高速に加熱することができる。
なお、Ｓｉ酸化膜は、８ＭＶ／ｃｍ以上の絶縁性があるため、Ｓｉ酸化膜による電気的絶縁部を薄くしても、高い絶縁耐力を得ることができる。
また、電気的絶縁部としてのＳｉ酸化膜１３１、１２２は上述のように薄くすることができるため、当該電気的絶縁部としてのＳｉ酸化膜１３１、１２２により熱伝導が妨げられるのを防ぐことができる。
また、本実施形態では、天井層１１０がＳｉ単結晶基板により構成されているため、そのウェハ搭載面（表面）を平坦にすることができる。したがって、ウェハＷと天井層１１０との間の熱抵抗を低減させることができるため、ステージ１０を用いたウェハＷの吸熱、加熱を高速で行うことができる。また、上述のように平坦であるため、ステージ１０上のウェハＷの複数の電子デバイスとプローブカード１１のプローブ１１ａとを一括接触させる場合に、電子デバイスとプローブ１１ａとの接触状態を面内で均一にすることができる。
なお、天井層１１０のウェハＷの搭載面の平坦性を向上させるために、上記搭載面を熱酸化処理し、Ｓｉ酸化膜を形成するようにしてもよい。
さらに、Ｓｉはヤング率が３００ＧＰａと高いため薄くても剛性が得られるので、当該Ｓｉ単結晶基板を用いた天井層１１０は薄くすることができる。したがって、天井層１１０を薄くして天井層１１０の熱容量を抑えることができるため、ステージ１０を用いたウェハＷの加熱及び冷却を高速に行うことができる。
さらにまた、Ｓｉは熱伝導率が１８０Ｗ／ｍ・ｋと高いため、天井層１１０にＳｉ単結晶基板を用いることで、ステージ１０を用いたウェハＷの加熱及び冷却を面内で均一且つ高速に行うことができる。
また、Ｓｉは体積比熱が１．５８×１０－６Ｊ／ｍ３と、アルミ（２．４３×１０－６Ｊ／ｍ３）や銅（３．４×１０－６Ｊ／ｍ３）と比べても低いため、天井層１１０にＳｉ単結晶基板を用いることで、天井層１１０の熱容量を抑えることができる。そのため、ステージ１０を用いたウェハＷの加熱及び冷却を高速に行うことができる。
また、本実施形態では、加熱層１３０が、積層方向視において複数の分割体１３０ａ～１３０ｄに分割されており、これら複数の分割体１３０ａ～１３０ｄは個別に制御可能に構成されている。従来のメタルヒータでも同様な構成ができるが、本実施形態では、ヒータ厚（加熱層１３０の厚さ）、ヒータ（加熱層１３０）からウェハＷまでの距離（厚さ）を遥かに薄くできる。したがって、メタルヒータに比べて、ヒータ（加熱層１３０）によるウェハＷの加熱が面内で均一になるよう簡便に精度良く制御することができる。
なお、加熱層１３０に用いるＳｉ単結晶基板の不純物の濃度を調整することにより、加熱層１３０のパワー密度を調整することができる。
さらに、本実施形態では、電磁シールド層１２０を設けているため、加熱層１３０で生じた電磁波が天井層１１０を透過し、天井層１１０上のウェハＷに形成された電子デバイスの電気的特性検査に影響を及ぼすのを防ぐことができる。
なお、本実施形態では、電磁シールド層１２０と天井層１１０とは別々に設けられていたが、天井層１１０を、高濃度に不純物が添加され導電率が高いＳｉ単結晶基板により構成し、天井層１１０が電磁シールド層１２０を兼ねるようにしてもよい。これにより、加熱層１３０で生じた電磁波がステージ１０の表面（ウェハ搭載面）側から出射されるのを防ぎつつ、ステージ１０全体の熱容量を抑えることができる。
さらにまた、本実施形態では、蓋層１４０が電磁シールド層を兼ねているため、加熱層１３０で生じた電磁波がステージ１０の裏面側から出射されるのを防ぎつつ、ステージ１０全体の熱容量を抑えることができる。
本実施形態では、ステージ１０の各層がＳｉ単結晶基板により構成され、層間の接合はＳｉ酸化膜で行われており、ステージ１０を構成する各部の熱膨張率に差がない。そのため、ステージ１０にはほとんど熱応力が生じない。
また、本実施形態では、天井層１１０がＳｉ単結晶基板により構成されるため、ウェハＷがＳｉ基板から構成される場合には、天井層１１０とウェハＷとで熱膨張率に差がない。そのため、電気的特性検査時等に、ウェハＷが熱膨張や熱収縮したときに、ウェハＷと天井層１１０が擦れて傷等が生じることがない。
以上の説明では、電極が金属膜であり、メタライズ処理により形成していた。これに代えて、加熱層１３０等を構成する高濃度に不純物が添加されたＳｉ単結晶基板の電極形成面に対し、さらに高濃度に不純物を添加し、これにより電極を形成するようにしてもよい。
また、加熱層１３０等の電極は側面に形成されていたが、表面や裏面に形成してもよい。この場合は、高濃度不純物添加処理により形成される電極を用いることが好ましい。またこの場合、電極の上のＳｉ酸化膜が形成される。
図６は、加熱層の外側分割体の他の例を示す平面図である。
図５の加熱層１３０の外側分割体１３０ｂ～１３０ｄでは径方向の側面に電極１３３が形成されていた。それに対し、図６の外側分割体２００は、周方向の側面に電極２０１が形成されている。また、図６の外側分割体２００の径方向内側の側部にはスリット２０２が形成されている。したがって、外側分割体２００内において電流が略一様に流れるため、当該外側分割体２００を均一に加熱することができる。
以上の説明では、ステージ１０は検査装置１に搭載されていたが、ステージ１０は他の被処理体処理装置に用いることができる。なお、被処理体装置とは、ウェハ等の被処理体に対し検査処理等の所定の処理を行う装置である。
また、以上の説明では、ステージ１０を構成する各層は、Ｓｉ単結晶基板により構成されていたが、Ｓｉ多結晶基板により構成されてもよい。
ステージ１０を構成する各層は、サファイアやアルミナ、シリコンカーバイド、ダイヤモンドの単結晶基板または多結晶基板など、酸化物が形成されるものにより構成されてもよい。
今回開示された実施形態はすべての点で例示であって制限的なものではないと考えられるべきである。上記の実施形態は、添付の請求の範囲及びその主旨を逸脱することなく、様々な形態で省略、置換、変更されてもよい。
なお、以下のような構成も本開示の技術的範囲に属する。
（１）被処理体が載置される載置台であって、
表面に前記被処理体が載置される天井層と、前記天井層の裏面側に設けられ、当該天井層を加熱する加熱層と、を含む複数の層が積層されて成り、
前記複数の層はそれぞれ、シリコン単結晶基板またはシリコン多結晶基板により構成され、
前記複数の層はそれぞれ、積層方向に隣接する他の層と、前記シリコン単結晶基板または前記シリコン多結晶基板に形成された酸化膜を介して互いに接合されている、載置台。
前記（１）によれば、載置台の各層を、安価で入手可能なシリコン単結晶基板またはＳｉシリコン多結晶基板によって構成しているため、低コストで載置台を作製することができる。また、加熱層に対する電気的絶縁部として機能する酸化膜と、加熱層を構成するシリコン単結晶基板またはシリコン多結晶基板との間で、熱膨張率に差がない。そのため、上記電気的絶縁部としての酸化膜を薄くすることができ、上記電気的絶縁部の熱容量を抑えることができる。さらに、電気的絶縁部に酸化膜を用いることで、加熱層のパワー密度を大きくすることができる。したがって、載置台を用いて被処理体を高速に加熱することができる。
（２）前記複数の層は、前記天井層の裏面側に設けられ、当該天井層を冷却する冷却層を含む、前記（１）に記載の載置台。
（３）前記冷却層は、
前記積層方向に開口する溝を有する溝層と、
前記溝層の前記溝の開口部を覆うように当該溝層に対して設けられ、前記溝と共に冷却媒体の流路を形成する蓋層とを含む、前記（２）に記載の載置台。
（４）前記加熱層は、当該加熱層への電力供給用の電極が側面に形成されている、前記（１）～（３）のいずれか１に記載の載置台。
（５）前記複数の層は、前記天井層と前記加熱層との間に設けられ、前記加熱層で生じる電磁波の当該載置台の外部への放射を抑制する電磁シールド層を含む、前記（１）～（４）のいずれか１に記載の載置台。
（６）前記天井層は、不純物が添加された前記シリコン単結晶基板または前記シリコン多結晶基板により構成され、前記加熱層で生じる電磁波の当該載置台の外部への放射を抑制する電磁シールド層を兼ねる、前記（１）～（４）のいずれか１に記載の載置台。
前記（６）によれば、加熱層で生じた電磁波が、天井層の表面側すなわち被処理体の搭載面側から出射されるのを防ぎつつ、載置台全体の熱容量を抑えることができる。
（７）前記複数の層は、前記加熱層の裏面側に設けられた、他の電磁シールド層を含む、前記（５）または（６）に記載の載置台。
前記（７）によれば、加熱層で生じた電磁波が、載置台の裏面側から出射されるのを防ぎつつ、載置台全体の熱容量を抑えることができる。
（８）前記加熱層は、積層方向視において複数の分割体に分割されており、前記複数の分割体は個別に制御可能に構成されている、前記（１）～（７）のいずれか１に記載の載置台。
（９）被処理体が載置される載置台の作製方法であって、
前記載置台は、
表面に前記被処理体が載置される天井層と、前記天井層の裏面側に設けられ、当該天井層を加熱する加熱層と、を含む複数の層が積層されて成り、
当該作製方法は、
シリコン単結晶基板またはシリコン多結晶基板の両面または片面に酸化膜を形成し、前記複数の層それぞれを作製する各層作製工程と、
前記複数の層における積層方向に互いに隣接する層を、前記酸化膜を介して、互いに接合する接合工程、とを含む、載置台の作成方法。
１０ ステージ
１１０ 天井層
１１１ 酸化膜
１３０ 加熱層
１３１ 酸化膜
Ｗ ウェハ

Claims (7)

  1. 被処理体が載置される載置台であって、
    表面に前記被処理体が載置される天井層と、前記天井層の裏面側に設けられ、当該天井層を加熱する加熱層と、を含む複数の層が積層されて成り、
    前記複数の層はそれぞれ、シリコン単結晶基板またはシリコン多結晶基板により構成され、
    前記複数の層はそれぞれ、積層方向に隣接する他の層と、前記シリコン単結晶基板または前記シリコン多結晶基板に形成された酸化膜を介して互いに接合され、
    前記複数の層は、前記天井層と前記加熱層との間に設けられ、前記加熱層で生じる電磁波の当該載置台の外部への放射を抑制する電磁シールド層を含む、載置台。
  2. 被処理体が載置される載置台であって、
    表面に前記被処理体が載置される天井層と、前記天井層の裏面側に設けられ、当該天井層を加熱する加熱層と、を含む複数の層が積層されて成り、
    前記複数の層はそれぞれ、シリコン単結晶基板またはシリコン多結晶基板により構成され、
    前記複数の層はそれぞれ、積層方向に隣接する他の層と、前記シリコン単結晶基板または前記シリコン多結晶基板に形成された酸化膜を介して互いに接合され、
    前記天井層は、不純物が添加された前記シリコン単結晶基板または前記シリコン多結晶基板により構成され、前記加熱層で生じる電磁波の当該載置台の外部への放射を抑制する電磁シールド層を兼ねる、載置台。
  3. 前記複数の層は、前記天井層の裏面側に設けられ、当該天井層を冷却する冷却層を含む、請求項１または２に記載の載置台。
  4. 前記冷却層は、
    前記積層方向に開口する溝を有する溝層と、
    前記溝層の前記溝の開口部を覆うように当該溝層に対して設けられ、前記溝と共に冷却媒体の流路を形成する蓋層とを含む、請求項３に記載の載置台。
  5. 前記加熱層は、当該加熱層への電力供給用の電極が側面に形成されている、請求項１～４のいずれか１項に記載の載置台。
  6. 前記複数の層は、前記加熱層の裏面側に設けられた、他の電磁シールド層を含む、請求項１～５のいずれか１項に記載の載置台。
  7. 前記加熱層は、積層方向視において複数の分割体に分割されており、前記複数の分割体は個別に制御可能に構成されている、請求項１～６のいずれか１項に記載の載置台。
JP2018237352A 2018-12-19 2018-12-19 載置台 Active JP7213080B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2018237352A JP7213080B2 (ja) 2018-12-19 2018-12-19 載置台
TW108145064A TWI816949B (zh) 2018-12-19 2019-12-10 載置台及載置台之製作方法
KR1020190164545A KR102273513B1 (ko) 2018-12-19 2019-12-11 적재대 및 적재대의 제작 방법
US16/713,708 US11425791B2 (en) 2018-12-19 2019-12-13 Mounting table, and method of manufacturing the mounting table
EP19216660.1A EP3671819B1 (en) 2018-12-19 2019-12-16 Mounting table, and method of manufacturing the mounting table

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018237352A JP7213080B2 (ja) 2018-12-19 2018-12-19 載置台

Publications (2)

Publication Number Publication Date
JP2020098889A JP2020098889A (ja) 2020-06-25
JP7213080B2 true JP7213080B2 (ja) 2023-01-26

Family

ID=68917688

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018237352A Active JP7213080B2 (ja) 2018-12-19 2018-12-19 載置台

Country Status (5)

Country Link
US (1) US11425791B2 (ja)
EP (1) EP3671819B1 (ja)
JP (1) JP7213080B2 (ja)
KR (1) KR102273513B1 (ja)
TW (1) TWI816949B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7310914B2 (ja) 2019-11-15 2023-07-19 株式会社村田製作所 超音波モータ

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113053774A (zh) * 2019-12-27 2021-06-29 迪科特测试科技(苏州)有限公司 探测装置
JP7449799B2 (ja) 2020-07-09 2024-03-14 東京エレクトロン株式会社 載置台の温度調整方法及び検査装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002057141A (ja) 2000-08-11 2002-02-22 Shin Etsu Chem Co Ltd シリコンヒータ
JP2002141335A (ja) 2000-10-31 2002-05-17 Shin Etsu Chem Co Ltd シリコンヒーター
JP2002151487A (ja) 2000-11-14 2002-05-24 Tokyo Electron Ltd 基板処理装置
JP2003007686A (ja) 2001-06-26 2003-01-10 Shin Etsu Chem Co Ltd シリコン製ヒータおよびこれを用いた半導体製造装置
JP2004363335A (ja) 2003-06-05 2004-12-24 Sumitomo Electric Ind Ltd 半導体あるいは液晶製造装置用保持体およびそれを搭載した半導体あるいは液晶製造装置
JP2017037721A (ja) 2015-08-07 2017-02-16 日本発條株式会社 ヒータユニット

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07335513A (ja) * 1994-06-09 1995-12-22 Nippondenso Co Ltd 半導体基板の製造方法
JP2728237B2 (ja) * 1995-03-27 1998-03-18 株式会社日立製作所 静電容量式加速度センサ
JP3474406B2 (ja) * 1997-09-30 2003-12-08 信越化学工業株式会社 シリコン製発熱体及びこれを用いた半導体製造装置
US6583638B2 (en) * 1999-01-26 2003-06-24 Trio-Tech International Temperature-controlled semiconductor wafer chuck system
JP4950688B2 (ja) 2006-03-13 2012-06-13 東京エレクトロン株式会社 載置装置
JP2007335709A (ja) * 2006-06-16 2007-12-27 Dainippon Screen Mfg Co Ltd 基板処理装置
US8284538B2 (en) * 2006-08-10 2012-10-09 Tokyo Electron Limited Electrostatic chuck device
JP4965287B2 (ja) * 2007-03-14 2012-07-04 東京エレクトロン株式会社 載置台
KR101220307B1 (ko) * 2010-03-11 2013-01-22 (주)티티에스 서셉터 및 이를 구비하는 기판 처리 장치
WO2013051713A1 (ja) * 2011-10-05 2013-04-11 京セラ株式会社 試料保持具
KR101322633B1 (ko) 2012-01-18 2013-10-29 한국생산기술연구원 접착홈이 형성된 알루미늄 방열층을 포함하는 양극산화알루미늄 및 그 제조방법
US8809747B2 (en) * 2012-04-13 2014-08-19 Lam Research Corporation Current peak spreading schemes for multiplexed heated array
US9224626B2 (en) * 2012-07-03 2015-12-29 Watlow Electric Manufacturing Company Composite substrate for layered heaters
US9975320B2 (en) * 2014-01-13 2018-05-22 Applied Materials, Inc. Diffusion bonded plasma resisted chemical vapor deposition (CVD) chamber heater
TWM503654U (zh) * 2014-10-21 2015-06-21 Leading Prec Inc 層疊式靜電吸附盤及其半導體設備

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002057141A (ja) 2000-08-11 2002-02-22 Shin Etsu Chem Co Ltd シリコンヒータ
JP2002141335A (ja) 2000-10-31 2002-05-17 Shin Etsu Chem Co Ltd シリコンヒーター
JP2002151487A (ja) 2000-11-14 2002-05-24 Tokyo Electron Ltd 基板処理装置
JP2003007686A (ja) 2001-06-26 2003-01-10 Shin Etsu Chem Co Ltd シリコン製ヒータおよびこれを用いた半導体製造装置
JP2004363335A (ja) 2003-06-05 2004-12-24 Sumitomo Electric Ind Ltd 半導体あるいは液晶製造装置用保持体およびそれを搭載した半導体あるいは液晶製造装置
JP2017037721A (ja) 2015-08-07 2017-02-16 日本発條株式会社 ヒータユニット

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7310914B2 (ja) 2019-11-15 2023-07-19 株式会社村田製作所 超音波モータ

Also Published As

Publication number Publication date
US11425791B2 (en) 2022-08-23
KR102273513B1 (ko) 2021-07-05
EP3671819B1 (en) 2022-07-06
EP3671819A1 (en) 2020-06-24
KR20200076600A (ko) 2020-06-29
US20200205233A1 (en) 2020-06-25
JP2020098889A (ja) 2020-06-25
TWI816949B (zh) 2023-10-01
TW202101552A (zh) 2021-01-01

Similar Documents

Publication Publication Date Title
JP7213080B2 (ja) 載置台
JP5447123B2 (ja) ヒータユニット及びそれを備えた装置
JP7238780B2 (ja) 静電チャック装置
TWI644393B (zh) Electrostatic chuck
JP2002313781A (ja) 基板処理装置
JP2017157617A (ja) 加熱部材及び静電チャック
JP6730084B2 (ja) 加熱部材及び静電チャック
CN113767461B (zh) 载置台和载置台的制作方法
JP2018157186A (ja) セラミックスヒータ及び静電チャック並びにセラミックスヒータの製造方法
JP2008227206A (ja) 載置台
EP2980840B1 (en) Probe device
CN113851416A (zh) 载置台和检查装置
JP2020115583A (ja) 加熱部材及び静電チャック
JP6760242B2 (ja) ヒータモジュール
US6864676B2 (en) Substrate-holding device for testing circuit arrangements on substrates
JPS63261723A (ja) 半導体素子の製造方法
JP2016225355A (ja) 試料保持具およびこれを用いたプラズマエッチング装置
JP2006329816A (ja) プローブ検査装置
JP2003077964A (ja) ウエハプローバ用チャックトップ
US20230317493A1 (en) Electrostatic chuck
CN220585212U (zh) 一种静电夹盘及半导体处理设备
US20220151026A1 (en) Heater temperature control method, heater, and placement stand
US20240071737A1 (en) Plasma sensor module
KR20230138930A (ko) 세라믹 기판, 세라믹 기판의 제조 방법, 정전 척, 기판 고정 장치, 및 반도체 장치용 패키지
US20070046305A1 (en) Wafer holder and wafer prober having the same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210909

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220907

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220927

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221121

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20221220

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230116

R150 Certificate of patent or registration of utility model

Ref document number: 7213080

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150