TWI816949B - 載置台及載置台之製作方法 - Google Patents

載置台及載置台之製作方法 Download PDF

Info

Publication number
TWI816949B
TWI816949B TW108145064A TW108145064A TWI816949B TW I816949 B TWI816949 B TW I816949B TW 108145064 A TW108145064 A TW 108145064A TW 108145064 A TW108145064 A TW 108145064A TW I816949 B TWI816949 B TW I816949B
Authority
TW
Taiwan
Prior art keywords
layer
layers
mounting platform
heating
top layer
Prior art date
Application number
TW108145064A
Other languages
English (en)
Other versions
TW202101552A (zh
Inventor
河西繁
Original Assignee
日商東京威力科創股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商東京威力科創股份有限公司 filed Critical 日商東京威力科創股份有限公司
Publication of TW202101552A publication Critical patent/TW202101552A/zh
Application granted granted Critical
Publication of TWI816949B publication Critical patent/TWI816949B/zh

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/286—External aspects, e.g. related to chambers, contacting devices or handlers
    • G01R31/2865—Holding devices, e.g. chucks; Handlers or transport devices
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B1/00—Details of electric heating devices
    • H05B1/02—Automatic switching arrangements specially adapted to apparatus ; Control of heating devices
    • H05B1/0227—Applications
    • H05B1/023—Industrial applications
    • H05B1/0233—Industrial applications for semiconductors manufacturing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B37/00—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding
    • B32B37/14—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding characterised by the properties of the layers
    • B32B37/144—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding characterised by the properties of the layers using layers with different mechanical or chemical conditions or properties, e.g. layers with different thermal shrinkage, layers under tension during bonding
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B7/00—Layered products characterised by the relation between layers; Layered products characterised by the relative orientation of features between layers, or by the relative values of a measurable parameter between layers, i.e. products comprising layers having different physical, chemical or physicochemical properties; Layered products characterised by the interconnection of layers
    • B32B7/02—Physical, chemical or physicochemical properties
    • B32B7/027—Thermal properties
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B7/00—Layered products characterised by the relation between layers; Layered products characterised by the relative orientation of features between layers, or by the relative values of a measurable parameter between layers, i.e. products comprising layers having different physical, chemical or physicochemical properties; Layered products characterised by the interconnection of layers
    • B32B7/04—Interconnection of layers
    • B32B7/12—Interconnection of layers using interposed adhesives or interposed materials with bonding properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67103—Apparatus for thermal treatment mainly by conduction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67248—Temperature monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/6875—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a plurality of individual support members, e.g. support posts or protrusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68757—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a coating or a hardness or a material
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/2872—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation
    • G01R31/2874—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation related to temperature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68785—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by the mechanical construction of the susceptor, stage or support

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Thermal Sciences (AREA)
  • Mechanical Engineering (AREA)
  • Environmental & Geological Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Supply And Installment Of Electrical Components (AREA)
  • Auxiliary Devices For And Details Of Packaging Control (AREA)

Abstract

提供一種可快速加熱且能以低成本製作之載置台。
一種載置有被處理體之載置台，係層積有包含於表面載置有該被處理體之頂層以及，設置於該頂層之內面側，且加熱該頂層之加熱層的複數層；該複數層係分別藉由單晶矽基板或多晶矽基板來加以構成；該複數層係分別透過形成於該單晶矽基板或該多晶矽基板的氧化膜來與鄰接於層積方向的其他層互相接合。

Description

載置台及載置台之製作方法
本揭露係關於一種載置台及載置台之製作方法
專利文獻1揭露有一種載置晶圓且可調節溫度之晶圓夾具。此晶圓夾具係具備：頂板，係固定吸附有晶圓，並藉由陶瓷所形成；溫度調節體，係由會與頂板一體化的冷卻夾套及面加熱器所構成；以及隔熱板，係透過隔熱環來與溫度調節體一體化。
[先前技術文獻]
[專利文獻]
專利文獻1：日本特開2008-66692號公報
本揭露相關之技術係提供一種可快速加熱且能以低成本製作之載置台。
本揭露一態樣係一種載置有被處理體之載置台；層積有包含於表面載置有該被處理體之頂層以及，設置於該頂層之內面側，且加熱該頂層之加熱層的複數層；該複數層係分別藉由單晶矽基板或多晶矽基板來加以構成；該複數層係分別透過形成於該單晶矽基板或該多晶矽基板的氧化膜來與鄰接於層積方向的其他層互相接合。
根據本揭露便可提供一種可快速加熱且能以低成本製作之載置台。
10:台座
110:頂層
111:氧化膜
130:加熱層
131:氧化膜
W:晶圓
圖1係顯示本實施形態相關之檢查裝置的概略構成之立體圖。
圖2係顯示本實施形態相關之檢查裝置的概略構成之前視圖。
圖3係概略地顯示圖2之台座構成的剖面圖。
圖4係依各層來分割圖2之台座來顯示的剖面圖。
圖5係概略地顯示圖3之加熱層構成的俯視圖。
圖6係顯示加熱層之外側分割體的其他例之俯視圖。
半導體製造程式係將具有既定電路圖案之多數電子元件形成在半導體晶圓(以下稱為「晶圓」。)上。所形成之電子元件會進行電氣特性等的檢查，來區別出良品與不良品。電子元件之檢查係例如在將各電子元件分割前的晶圓狀態下，使用檢查裝置來加以進行。
又，近年的檢查裝置中，係以可進行高溫或低溫的電子元件之電氣特性檢查的方式來在載置有晶圓的載置台設置有加熱機構或冷卻機構。
專利文獻1揭露有一種上述般之載置台，係具備：頂板，係固定吸附有晶圓，並藉由陶瓷所形成；以及面加熱器，係與頂板一體化。
然而，由於陶瓷價格昂貴，故在成本面上有改善空間。
又，亦有由便宜的金屬材料來形成頂板的情況。在此情況，由於會將被用於面加熱器的金屬發熱體與頂板電性絕緣，故在上述金屬發熱體周圍需要有由 雲母等所構成之電性絕緣部。由於雲母等的熱膨脹率係與頂板等的鄰接構件有較大差異，故為了彌補此膨脹率之差異便需要加厚。因此，在使用雲母等時，便會使電性絕緣部的熱容量增大。又，雖會考慮在上述電性絕緣部使用矽樹脂，但由於矽樹脂之耐熱性較低，故會讓面加熱器之功率密度受到限制。亦即，在由金屬材料來形成頂板時，因為電性絕緣部相對於面加熱器之熱容量及耐熱性之關係，而無法進行使用載置台之高速加熱。
於是，本揭露相關之技術係提供一種可快速加熱且能以低成本製作之載置台。
以下，便參照圖式，就本實施形態相關之載置台及載置台之製作方法來加以說明。另外，本說明書及圖式中，係對實質上具有相同功能構成之元素附加相同符號並省略重複說明。
首先，便就適用本實施形態相關之載置台的檢查裝置構成來加以說明。圖1及圖2係分別為顯示具有本實施形態相關之載置台的檢查裝置1的概略構成之立體圖及前視圖。由於圖2係顯示圖1之檢查裝置1內建有下述收納室與裝載部的構成元素，故會以剖面來顯示其一部分。
檢查裝置1係進行形成在作為被處理體之晶圓W的複數各電子元件(未圖式)的電氣特性之檢查者。此檢查裝置1如圖1及圖2所示，係具備：收納室2，係在檢查時收納晶圓W；裝載部3，係連接於收納室2來加以配置；以及測試器4，係以覆蓋收納室上方之方式來加以配置。
收納室2係內部呈空洞之框體，並具有作為載置有檢查對象之晶圓W的載置台之台座10。台座10係以不會使晶圓W相對於該台座10之位置偏移的方式來吸附保持晶圓W。又，台座10係構成為可在水平方向及垂直方向自由移 動，可藉由此構成來調整下述探針卡11與晶圓W之相對位置，以使晶圓W表面之電極與探針卡11之探針11a接觸。
收納室2之該台座10上方係以會對向於該台座10之方式來配置有探針卡11。探針卡11係具有會電性接觸於晶圓W所設置之電子元件的電極等的探針11a。
又，探針卡11會透過介面12來朝測試器4連接。各探針11a係在電氣特性檢查時接觸於晶圓W之各電子元件的電極，而透過介面12將來自測試器4之電力朝電子元件供給，且透過介面12將來自電子元件之訊號朝測試器4傳遞。
裝載部3會取出被收納於為搬送容器之FOUP(未圖示)的晶圓W，而朝收納室2之台座10搬送。又，裝載部3係從台座10來收取電子元件之電氣特性檢查結束後的晶圓W，而朝FOUP收納。
進一步地，裝載部3係具有會進行檢查對象之電子元件的溫度控制之各種控制的控制部13。亦被稱為基礎單元之控制部13會透過配線14來朝台座10連接，並會基於晶圓W之電子元件溫度或台座10之下述頂層110溫度來控制施加在下述加熱層130的電壓或冷卻冷媒朝由下述蓋層140及溝層150所構成的冷卻層之流量。另外，控制部13亦可被設置於收納室2。
測試器4係具有會再現搭載有電子元件之主機板的一部分電路構成之測試板(未圖示)。測試板係被連接於會基於來自電子元件之訊號來判斷該電子元件之良莠的測試電腦15。測試器4係可藉由替換上述測試板，來再現複數種類的主機板之電路構成。
進一步地，檢查裝置1係具備對使用者顯示資訊或讓使用者輸入指令用的使用者介面部16。使用者介面16係由例如觸控面板或鍵盤等的輸入部與液晶顯示器等的顯示部所構成。
具有上述各構成要素的檢查裝置1中，在檢查電子元件之電氣特性時，測試電腦15會將數據朝透過各探針11a來與電子元件連接之測試板傳送。然後，測試電腦15會基於來自該測試板之電氣訊號，來判斷所傳送之數據是否有藉由該測試板來被正確地處理。
接著，便使用圖3~圖5就台座10之構成來加以說明。圖3係概略地顯示台座10構成的剖面圖。圖4係為了顯示構成台座10之各層而依各層來分割台座10所顯示的剖面圖。圖5係概略地顯示下述加熱層構成的俯視圖。
台座10如圖3及圖4所示，係層積有包含加熱層130等的複數層所構成。台座10係透過熱絕緣部20來被載置於會讓該台座10移動於水平方向及垂直方向的移動機構(未圖示)上。熱絕緣部20係由例如樹脂或石墨、熱傳導率較低之陶瓷等所構成。
構成台座10之上述複數層的各層在圖式範例中，係從上方依序為頂層110、電磁遮蔽層120、加熱層130、蓋層140以及溝層150。如以下說明般，上述複數層係分別藉由單晶矽(Si)基板所構成。
頂層110係將晶圓W載置於表面的層。此頂層110係藉由單晶Si基板所構成，而在內面形成有作為氧化膜的Si氧化膜111。
電磁遮蔽層120係被設置在頂層110與加熱層130之間，而為抑制加熱層130所產生之電磁波從台座10之頂層110側朝外部放射的層。此電磁遮蔽層120係藉由高濃度地添加有雜質且導電率會較高之單晶Si基板所構成，其表面 與內面會形成有Si氧化膜121、122，並在側面形成有電極123。電磁遮蔽層120會透過電極123來連接於接地電位或是輸出電抗較低之電位。
加熱層130係加熱頂層110之層，並會被設置在頂層110之內面側，更具體而言，係被設置在電磁遮蔽層120之正下方的位置。此加熱層130係藉由高濃度地添加有雜質且導電率會較高之單晶Si基板所構成，其表面與內面兩面會形成有Si氧化膜131、132，並在側面形成有電極133。更具體而言，加熱層130如圖5所示，在俯視觀察下(亦即層積方向觀察下)係被分割為複數分割體130a~130d，而該等分割體130a~130d會構成為可個別控制。然後，各分割體130a~130d係藉由高濃度地添加有雜質且導電率會較高之單晶Si基板所構成，其表面與內面兩面會形成有Si氧化膜131、132，並在側面形成有電極133。
又，複數分割體130a~130d係由位在中心的分割體130a以及圍繞該分割體130a外側之分割體130b~130d(以下，有稱為「外側分割體130b~130d」之情況。)所構成。
中心分割體130a俯視下係形成為圓狀，且會在彼此對向之側面形成有電極133。
外側分割體130b~130d俯視下係形成為圓弧環狀，且會在徑向兩側面形成有電極133。
在分割體130a~130d所形成的電極133中，為訊號電位的電極133係分別從外部來連接有電線L1。
又，在分割體130a~130d所形成的電極133中，為接地電位的一個電極133係從外部來連接有電線L2。為接地電位的其他電極133係直接或間接地透過電線L3來與上述一個電極133加以連接。
回到圖3及圖4之說明。
蓋層140與溝層150係作為冷卻層來發揮功能。冷卻層係被設置於頂層110內面側，且為藉由冷卻媒體來冷卻該頂層110之層。
溝層150係具有於台座10之層積方向一方向(圖3上方向)呈開口的溝部151之層。此溝層150係藉由單晶Si基板所構成，蓋層140側之面係形成有Si氧化膜152並形成有上述溝部151。
蓋層140係以覆蓋溝層150之溝部151的開口部之方式來相對於溝層150加以設置，且會與溝部151一同地形成作為冷卻媒體之冷卻水的流道之層。本實施形態中，蓋層140會兼作抑制加熱層130所產生之電磁波從台座10之內側(頂層110之相反側)朝外部放射的電磁遮蔽層。在上述電磁波從台座10內側放射時，會在檢查裝置1之收納室2內反射而到達至晶圓W，會有對電氣特性檢查造成影響之情事。上述電磁遮蔽層係用以防止此般情事者。
上述蓋層140係藉由高濃度地添加有雜質且導電率會較高之單晶Si基板所構成，其表面與內面會形成有Si氧化膜141、142，並在側面形成有電極143。蓋層140會透過電極143來連接於接地電位或輸出電抗較低之電位。
接著，便就台座10之製作方法來加以說明。
台座10之製作方法係包含：各層製作工序，係在單晶Si基板兩面或單面形成Si氧化膜，來製作包含加熱層130的複數層之各層；以及接合工序，係透過該Si氧化膜來將會在該複數層之層積方向互相鄰接之層接合。以下，便具體說明上述各層製作工序與接合工序。
上述各層製作工序係包含：(A)頂層製作工序；(B)電磁遮蔽層製作工序；(C)加熱層製作工序；(D)蓋層製作工序；以及(E)溝層製作工序。另外， 各工序所使用的單晶Si基板的直徑係例如300mm，各層之厚度係0.5mm~10mm。又，各工序所形成之Si氧化膜的厚度係例如1μm~10μm。另外，以下說明中，加熱層製作工序等所使用之各電極係金屬膜。
(A)頂層製作工序
此工序中，係藉由熱氧化處理來在Si塊切割而形成的單晶Si基板之相當於頂層110的內面之面形成有Si氧化膜111，而製作頂層110。
(B)電磁遮蔽層製作工序
此工序中，係藉由熱氧化處理來在將高濃度地添加有雜質之Si塊切割而形成的單晶Si基板表面與內面形成有Si氧化膜121、122。與其一同地在該單晶Si基板之側面藉由金屬化處理來形成有電極123。藉此，來製作電磁遮蔽層120。
(C)加熱層製作工序
此工序中，係將高濃度地添加有雜質之Si塊切割而形成的單晶Si基板進一步地切割為加熱層130之分割體130a~130d的形狀。藉由熱氧化處理來在切割出之各加工體的表面與內面形成有Si氧化膜131、132，並於各側面藉由金屬化處理來形成有電極133。藉此，來製作加熱層130之分割體130a~130d。又，在此工序中，係針對分割體130a~130d來連接有電線L1~L3。
(D)蓋層製作工序
此工序中，係藉由熱氧化處理來在將高濃度地添加有雜質之Si塊切割而形成的單晶Si基板表面與內面形成有Si氧化膜141、142。與其一同地在該單晶Si基板之側面藉由金屬化處理來形成有電極143。藉此，來製作蓋層140。
(E)溝層製作工序
此工序中，係藉由蝕刻處理或機械加工來在將Si塊切割而形成的單晶Si基板之相當於蓋層140側之面的面形成有溝部151。又，在單晶Si基板之相當於蓋層140側之面的面會藉由熱氧化處理來形成有Si氧化膜152。藉此，來製作溝層150。
另外，為了適當地進行接合工序中之接合，由於在Si氧化膜之接合面上會被要求要有平坦性，故可在蝕刻處理後再進行上述熱氧化處理。又，在蝕刻處理前便進行熱氧化處理之情況，則會在蝕刻處理後進行Si氧化膜152之平坦化處理。
接合工序會進行：頂層110及電磁遮蔽層120透過Si氧化膜111及Si氧化膜121之接合；電磁遮蔽層120及加熱層130透過Si氧化膜122及Si氧化膜131之接合；加熱層130及蓋層140透過Si氧化膜132及Si氧化膜141之接合；蓋層140及溝層150透過Si氧化膜142及Si氧化膜152之接合。另外，各層之Si氧化膜如上述，係藉由半導體製造程序所使用的熱氧化處理來加以形成，並會在蝕刻處理後進行平坦化處理。因此，各層之Si氧化膜接合面係平均粗度Ra為1nm等級，最大粗度Rmax為10nm左右，且具有高平坦性。
在透過層間的Si氧化膜的接合中，係使用例如電漿活性化低溫接合。此電漿活性化低溫接合中，係在藉由常溫下之電漿處理來將Si氧化膜之接合面活性化後，讓層間之Si氧化膜彼此密合。之後，藉由在未達1000℃的低溫(例如200℃)進行熱處理，來透過Si氧化膜接合層間。
另外，亦可取代電漿化低溫接合而使用離子束等來進行使接合面活性化之常溫接合。
又，在Si氧化膜之接合面不具有充分平坦度的情況，為了進行上述電漿化低溫接合或常溫接合，亦可在事前進行Si氧化膜之接合面的平坦化處理。
如上述，本實施形態中，台座10係層積有包含頂層110與加熱層130的複數層而成。然後，上述複數層係分別藉由單晶Si基板來加以構成，且會透過單晶Si基板所形成之Si氧化膜來與鄰接於層積方向的其他層互相接合。又，單晶Si基板因為在半導體產業之應用領域很大，故可便宜地購入。從而，根據本實施形態，便可以低成本來製作台座10。
又，在作為相對於加熱層130之電氣絕緣部來發揮功能的Si氧化膜131、122與構成加熱層130或電磁遮蔽層120之單晶Si基板之間，熱膨脹率沒有差異。因此，便可使作為上述電氣絕緣部之Si氧化膜131、122變薄，而可抑制上述電氣絕緣部之熱容量。進一步地，加熱層130之功率密度在因電氣絕緣部相對於該加熱層130之耐熱性而受到限制時，Si的熔融溫度為約1300℃而耐熱性較高。因此，藉由在電氣絕緣部使用Si氧化膜131、122，便可加大加熱層130之功率密度。從而，便可使用台座10來將晶圓W快速加熱。
另外，由於Si氧化膜具有8MV/cm以上的絕緣性，故即便Si氧化膜之電氣絕緣部變薄，仍可得到高絕緣耐力。
又，由於作為電氣絕緣部之Si氧化膜131、122可如上述般變薄，故可防止因為作為該電氣絕緣部之Si氧化膜131、122而妨礙熱傳導的情事。
又，本實施形態中，由於頂層110會藉由單晶Si基板所構成，故可使其晶圓搭載面(表面)成為平坦。從而，由於可降低晶圓W與頂層110之間的熱阻抗，故可快速進行使用台座10之晶圓W的吸熱、加熱。又，由於如上述般為平坦，故在讓台座10上之晶圓W的複數電子元件與探針卡11之探針11a總括地接觸的情況，便可在面內使電子元件與探針11a之接觸成為均勻狀態。
另外，為了提升頂層110之晶圓W的搭載面平坦性，亦可將上述搭載面進行熱氧化處理，而形成Si氧化膜。
進一步地，由於Si之楊式係數會高至300GPa，故即便較薄仍可得到剛性，故可讓使用單晶Si基板之頂層110變薄。從而，由於可將頂層110變薄而抑制頂層110之熱容量，故可快速進行使用台座10之晶圓W的加熱及冷卻。
再進一步地，由於Si的熱傳導率高至180W/m．k，故可藉由在頂層110使用單晶Si基板，來在面內均勻且快速地進行使用台座10之晶圓W的加熱及冷卻。
又，由於Si之體積比熱為1.58×10-6J/m3，而會低於鋁(2.43×10-6J/m3)或銅(3.4×10-6J/m3)，故藉由在頂層110使用單晶Si基板，便可抑制頂層110之熱容量。因此，便可快速進行使用台座10之晶圓W的加熱及冷卻。
又，本實施形態中，係在層積方向觀察下將加熱層130分割為複數分割體130a~130d，該等複數分割體130a~130d係構成為可個別控制。以往的金屬加熱器雖亦可為相同構成，但本實施形態中，卻可使加熱器厚度(加熱層130之厚度)、從加熱器(加熱層130)到晶圓W為止的距離(厚度)大幅變薄。從而，相較於金屬加熱器，便可以在面內成為均勻的方式來簡便且精度良好地控制加熱器(加熱層130)之晶圓W的加熱。
另外，藉由調整在加熱層130所使用的單晶Si基板的雜質之濃度，便可調整加熱層130之功率密度。
進一步地，由於本實施形態中，係設置有電磁遮蔽層120，故可防止加熱層130所產生之電磁波會穿透頂層110，而對頂層110上之晶圓W所形成的電子元件的電氣特性檢查造成影響之情事。
另外，本實施形態中，雖是將電磁遮蔽層120與頂層110分別設置，但亦可藉由高濃度地添加有雜質且導電率會較高之單晶Si基板來構成頂層110，並讓頂層110兼作電磁遮蔽層120。藉此，便可防止加熱層130所產生之電磁波從台座10表面(晶圓搭載面)側射出，並抑制台座10整體之熱容量。
再進一步地，由於本實施形態中，蓋層140會兼作電磁遮蔽層，故可防止加熱層130所產生之電磁波從台座10內面側射出，並抑制台座10整體之熱容量。
本實施形態中，台座10之各層係藉由單晶Si基板所構成，層間的接合係以Si氧化膜來加以進行，構成台座10之各部的熱膨脹率並沒有差異。因此，台座10幾乎不會產生熱應力。
又，由於本實施形態中，頂層110係藉由單晶Si基板所構成，故在晶圓W由Si基板所構成之情況，頂層110與晶圓W的熱膨脹率並沒有差異。因此，在檢查電氣特性等而使晶圓W熱膨脹或熱收縮時，不會讓晶圓W與頂層110摩擦而產生傷痕等。
以上說明中，電極係金屬膜，且會藉由金屬化處理來加以形成。亦可取代上述電極，對構成加熱層130等之高濃度地添加有雜質之單晶Si基板的電極形成面，進一步高濃度地添加雜質，而藉此來形成電極。又，雖加熱層130等的電極會形成在側面，但亦可形成在表面或內面。在此情況，較佳地係使用藉由高濃度雜質添加處理所形成之電極。又，在此情況，會在電極上形成Si氧化膜。
圖6係顯示加熱層之外側分割體的其他範例之俯視圖。
圖5之加熱層130的外側分割體130b~130d係在徑向側面形成有電極133。相對於此，圖6之外側分割體200係在周圍方向側面形成有電極201。又，圖6之外側分割體200之徑向內側側部係形成有槽縫202。從而，由於在外側分割體200內會流通有略相同的電流，故可將該外側分割體200均勻加熱。
雖上述說明中，台座10係被搭載於檢查裝置1，但台座10亦可用於其他被處理體處理裝置。另外，被處理體裝置係對晶圓等的被處理體進行檢查處理等的既定處理之裝置。
又，雖上述說明中，構成台座10之各層係藉由單晶Si基板所構成，但亦可藉由多晶Si基板所構成。
構成台座10之各層可藉由藍寶石或氧化鋁、碳化矽、鑽石的單晶基板或多晶基板等之形成有氧化物者所構成。
本次所揭露的實施形態在所有的點上應都只是例示而非為限制。上述實施形態可不超出添附申請專利範圍及其主旨而以各種形態來進行省略、置換、變更。
另外，以下構成亦屬於本揭露之技術範圍。
(1)一種載置台，係載置有被處理體之載置台；
層積有包含於表面載置有該被處理體之頂層以及，設置於該頂層之內面側，且加熱該頂層之加熱層的複數層；
該複數層係分別藉由單晶矽基板或多晶矽基板來加以構成；
該複數層係分別透過形成於該單晶矽基板或該多晶矽基板的氧化膜來與鄰接於層積方向的其他層互相接合。
根據(1)，由於會藉由可便宜購買的單晶矽基板或多晶Si基板來構成載置台之各層，故可以低成本來製作載置台。又，在作為相對於加熱層之電氣絕緣部來發揮功能的氧化膜與構成加熱層之單晶矽基板或多晶矽基板之間，熱膨脹率並沒有差異。因此，便可使作為上述電氣絕緣部之氧化膜變薄，而可抑制上述電氣絕緣部之熱容量。進一步地，藉由在電氣絕緣部使用氧化膜，便可大幅提高加熱層之功率密度。從而，便可使用載置台來快速加熱被處理體。
(2)如上述(1)之載置台，該複數層係包含設置於該頂層之內面側，且冷卻該頂層之冷卻層。
(3)如上述(2)之載置台，該冷卻層係包含：
溝層，係具有會在該層積方向開口之溝部；以及
蓋層，係以覆蓋該溝層之該溝部的開口部之方式來相對於該溝層加以設置，並會與該溝部一同地形成冷卻媒體之流道。
(4)如上述(1)~(3)中任一者之載置台，該加熱層係在側面形成有朝該加熱層供給電力用之電極。
(5)如上述(1)~(4)中任一者之載置台，該複數層係包含：電磁遮蔽層，係設置於該頂層與該加熱層之間，並抑制該加熱層所產生之電磁波朝該載置台之外部放射。
(6)如上述(1)~(4)中任一者之載置台，該頂層係藉由添加有雜質之該單晶矽基板或該多晶矽基板來加以構成，並會兼作抑制該加熱層所產生之電磁波朝該載置台之外部放射的電磁遮蔽層。
根據上述(6)，便可防止加熱層所產生之電磁波從頂層之表面側(亦即被處理體之搭載面側)射出，並抑制載置台整體之熱容量。
(7)如上述(5)或(6)之載置台，該複數層係包含：其他電磁遮蔽層，係設置於該加熱層之內面側。
根據上述(7)，便可防止加熱層所產生之電磁波從載置台內面側射出，並抑制載置台整體之熱容量。
(8)如上述(1)~(7)中任一者之載置台，該加熱層係在層積方向觀察下，被分割為複數分割體；該複數分割體係構成為可個別控制。
(9)一種載置台之製作方法，係載置有被處理體之載置台之製作方法；
該載置台係層積有包含於表面載置有該被處理體之頂層以及，設置於該頂層之內面側，且加熱該頂層之加熱層的複數層；
該製作方法係包含：
各層製作工序，係在單晶矽基板或多晶矽基板的兩面或單面形成氧化膜，來製作該複數層之各層；以及
接合工序，係透過該氧化膜來將會在該複數層之層積方向互相鄰接之層互相接合。
10:台座
110:頂層
120:電磁遮蔽層
130:加熱層
140:蓋層
150:溝層
20:熱絕緣部

Claims (10)

  1. 一種載置台，係載置有被處理體之載置台；層積有包含於表面載置有該被處理體之頂層以及，設置於該頂層之內面側，且加熱該頂層之加熱層的複數層；該複數層係分別藉由單晶矽基板或多晶矽基板來加以構成；該複數層係分別透過形成於該單晶矽基板或該多晶矽基板的氧化膜來與鄰接於層積方向的其他層互相接合。
  2. 如申請專利範圍第1項之載置台，其中該複數層係包含設置於該頂層之內面側，且冷卻該頂層之冷卻層。
  3. 如申請專利範圍第2項之載置台，其中該冷卻層係包含：溝層，係具有會在該層積方向開口之溝部；以及蓋層，係以覆蓋該溝層之該溝部的開口部之方式來相對於該溝層加以設置，並會與該溝部一同地形成冷卻媒體之流道。
  4. 如申請專利範圍第1至3項中任一項之載置台，其中該加熱層係在側面形成有朝該加熱層供給電力用之電極。
  5. 如申請專利範圍第1至3項中任一項之載置台，其中該複數層係包含：電磁遮蔽層，係設置於該頂層與該加熱層之間，並抑制該加熱層所產生之電磁波朝該載置台之外部放射。
  6. 如申請專利範圍第1至3項中任一項之載置台，其中該頂層係藉由添加有雜質之該單晶矽基板或該多晶矽基板來加以構成，並會兼作抑制該加熱層所產生之電磁波朝該載置台之外部放射的電磁遮蔽層。
  7. 如申請專利範圍第5項之載置台，其中該複數層係包含：其他電磁遮蔽層，係設置於該加熱層之內面側。
  8. 如申請專利範圍第6項之載置台，其中該複數層係包含：其他電磁遮蔽層，係設置於該加熱層之內面側。
  9. 如申請專利範圍第1至3項中任一項之載置台，其中該加熱層係在層積方向觀察下，被分割為複數分割體；該複數分割體係構成為可個別控制。
  10. 一種載置台之製作方法，係載置有被處理體之載置台之製作方法；該載置台係層積有包含於表面載置有該被處理體之頂層以及，設置於該頂層之內面側，且加熱該頂層之加熱層的複數層；該製作方法係包含：各層製作工序，係在單晶矽基板或多晶矽基板的兩面或單面形成氧化膜，來製作該複數層之各層；以及接合工序，係透過該氧化膜來將會在該複數層之層積方向互相鄰接之層互相接合。
TW108145064A 2018-12-19 2019-12-10 載置台及載置台之製作方法 TWI816949B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018237352A JP7213080B2 (ja) 2018-12-19 2018-12-19 載置台
JP2018-237352 2018-12-19

Publications (2)

Publication Number Publication Date
TW202101552A TW202101552A (zh) 2021-01-01
TWI816949B true TWI816949B (zh) 2023-10-01

Family

ID=68917688

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108145064A TWI816949B (zh) 2018-12-19 2019-12-10 載置台及載置台之製作方法

Country Status (5)

Country Link
US (1) US11425791B2 (zh)
EP (1) EP3671819B1 (zh)
JP (1) JP7213080B2 (zh)
KR (1) KR102273513B1 (zh)
TW (1) TWI816949B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114731120A (zh) 2019-11-15 2022-07-08 株式会社村田制作所 超声波马达
CN113053774A (zh) * 2019-12-27 2021-06-29 迪科特测试科技(苏州)有限公司 探测装置
JP7449799B2 (ja) 2020-07-09 2024-03-14 東京エレクトロン株式会社 載置台の温度調整方法及び検査装置
WO2024125915A1 (en) * 2022-12-13 2024-06-20 Asml Netherlands B.V. A clamp and a method for manufacturing the same

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080062611A1 (en) * 2006-08-10 2008-03-13 Shinji Himori Electrostatic chuck device
US20130270250A1 (en) * 2012-04-13 2013-10-17 Lam Research Corporation Current peak spreading schemes for multiplexed heated array

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07335513A (ja) * 1994-06-09 1995-12-22 Nippondenso Co Ltd 半導体基板の製造方法
JP2728237B2 (ja) * 1995-03-27 1998-03-18 株式会社日立製作所 静電容量式加速度センサ
JP3474406B2 (ja) * 1997-09-30 2003-12-08 信越化学工業株式会社 シリコン製発熱体及びこれを用いた半導体製造装置
US6583638B2 (en) * 1999-01-26 2003-06-24 Trio-Tech International Temperature-controlled semiconductor wafer chuck system
JP3976994B2 (ja) 2000-08-11 2007-09-19 信越化学工業株式会社 シリコンヒータ
JP3694454B2 (ja) 2000-10-31 2005-09-14 信越化学工業株式会社 シリコンヒーター
JP2002151487A (ja) 2000-11-14 2002-05-24 Tokyo Electron Ltd 基板処理装置
JP2003007686A (ja) 2001-06-26 2003-01-10 Shin Etsu Chem Co Ltd シリコン製ヒータおよびこれを用いた半導体製造装置
JP4539035B2 (ja) 2003-06-05 2010-09-08 住友電気工業株式会社 半導体あるいは液晶製造装置用保持体およびそれを搭載した半導体あるいは液晶製造装置
JP4950688B2 (ja) 2006-03-13 2012-06-13 東京エレクトロン株式会社 載置装置
JP2007335709A (ja) * 2006-06-16 2007-12-27 Dainippon Screen Mfg Co Ltd 基板処理装置
JP4965287B2 (ja) * 2007-03-14 2012-07-04 東京エレクトロン株式会社 載置台
KR101220307B1 (ko) * 2010-03-11 2013-01-22 (주)티티에스 서셉터 및 이를 구비하는 기판 처리 장치
JP5969488B2 (ja) * 2011-10-05 2016-08-17 京セラ株式会社 試料保持具
KR101322633B1 (ko) 2012-01-18 2013-10-29 한국생산기술연구원 접착홈이 형성된 알루미늄 방열층을 포함하는 양극산화알루미늄 및 그 제조방법
US9224626B2 (en) * 2012-07-03 2015-12-29 Watlow Electric Manufacturing Company Composite substrate for layered heaters
US9975320B2 (en) * 2014-01-13 2018-05-22 Applied Materials, Inc. Diffusion bonded plasma resisted chemical vapor deposition (CVD) chamber heater
TWM503654U (zh) * 2014-10-21 2015-06-21 Leading Prec Inc 層疊式靜電吸附盤及其半導體設備
JP6653535B2 (ja) 2015-08-07 2020-02-26 日本発條株式会社 ヒータユニット

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080062611A1 (en) * 2006-08-10 2008-03-13 Shinji Himori Electrostatic chuck device
US20130270250A1 (en) * 2012-04-13 2013-10-17 Lam Research Corporation Current peak spreading schemes for multiplexed heated array

Also Published As

Publication number Publication date
EP3671819B1 (en) 2022-07-06
US11425791B2 (en) 2022-08-23
EP3671819A1 (en) 2020-06-24
KR102273513B1 (ko) 2021-07-05
US20200205233A1 (en) 2020-06-25
TW202101552A (zh) 2021-01-01
JP7213080B2 (ja) 2023-01-26
KR20200076600A (ko) 2020-06-29
JP2020098889A (ja) 2020-06-25

Similar Documents

Publication Publication Date Title
TWI816949B (zh) 載置台及載置台之製作方法
JP7238780B2 (ja) 静電チャック装置
JP6001402B2 (ja) 静電チャック
US10373853B2 (en) Electrostatic chuck and wafer processing apparatus
TWI605539B (zh) Electrostatic chuck
JP5447123B2 (ja) ヒータユニット及びそれを備えた装置
JP6530333B2 (ja) 加熱部材及び静電チャック
KR100778612B1 (ko) 기판처리장치
KR100765929B1 (ko) 온도 제어 방법 및 온도 제어 장치
TWI644393B (zh) Electrostatic chuck
JP6730084B2 (ja) 加熱部材及び静電チャック
JP2016189425A (ja) セラミックヒータ及びその制御方法、並びに、静電チャック及びその制御方法
JP6165452B2 (ja) プラズマ処理装置
JP2018060833A (ja) 静電チャック、基板固定装置
CN113767461B (zh) 载置台和载置台的制作方法
JP2019071349A (ja) ウエハ加熱用ヒータユニット
JP6760242B2 (ja) ヒータモジュール
JP2020115583A (ja) 加熱部材及び静電チャック
US10847401B2 (en) Wafer holding apparatus and baseplate structure
US20240071737A1 (en) Plasma sensor module
JP2019071350A (ja) ウエハ加熱用ヒータユニット
JP2008047500A (ja) ヒータユニット及びその製造方法
JP6260645B2 (ja) ヒータユニット