JP7157410B2

JP7157410B2 - 半導体検査装置及び半導体検査方法

Info

Publication number: JP7157410B2
Application number: JP2018028936A
Authority: JP
Inventors: 克昭菅沼; 至成長尾; テントウチン; チャンヤンチェ; 一毅竹下; 直樹若杉
Original assignee: Yamato Scientific Co Ltd; Osaka University NUC
Current assignee: Yamato Scientific Co Ltd; Osaka University NUC
Priority date: 2018-02-21
Filing date: 2018-02-21
Publication date: 2022-10-20
Anticipated expiration: 2038-02-21
Also published as: JP2019144131A

Description

特許法第３０条第２項適用（１）平成２９年８月２３日発行の「第１６１回日本金属学会講演概要集」にて公開（２）２０１７年９月６日（水）～９月８日（金）公益社団法人日本金属学会北海道大学札幌キャンパスにて開催された「２０１７年秋季講演大会（第１６１回）」において発表

本発明は、例えば半導体装置からの異音を検出することによって、半導体装置での欠陥の発生を検査する半導体検査装置及び半導体検査方法に関する。

半導体装置の信頼性や寿命の評価に際して、これまでは、電気的特性の経時変化から診断する方法が広く用いられている。即ち、従来の方法は、半導体装置の電気的特性の変化をモニタし、それを解析することによって、劣化の程度、例えば亀裂や界面剥離といった欠陥の有無などを検査するものであった。

また、他の方法として、発熱量と絶縁破壊時間との相関を示す絶縁寿命推定曲線に基づいて、パワーモジュールなどの被測定物の絶縁寿命を判定するようにした提案もなされている（例えば、特許文献１参照）。

特開２０１５－６４３２９号公報

しかしながら、従来においては、絶縁破壊の発生を即座にセンシングできないという課題があった。

特に、パワーモジュールなどの半導体装置においては、例えば、欠陥が発生した場合であっても、その欠陥が、ある程度の大きさまで進行し、モジュール自体の電気的特性に影響するサイズに成長するまでは検出できない。このため、欠陥の発生を、その場で即座に観察できる技術（その場観察技術ともいう）の確立が望まれていた。

なお、破壊検査によって半導体装置の欠陥を観察する方法も知られているが、この方法では、欠陥の有無を正確に検査できるものの、半導体装置を切ってその断面を観察するものであるため、同一の半導体装置を継続して検査することができない。

本発明は、上記に鑑みてなされたもので、その目的とするところは、非破壊により、同一の半導体装置を継続してその場で即座に観察することができ、半導体装置での欠陥の発生を正確に検査することが可能な半導体検査装置及び半導体検査方法を提供することにある。

上記課題を達成するため、本発明の半導体検査装置は、
実装基板の配線パターン上に接合部を介して半導体チップが接合された半導体装置を駆動するために、前記半導体チップ上に搭載可能な発熱体を有する駆動手段と、
前記半導体チップが接合された前記配線パターン上に配置され、前記駆動手段による駆動時に、前記半導体装置から発せられるアコースティックエミッション波を検出する検出手段と、
前記駆動手段による駆動時に、断熱材を介して、前記駆動手段の前記発熱体に所定の荷重を加える荷重手段と、
前記駆動手段を制御して、前記半導体装置の加速試験を行うための制御手段と、
前記半導体装置を冷却する冷却ユニットと、
前記検出手段によって検出された前記アコースティックエミッション波の検出信号に基づいて、前記半導体装置での欠陥の発生を推定する処理装置と、
前記実装基板を前記冷却ユニットの放熱板に接触させるための荷重印加機構と、
を備え、
前記荷重印加機構を介して、前記駆動手段から前記発熱体への電力の供給を行うことにより、前記半導体装置での欠陥の発生を非破壊により継続して検査するものである。

本発明の半導体検査装置によれば、亀裂や界面剥離といった欠陥発生時に半導体装置より放出される微小な異音を捉えることによって、半導体装置の劣化現象を、その場観察できるようになる。即ち、亀裂や界面剥離が成長（進行）して外部に露出する前の微小な欠陥をも、非破壊により正確に検査することが可能となる。しかも、同一の半導体装置を継続的に検査できるため、半導体装置の個体差の影響を受けることもなく、コスト的にも有利である。従って、半導体装置の寿命を診断する場合にも、高精度な解析が可能となる。

また、前記検出手段は、前記実装基板上に配置され、前記実装基板を介して、前記半導体装置からの前記アコースティックエミッション波を検出するものである。

これにより、欠陥発生時に半導体装置より放出される微小な異音を即座に検出できると共に、異音の特性を解析することで、欠陥の種類や場所、劣化の程度などを含む診断が可能となる。

また、前記駆動手段を制御して、前記半導体装置の加速試験を行うための制御手段と、
前記半導体装置を冷却する冷却ユニットと、
前記検出手段によって検出された前記アコースティックエミッション波の検出信号に基づいて、前記半導体装置での前記欠陥の発生を推定する処理装置と、
を、さらに備えるものである。

これにより、長時間の加速試験の結果として、半導体装置より欠陥発生時に放出される微小な異音をモニタすることで、欠陥検査の精度を飛躍的に向上できる。

また、前記半導体装置が検査用モジュールであって、
前記処理装置は、
前記制御手段によって前記駆動手段を制御して、前記検査用モジュールを実際に駆動させたときと同様の状態となるように疑似的に加熱させて加速試験を行った際の前記検出信号に基づいて、実際の半導体モジュールの寿命を診断するものである。

これにより、実際の半導体モジュールの寿命を、より高精度に診断することが可能となる。

本発明の半導体検査方法は、
実装基板の配線パターン上に接合部を介して半導体チップが接合された半導体装置を、前記半導体チップ上に搭載可能な発熱体を有する駆動手段により駆動する工程と、
駆動時に、断熱材を介して、前記駆動手段の前記発熱体に荷重手段により所定の荷重を加える工程と、
駆動時に、前記半導体装置から発せられるアコースティックエミッション波を、前記半導体チップが接合された前記配線パターン上に配置された検出手段により検出する工程と、
を備え、
前記半導体装置を冷却する冷却ユニットの放熱板に前記実装基板を接触させるための荷重印加機構を介して、前記駆動手段から前記発熱体への電力の供給を行うことにより、前記半導体装置での欠陥の発生を非破壊により継続して検査できるようにしたものである。

本発明の半導体検査方法によれば、亀裂や界面剥離といった欠陥発生時に半導体装置より放出される微小な異音を捉えることによって、半導体装置の劣化現象を、その場観察できるようになる。即ち、亀裂や界面剥離が成長（進行）して外部に露出する前の微小な欠陥をも、非破壊により正確に検査することが可能となる。しかも、同一の半導体装置を継続的に検査できるため、半導体装置の個体差の影響を受けることもなく、コスト的にも有利である。従って、半導体装置の寿命を診断する場合にも、高精度な解析が可能となる。

また、前記半導体装置が検査用モジュールであって、
前記駆動手段を制御して、前記検査用モジュールを実際に駆動させたときと同様の状態となるように疑似的に加熱させて加速試験を行った際の前記検出手段の検出信号に基づいて、実際の半導体モジュールの寿命を診断するものである。

本発明によれば、非破壊により、同一の半導体装置を継続してその場で即座に観察することができ、半導体装置での欠陥の発生を正確に検査することが可能な半導体検査装置及び半導体検査方法を提供できる。

本発明に係る半導体検査装置の構成例を示す概略図である。半導体検査装置の要部（検査部）をより詳細に示す拡大図である。半導体検査装置の検査対象となる検査用モジュールの一例を示す斜視図である。半導体検査装置での検査用モジュールからのＡＥ波の検出方法について説明するために示す概略図である。検査用モジュールからのＡＥ信号の検出例を示す波形図である。検査時の検査用モジュールの温度変化について示す特性図である。検査時のＡＥ信号の信号検出数とサイクル数との関係を示す概略図である。検査時のサイクル数に対する、検査用モジュールの強度とＡＥ信号の信号検出数との関係を示す図である。実際の半導体モジュールの寿命を診断するための寿命推測曲線の一例を示す図である。検査時の劣化の検出例について示す概略断面図である。検査時の劣化の検出例を示す図（ＳＡＴ写真）である。検査後の検査用モジュールの劣化の様子を示す概略断面図である。

以下、図面を用いて、本発明を実施するための形態（以下、実施形態と称する）を説明する。

図１は、本発明の実施形態に係る半導体検査装置１（ＡＥ計測システムともいう）の構成例を示すものである。

図１に示す半導体検査装置１は、パワーモジュールなどの半導体装置（以下、検査用モジュール２０という）での、経年変化などによる欠陥の発生を非破壊により検査するものである。この半導体検査装置１では、経年変化と同様の状態を強制的に生じさせるために、例えば、ヒータエレメント（駆動手段）を用いて、加速試験としてのパワーサイクル試験を実施する。

即ち、本実施形態の半導体検査装置１は、検査用モジュール２０を発熱させる駆動手段（例えば、ヒータ１４及び電源装置３４）と、検査用モジュール２０から発せられるアコースティックエミッション波（以下、ＡＥ波ＵＳという）を検出する検出手段（例えば、ＡＥセンサ１６）と、を備える。

ヒータ１４及び電源装置３４は、検査時（例えば、パワーサイクル試験）において、検査用モジュール２０のパワー半導体２２（半導体チップ）を所定の温度まで加熱させることにより、検査用モジュール２０を、実際の半導体装置を実際に駆動させたときと同様の状態となるように仮想的（疑似的）に駆動させるものである。検査時、電源装置３４は、例えば、５０Ｗの電力によりヒータ１４の温度を２００℃程度まで加熱する。

なお、検査用モジュール２０は、実際の半導体モジュール（例えば、パワーモジュール）を検査対象として流用することも可能である。特に、実際の半導体モジュールを検査対象とする場合には、駆動手段により実際に駆動させるように構成しても良い。

ＡＥセンサ１６は、検査部１０において、亀裂や界面剥離といった欠陥発生時に検査用モジュール２０より放出される微小な異音をＡＥ波ＵＳ（超音波領域の弾性波）として検出するもので、圧電素子（例えば、Φ１２のWild band AE sensor）によって構成される。

ＡＥセンサ１６は、検査用モジュール２０のＤＢＣ（Direct Bonded Copper）基板２４（実装基板）上に配置されて、後述する欠陥の発生に伴って検査用モジュール２０から発せられるＡＥ波ＵＳを、ＤＢＣ基板２４を介して検出するようになっている。これにより、欠陥発生時に検査用モジュール２０より放出される微小なＡＥ波ＵＳを即座に検出できると共に、ＡＥ波ＵＳの特性を解析することで、欠陥の種類や発生場所、劣化の程度（例えば、成長に応じたサイズ）などを正確にモニタリングすることが可能とされる。

なお、検査部１０及び検査用モジュール２０の詳細については、後述する。

また、本実施形態の半導体検査装置１は、さらに、制御手段（例えば、スイッチ回路３３及びスイッチ切換制御装置３５）、冷却ユニット（例えば、放熱板１２及び水冷チラー３７）、及び、処理装置（例えば、ＡＥ信号処理装置３２）などを備える。

スイッチ切換制御装置３５は、検査者が操作可能なスイッチ・コントローラであって、検査時に、ヒータ１４と電源装置３４との間のスイッチ回路３３を制御して、繰り返し検査用モジュール２０を所定のサイクル（最大で、例えば３０．０００回のＯＮ／ＯＦＦ動作が可能）で駆動させる（パワーサイクル試験を行う）ためのものである。このパワーサイクル試験（検査）時、パワー半導体２２を含む検査用モジュール２０の全体が不均一な温度分布の影響を受けて徐々に劣化し、欠陥の発生に至る。

冷却ユニットにおいて、水冷チラー３７は、冷媒（冷却水）を所定の温度に恒温制御する水冷式の冷却装置（１．１ｋＷ）であり、放熱板１２は、例えば図２に示すように、水冷チラー３７によって恒温制御された冷媒が循環する循環路１２ａを有したコールドプレート（ヒートシンク）である。放熱板１２は、検査時の温度が、水冷チラー３７によって２５℃程度となるように設定される。

図１において、ＡＥ信号処理装置３２は、ＡＥセンサ１６によって検出されたＡＥ波ＵＳの検出信号（以下、ＡＥ信号ＡＥＳという）を、増幅器３１（例えば、６０ｄＢ）を介して取り込んで処理し、検査用モジュール２０での欠陥の発生を推定するためのものである。ＡＥ信号処理装置３２は、検査者が操作するデータ取得装置であって、記憶装置や表示装置などを備える。

即ち、本実施形態の半導体検査装置１は、ＡＥセンサ１６からのＡＥ信号ＡＥＳに基づいて、検査用モジュール２０に生じた劣化現象を、その場観察できるようにしたものである。これにより、後述する接合層２６（接合部）の界面での剥離Ｄｐ（界面剥離）やＤＢＣ基板２４などの亀裂Ｄｃ（クラック）といった欠陥Ｄｅの発生をタイムラグなしで正確に検査できるようになる。従って、この検査の結果を解析することによって、最終的には、実際の半導体モジュールの寿命を、より高精度に診断（推側）することが可能となる。

なお、増幅器３１に加えて、プリアンプ（例えば、４０ｄＢ）やハイパスフィルタ（例えば、＞１００ｋＨｚ）などを備えるようにしても良い。

図２は、半導体検査装置１の検査部１０の構成を、より詳細に示すものである。

即ち、検査部１０において、検査用モジュール２０が載置される放熱板１２には、検査用モジュール２０の周囲を取り囲むようにして、複数本の支柱１１０が設けられている。各支柱１１０によって、検査用モジュール２０の上方において、絶縁性（例えば、アクリル製）の支持板１２０が支持されるようになっている。支持板１２０は、ネジ孔１１２を介して、各支柱１１０に固定されている。

支持板１２０は、ネジ孔１３２を介して、荷重用シャフト１３０を保持するようになっている。即ち、荷重用シャフト１３０は、支持板１２０に対して、回転しながら上下動するように保持されている。

荷重用シャフト１３０は、その先端側下端部が、断熱材２８（例えば、Ａｌ_２Ｏ_３層）を介して、ヒータ１４に当接されている。検査時には、断熱材２８に対して荷重用シャフト１３０から所定の荷重（例えば、１ＭＰａ以下）が加えられることにより、断熱材２８によってヒータ１４から荷重用シャフト１３０への熱の伝わりを回避しつつ、ヒータ１４と検査用モジュール２０のパワー半導体２２との接触が良好な状態に保たれる。

ここで、検査用モジュール２０は、例えば図３に示すように、ＤＢＣ基板２４をなすセラミックス薄板２４１の一面におけるＣｕ配線パターン２４３上の一角に、接合層２６を介して、パワー半導体２２がダイアタッチされてモジュール化されている。

接合時、ＤＢＣ基板２４が２５０℃／１ｈ程度に加熱された状態において、パワー半導体２２には０．４ＭＰａ程度の荷重が加えられる。

パワー半導体２２は、耐熱性に優れたＧａＮやＳｉＣ、Ｇａ_２Ｏ_３などの絶縁基板上に所定の回路パターン（図示省略）などが形成されてなる構成とされている。

ＤＢＣ基板２４は、セラミックス薄板２４１と、そのセラミックス薄板２４１の各面に形成されたＣｕ配線パターン２４３、２４５と、を有している。ＤＢＣ基板２４は、パワー半導体２２を実装する実装基板として代表的なセラミック配線基板であって、耐熱性や放熱性に優れると共に、ＡＥ波ＵＳの伝搬に好適な適度な剛性を備える。

接合層２６には、例えば、焼結接合用Ａｇ（Ag sinter joint）ペーストが用いられている。

なお、図２に示したように、検査用モジュール２０に対しては、例えば、ＤＢＣ基板２４のＣｕ配線パターン２４３上の一部にＡＥセンサ１６が配置される。このため、検査用モジュール２０としては、ＡＥセンサ１６の配置を妨げない範囲内で、ＤＢＣ基板２４上に実装するパワー半導体２２の個数や接合の位置などを調整可能である。

また、ＤＢＣ基板２４に限らず、例えば、ＤＢＡ（Direct Bonded Aluminum）基板やＡＭＢ（Active Metal Bonding）基板なども、実装基板として適用可能である。また、パワー半導体２２の、半導体チップの実装も可能である。

図４は、半導体検査装置１において、検査用モジュール２０からのＡＥ波ＵＳの検出方法を概略的に示すものである。

ＡＥ波ＵＳは、パワー半導体２２の接合層２６との界面剥離ＤｐやＤＢＣ基板２４上のＣｕ配線パターン２４３などの亀裂Ｄｃといった欠陥Ｄｅの発生に伴って、検査用モジュール２０より発せられる。検査用モジュール２０からのＡＥ波ＵＳは、例えば図５に示すように、ＤＢＣ基板２４を介して、ＡＥセンサ１６によって検出されてＡＥ信号ＡＥＳとなる。

図６は、検査時のパワーサイクル試験での温度変化（シミュレーションの結果）を例示したもので、図中の「Ａ」が、パワー半導体２２の温度変化の例（実測値）であり、図中の「Ｂ」が、放熱板１２の温度変化の例（実測値）である。

即ち、本実施形態の半導体検査装置１において、スイッチ切換制御装置３５によるスイッチ回路３３の制御に応じて、試験初期時（０秒）から１０秒が経過するまでの間は、電源装置３４によってヒータ１４が略２００℃となるように加熱した（オン）。その後（１５秒が経過するまで）は、ヒータ１４をオフした。

図６からも明らかなように、ヒータ１４のオン／オフ動作に伴って、パワー半導体２２の温度は大きく変化するものの、放熱板１２の温度はほとんど変化しなかった。

具体的には、パワー半導体２２の温度は、試験初期時からの５秒間で約２５～２００℃程度まで上昇し、その後はヒータ１４がオフされるまで高温状態（約２００℃）をキープした。そして、ヒータ１４がオフされたことにより、パワー半導体２２の温度は、５秒間で２５℃程度まで降下した。

これに対し、放熱板１２の温度は、ヒータ１４のオン／オフ動作にかかわらず略一定（２５℃前後）であった。

図７は、検査時のパワーサイクル試験でのＡＥ信号ＡＥＳの信号検出数とパワーサイクル数との関係（シミュレーションの結果）を例示したもので、図中に一点鎖線で示す範囲内において、ＡＥ信号ＡＥＳの急激な増加が見られた。なお、パワーサイクル数（Ｎ）とは、ヒータ１４のスイッチ回路３３のオン／オフの回数である。

このＡＥ信号ＡＥＳの急激な増加は、欠陥Ｄｅの発生が多発した時期（欠陥成長時）と推定できる。

また、ＡＥ信号ＡＥＳの詳細（ＡＥ波の特性）を解析することによって、どの辺りで、どのような欠陥が発生したのかも容易に解析可能となる。

図８は、検査時のパワーサイクル試験でのパワーサイクル数に対する、検査用モジュール２０の強度とＡＥ信号ＡＥＳの信号検出数との関係（シミュレーションの結果）を例示するものである。

図８からも明らかなように、検査用モジュール２０の強度（ＭＰａ）は、パワーサイクル数（Ｎ）が増加するにつれて低下するのに対し、ＡＥ信号ＡＥＳの信号検出数（Ｎ）は、パワーサイクル数（Ｎ）が増加するにつれて増大する。

具体的には、試験初期（パワーサイクル数「０（Ｎ）」）時付近では、検査用モジュール２０の強度が４５ＭＰａ程度と高く、ＡＥ信号ＡＥＳも殆んど検出されない。パワーサイクル数が１５０００（Ｎ）程度まで増加した付近では、検査用モジュール２０の強度が４０ＭＰａ程度まで低下し、それに伴って、ＡＥ信号ＡＥＳの信号検出数も５００００（Ｎ）程度まで増大した。そして、試験終了（パワーサイクル数「３００００（Ｎ）」）時付近では、検査用モジュール２０の強度が３０ＭＰａ以下まで低下し、それに伴って、ＡＥ信号ＡＥＳの信号検出数も７００００（Ｎ）近くまで増大した。

図９は、図８の検査用モジュール２０の強度とＡＥ信号ＡＥＳの信号検出数との相関より導き出される、実際の半導体モジュールの寿命を推測するための寿命推測曲線の一例を示すものである。

この寿命推測曲線においては、ＡＥ信号ＡＥＳの信号検出数（Ｎ）が増大するにつれ、それに伴って、検査用モジュール２０の強度が低下する。従って、ＡＥＳ信号ＡＥＳを検出することにより、検査用モジュール２０の強度をある程度は予測することが可能となる。即ち、ＡＥ信号ＡＥＳの検出の精度を高めることによって、検査用モジュール２０の強度をより正確に予測（解析）できるようになる。その結果、実際の半導体モジュールにおける寿命の推定の精度を、いっそう向上させることが可能となる。

図１０（ａ）及び図１０（ｂ）は、検査時のパワーサイクル試験での劣化の検出例（シミュレーション結果）を対比して示すものである。なお、図１０（ａ）は、試験初期（パワーサイクル数「０（Ｎ）」）時を、図１０（ｂ）は、試験終了（例えば、パワーサイクル数「３００００（Ｎ）」）時を、それぞれ例示している。

即ち、試験初期時には劣化が発生していない検査用モジュール２０－ａであっても、図示矢印で示すように、試験終了時の検査用モジュール２０－ｂでは、接合層２６のパワー半導体２２との界面付近に界面剥離Ｄｐなどの欠陥Ｄｅの発生が確認された。

図１１（ａ）～図１１（ｄ）は、検査時のパワーサイクル試験での劣化の一例（シミュレーション結果）を示す、検査用モジュール２０のＳＡＴ（Scanning Acoustic Tomograph）写真である。なお、図１１（ａ）は、パワーサイクル数「０回」（試験初期）時を、図１１（ｂ）は、パワーサイクル数「１００００回」時を、図１１（ｃ）は、パワーサイクル数「２００００回」時を、図１１（ｄ）は、パワーサイクル数「３００００回」（試験終了）時を、それぞれ例示している。

これらのＳＡＴ写真からも明らかなように、検査用モジュール２０においては、パワーサイクル数が増加するにつれて、例えば矢印で示すように、界面剥離Ｄｐのような欠陥Ｄｅの成長（進行）が確認された。

ここで、図１１（ｄ）に対応する検査用モジュール２０の断面構造を、図１２に示す。図１２は、パワーサイクル試験終了時の検査用モジュール２０の劣化の様子（シミュレーション結果）を例示するものであって、検査後のＳＥＭ（Scanning Electron Microscope）写真に基づいたものとなっている。

即ち、本実施形態の半導体検査装置１によれば、例えば図１２に示すように、検査用モジュール２０において、接合層２６の界面剥離ＤｐやＤＢＣ基板２４上のＣｕ配線パターン２４３などの亀裂Ｄｃといった欠陥Ｄｅの発生を、非破壊により、タイムラグなしで正確に検査できる。

従って、この検査の結果を解析することによって、間接的（疑似的）ではあるものの、最終的には、実際の半導体モジュールの寿命を、より高精度に診断することが可能となる。

しかも、同一の検査用モジュール２０を継続的に検査でき、検査用モジュール２０の個体差の影響を受けることもないので、コスト的に有利である。

上記したように、本実施形態に係る半導体検査装置及び検査方法によれば、同一の検査用モジュールを継続してその場で即座に観察することができ、欠陥の発生を正確に検査することが可能となる。

即ち、亀裂や界面剥離といった欠陥発生時に検査用モジュールより放出される微小なＡＥ波を捉えることによって、検査用モジュールの劣化現象を、その場観察できるようになる。これにより、亀裂や界面剥離が成長（進行）して外部に露出する前の微小な欠陥をも、非破壊により正確に検査することが可能となる。従って、実際の半導体モジュールの寿命を診断する場合にも、高精度な解析が可能となる。

特に、同一の検査用モジュールを継続的に検査できるので、検査用モジュールの個体差の影響を受けることもなく、コスト的にも有利である。

なお、本実施形態の半導体検査装置１によれば、接合層２６の界面剥離ＤｐやＤＢＣ基板２４上のＣｕ配線パターン２４３などの亀裂Ｄｃといった欠陥Ｄｅの発生に限らず、例えば、ＡＥ波の特性に応じて、パワー半導体２２での配線やボンディングワイヤなどの断線や絶縁破壊などを検出することも可能である。

また、パワー半導体２２以外の、各種の半導体チップを実装した種々の半導体モジュールの検査に適用できる。

また、実際の半導体モジュールにおける寿命を、ＡＥ信号処理装置３２などにより自動的に診断できるようにしても良い。

また、半導体検査装置１の他の実施形態としては、ＤＢＣ基板２４の放熱板１２との接触性を向上させるために、ＤＢＣ基板２４に荷重を加えるための、例えば、棒状の複数の端子電極（荷重印加機構）をさらに備え、この荷重印加機構を介して、電源装置３４からヒータ１４への電力の供給を行うような構成としても良い。

また、検査用モジュール２０においては、例えば、パワー半導体２２をより均一に加熱させるために最適化された、所定の形状を有して配置された加熱用パターンを備える構成としても良い。

以上、実施形態を挙げて本発明を説明したが、実施形態は一例であり、特許請求の範囲に記載される発明の範囲は、発明の要旨を逸脱しない範囲内で種々変更できるものである。

１半導体検査装置
１０検査部
１２放熱板（冷却ユニット）
１４ヒータ（駆動手段）
１６ＡＥセンサ（検出手段）
２０、２０－ａ、２０－ｂ検査用モジュール（半導体装置）
２２パワー半導体（半導体チップ）
２４ＤＢＣ基板（実装基板）
２６接合層（接合部）
３２ＡＥ信号処理装置
３３スイッチ回路（制御手段）
３４電源装置（駆動手段）
３５スイッチ切換制御装置（制御手段）
３７水冷チラー（冷却ユニット）
２４１セラミックス薄板
２４３、２４５Ｃｕ配線パターン
ＡＥＳＡＥ信号（検出信号）
Ｄｃ亀裂
Ｄｅ欠陥
Ｄｐ界面剥離

Claims

実装基板の配線パターン上に接合部を介して半導体チップが接合された半導体装置を駆動するために、前記半導体チップ上に搭載可能な発熱体を有する駆動手段と、
前記半導体チップが接合された前記配線パターン上に配置され、前記駆動手段による駆動時に、前記半導体装置から発せられるアコースティックエミッション波を検出する検出手段と、
前記駆動手段による駆動時に、断熱材を介して、前記駆動手段の前記発熱体に所定の荷重を加える荷重手段と、
前記駆動手段を制御して、前記半導体装置の加速試験を行うための制御手段と、
前記半導体装置を冷却する冷却ユニットと、
前記検出手段によって検出された前記アコースティックエミッション波の検出信号に基づいて、前記半導体装置での欠陥の発生を推定する処理装置と、
前記実装基板を前記冷却ユニットの放熱板に接触させるための荷重印加機構と、
を備え、
前記荷重印加機構を介して、前記駆動手段から前記発熱体への電力の供給を行うことにより、前記半導体装置での欠陥の発生を非破壊により継続して検査することを特徴とする半導体検査装置。
前記半導体装置が検査用モジュールであって、
前記処理装置は、
前記制御手段によって前記駆動手段を制御して、前記検査用モジュールを実際に駆動させたときと同様の状態となるように疑似的に加熱させて加速試験を行った際の前記検出信号に基づいて、実際の半導体モジュールの寿命を診断することを特徴とする請求項１に記載の半導体検査装置。
実装基板の配線パターン上に接合部を介して半導体チップが接合された半導体装置を、前記半導体チップ上に搭載可能な発熱体を有する駆動手段により駆動する工程と、
駆動時に、断熱材を介して、前記駆動手段の前記発熱体に荷重手段により所定の荷重を加える工程と、
駆動時に、前記半導体装置から発せられるアコースティックエミッション波を、前記半導体チップが接合された前記配線パターン上に配置された検出手段により検出する工程と、
を備え、
前記半導体装置を冷却する冷却ユニットの放熱板に前記実装基板を接触させるための荷重印加機構を介して、前記駆動手段から前記発熱体への電力の供給を行うことにより、前記半導体装置での欠陥の発生を非破壊により継続して検査できるようにしたことを特徴とする半導体検査方法。
前記半導体装置が検査用モジュールであって、
前記駆動手段を制御して、前記検査用モジュールを実際に駆動させたときと同様の状態となるように疑似的に加熱させて加速試験を行った際の前記検出手段の検出信号に基づいて、実際の半導体モジュールの寿命を診断することを特徴とする請求項３に記載の半導体検査方法。