JP2019144131A - 半導体検査装置及び半導体検査方法 - Google Patents

半導体検査装置及び半導体検査方法 Download PDF

Info

Publication number
JP2019144131A
JP2019144131A JP2018028936A JP2018028936A JP2019144131A JP 2019144131 A JP2019144131 A JP 2019144131A JP 2018028936 A JP2018028936 A JP 2018028936A JP 2018028936 A JP2018028936 A JP 2018028936A JP 2019144131 A JP2019144131 A JP 2019144131A
Authority
JP
Japan
Prior art keywords
semiconductor
inspection
semiconductor device
module
inspection module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018028936A
Other languages
English (en)
Other versions
JP7157410B2 (ja
Inventor
克昭 菅沼
Katsuaki Suganuma
克昭 菅沼
至成 長尾
Shijo Nagao
至成 長尾
テントウ チン
Chuantong Chen
テントウ チン
チャンヤン チェ
Zan Yang Cui
チャンヤン チェ
一毅 竹下
Kazuki Takeshita
一毅 竹下
若杉 直樹
Naoki Wakasugi
直樹 若杉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yamato Scientific Co Ltd
Osaka University NUC
Original Assignee
Yamato Scientific Co Ltd
Osaka University NUC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yamato Scientific Co Ltd, Osaka University NUC filed Critical Yamato Scientific Co Ltd
Priority to JP2018028936A priority Critical patent/JP7157410B2/ja
Publication of JP2019144131A publication Critical patent/JP2019144131A/ja
Application granted granted Critical
Publication of JP7157410B2 publication Critical patent/JP7157410B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Testing Of Individual Semiconductor Devices (AREA)
  • Investigating Or Analyzing Materials By The Use Of Ultrasonic Waves (AREA)

Abstract

【課題】非破壊により、同一の検査用モジュールを継続してその場で即座に観察することができ、検査用モジュールでの欠陥の発生を正確に検査することが可能な半導体検査装置及び半導体検査方法を提供する。【解決手段】半導体検査装置1は、DBC基板24上に接合層26を介してパワー半導体22が接合された検査用モジュール20を発熱させるヒータ14及び電源装置34と、駆動時に、検査用モジュール20から発せられるAE波を検出するAEセンサ16と、を備え、検査用モジュール20での欠陥の発生を非破壊により検査できるようにする。【選択図】図1

Description

本発明は、例えば半導体装置からの異音を検出することによって、半導体装置での欠陥の発生を検査する半導体検査装置及び半導体検査方法に関する。
半導体装置の信頼性や寿命の評価に際して、これまでは、電気的特性の経時変化から診断する方法が広く用いられている。即ち、従来の方法は、半導体装置の電気的特性の変化をモニタし、それを解析することによって、劣化の程度、例えば亀裂や界面剥離といった欠陥の有無などを検査するものであった。
また、他の方法として、発熱量と絶縁破壊時間との相関を示す絶縁寿命推定曲線に基づいて、パワーモジュールなどの被測定物の絶縁寿命を判定するようにした提案もなされている(例えば、特許文献1参照)。
特開2015−64329号公報
しかしながら、従来においては、絶縁破壊の発生を即座にセンシングできないという課題があった。
特に、パワーモジュールなどの半導体装置においては、例えば、欠陥が発生した場合であっても、その欠陥が、ある程度の大きさまで進行し、モジュール自体の電気的特性に影響するサイズに成長するまでは検出できない。このため、欠陥の発生を、その場で即座に観察できる技術(その場観察技術ともいう)の確立が望まれていた。
なお、破壊検査によって半導体装置の欠陥を観察する方法も知られているが、この方法では、欠陥の有無を正確に検査できるものの、半導体装置を切ってその断面を観察するものであるため、同一の半導体装置を継続して検査することができない。
本発明は、上記に鑑みてなされたもので、その目的とするところは、非破壊により、同一の半導体装置を継続してその場で即座に観察することができ、半導体装置での欠陥の発生を正確に検査することが可能な半導体検査装置及び半導体検査方法を提供することにある。
上記課題を達成するため、本発明の半導体検査装置は、
実装基板上に接合部を介して半導体チップが接合された半導体装置を駆動する駆動手段と、
前記駆動手段による駆動時に、前記半導体装置から発せられるアコースティックエミッション波を検出する検出手段と、
を備え、
前記半導体装置での欠陥の発生を非破壊により検査するものである。
本発明の半導体検査装置によれば、亀裂や界面剥離といった欠陥発生時に半導体装置より放出される微小な異音を捉えることによって、半導体装置の劣化現象を、その場観察できるようになる。即ち、亀裂や界面剥離が成長(進行)して外部に露出する前の微小な欠陥をも、非破壊により正確に検査することが可能となる。しかも、同一の半導体装置を継続的に検査できるため、半導体装置の個体差の影響を受けることもなく、コスト的にも有利である。従って、半導体装置の寿命を診断する場合にも、高精度な解析が可能となる。
また、前記検出手段は、前記実装基板上に配置され、前記実装基板を介して、前記半導体装置からの前記アコースティックエミッション波を検出するものである。
これにより、欠陥発生時に半導体装置より放出される微小な異音を即座に検出できると共に、異音の特性を解析することで、欠陥の種類や場所、劣化の程度などを含む診断が可能となる。
また、前記駆動手段を制御して、前記半導体装置の加速試験を行うための制御手段と、
前記半導体装置を冷却する冷却ユニットと、
前記検出手段によって検出された前記アコースティックエミッション波の検出信号に基づいて、前記半導体装置での前記欠陥の発生を推定する処理装置と、
を、さらに備えるものである。
これにより、長時間の加速試験の結果として、半導体装置より欠陥発生時に放出される微小な異音をモニタすることで、欠陥検査の精度を飛躍的に向上できる。
また、前記半導体装置が検査用モジュールであって、
前記処理装置は、
前記制御手段によって前記駆動手段を制御して、前記検査用モジュールを実際に駆動させたときと同様の状態となるように疑似的に加熱させて加速試験を行った際の前記検出信号に基づいて、実際の半導体モジュールの寿命を診断するものである。
これにより、実際の半導体モジュールの寿命を、より高精度に診断することが可能となる。
本発明の半導体検査方法は、
実装基板上に接合部を介して半導体チップが接合された半導体装置を、駆動手段により駆動する工程と、
駆動時に、前記半導体装置から発せられるアコースティックエミッション波を、検出手段により検出する工程と、
を備え、
前記半導体装置での欠陥の発生を非破壊により検査するものである。
本発明の半導体検査方法によれば、亀裂や界面剥離といった欠陥発生時に半導体装置より放出される微小な異音を捉えることによって、半導体装置の劣化現象を、その場観察できるようになる。即ち、亀裂や界面剥離が成長(進行)して外部に露出する前の微小な欠陥をも、非破壊により正確に検査することが可能となる。しかも、同一の半導体装置を継続的に検査できるため、半導体装置の個体差の影響を受けることもなく、コスト的にも有利である。従って、半導体装置の寿命を診断する場合にも、高精度な解析が可能となる。
また、前記検出手段は、前記実装基板上に配置され、前記実装基板を介して、前記半導体装置からの前記アコースティックエミッション波を検出するものである。
これにより、欠陥発生時に半導体装置より放出される微小な異音を即座に検出できると共に、異音の特性を解析することで、欠陥の種類や場所、劣化の程度などを含む診断が可能となる。
また、前記半導体装置が検査用モジュールであって、
前記駆動手段を制御して、前記検査用モジュールを実際に駆動させたときと同様の状態となるように疑似的に加熱させて加速試験を行った際の前記検出手段の検出信号に基づいて、実際の半導体モジュールの寿命を診断するものである。
これにより、実際の半導体モジュールの寿命を、より高精度に診断することが可能となる。
本発明によれば、非破壊により、同一の半導体装置を継続してその場で即座に観察することができ、半導体装置での欠陥の発生を正確に検査することが可能な半導体検査装置及び半導体検査方法を提供できる。
本発明に係る半導体検査装置の構成例を示す概略図である。 半導体検査装置の要部(検査部)をより詳細に示す拡大図である。 半導体検査装置の検査対象となる検査用モジュールの一例を示す斜視図である。 半導体検査装置での検査用モジュールからのAE波の検出方法について説明するために示す概略図である。 検査用モジュールからのAE信号の検出例を示す波形図である。 検査時の検査用モジュールの温度変化について示す特性図である。 検査時のAE信号の信号検出数とサイクル数との関係を示す概略図である。 検査時のサイクル数に対する、検査用モジュールの強度とAE信号の信号検出数との関係を示す図である。 実際の半導体モジュールの寿命を診断するための寿命推測曲線の一例を示す図である。 検査時の劣化の検出例について示す概略断面図である。 検査時の劣化の検出例を示す図(SAT写真)である。 検査後の検査用モジュールの劣化の様子を示す概略断面図である。
以下、図面を用いて、本発明を実施するための形態(以下、実施形態と称する)を説明する。
図1は、本発明の実施形態に係る半導体検査装置1(AE計測システムともいう)の構成例を示すものである。
図1に示す半導体検査装置1は、パワーモジュールなどの半導体装置(以下、検査用モジュール20という)での、経年変化などによる欠陥の発生を非破壊により検査するものである。この半導体検査装置1では、経年変化と同様の状態を強制的に生じさせるために、例えば、ヒータエレメント(駆動手段)を用いて、加速試験としてのパワーサイクル試験を実施する。
即ち、本実施形態の半導体検査装置1は、検査用モジュール20を発熱させる駆動手段(例えば、ヒータ14及び電源装置34)と、検査用モジュール20から発せられるアコースティックエミッション波(以下、AE波USという)を検出する検出手段(例えば、AEセンサ16)と、を備える。
ヒータ14及び電源装置34は、検査時(例えば、パワーサイクル試験)において、検査用モジュール20のパワー半導体22(半導体チップ)を所定の温度まで加熱させることにより、検査用モジュール20を、実際の半導体装置を実際に駆動させたときと同様の状態となるように仮想的(疑似的)に駆動させるものである。検査時、電源装置34は、例えば、50Wの電力によりヒータ14の温度を200℃程度まで加熱する。
なお、検査用モジュール20は、実際の半導体モジュール(例えば、パワーモジュール)を検査対象として流用することも可能である。特に、実際の半導体モジュールを検査対象とする場合には、駆動手段により実際に駆動させるように構成しても良い。
AEセンサ16は、検査部10において、亀裂や界面剥離といった欠陥発生時に検査用モジュール20より放出される微小な異音をAE波US(超音波領域の弾性波)として検出するもので、圧電素子(例えば、Φ12のWild band AE sensor)によって構成される。
AEセンサ16は、検査用モジュール20のDBC(Direct Bonded Copper)基板24(実装基板)上に配置されて、後述する欠陥の発生に伴って検査用モジュール20から発せられるAE波USを、DBC基板24を介して検出するようになっている。これにより、欠陥発生時に検査用モジュール20より放出される微小なAE波USを即座に検出できると共に、AE波USの特性を解析することで、欠陥の種類や発生場所、劣化の程度(例えば、成長に応じたサイズ)などを正確にモニタリングすることが可能とされる。
なお、検査部10及び検査用モジュール20の詳細については、後述する。
また、本実施形態の半導体検査装置1は、さらに、制御手段(例えば、スイッチ回路33及びスイッチ切換制御装置35)、冷却ユニット(例えば、放熱板12及び水冷チラー37)、及び、処理装置(例えば、AE信号処理装置32)などを備える。
スイッチ切換制御装置35は、検査者が操作可能なスイッチ・コントローラであって、検査時に、ヒータ14と電源装置34との間のスイッチ回路33を制御して、繰り返し検査用モジュール20を所定のサイクル(最大で、例えば30.000回のON/OFF動作が可能)で駆動させる(パワーサイクル試験を行う)ためのものである。このパワーサイクル試験(検査)時、パワー半導体22を含む検査用モジュール20の全体が不均一な温度分布の影響を受けて徐々に劣化し、欠陥の発生に至る。
冷却ユニットにおいて、水冷チラー37は、冷媒(冷却水)を所定の温度に恒温制御する水冷式の冷却装置(1.1kW)であり、放熱板12は、例えば図2に示すように、水冷チラー37によって恒温制御された冷媒が循環する循環路12aを有したコールドプレート(ヒートシンク)である。放熱板12は、検査時の温度が、水冷チラー37によって25℃程度となるように設定される。
図1において、AE信号処理装置32は、AEセンサ16によって検出されたAE波USの検出信号(以下、AE信号AESという)を、増幅器31(例えば、60dB)を介して取り込んで処理し、検査用モジュール20での欠陥の発生を推定するためのものである。AE信号処理装置32は、検査者が操作するデータ取得装置であって、記憶装置や表示装置などを備える。
即ち、本実施形態の半導体検査装置1は、AEセンサ16からのAE信号AESに基づいて、検査用モジュール20に生じた劣化現象を、その場観察できるようにしたものである。これにより、後述する接合層26(接合部)の界面での剥離Dp(界面剥離)やDBC基板24などの亀裂Dc(クラック)といった欠陥Deの発生をタイムラグなしで正確に検査できるようになる。従って、この検査の結果を解析することによって、最終的には、実際の半導体モジュールの寿命を、より高精度に診断(推側)することが可能となる。
なお、増幅器31に加えて、プリアンプ(例えば、40dB)やハイパスフィルタ(例えば、>100kHz)などを備えるようにしても良い。
図2は、半導体検査装置1の検査部10の構成を、より詳細に示すものである。
即ち、検査部10において、検査用モジュール20が載置される放熱板12には、検査用モジュール20の周囲を取り囲むようにして、複数本の支柱110が設けられている。各支柱110によって、検査用モジュール20の上方において、絶縁性(例えば、アクリル製)の支持板120が支持されるようになっている。支持板120は、ネジ孔112を介して、各支柱110に固定されている。
支持板120は、ネジ孔132を介して、荷重用シャフト130を保持するようになっている。即ち、荷重用シャフト130は、支持板120に対して、回転しながら上下動するように保持されている。
荷重用シャフト130は、その先端側下端部が、断熱材28(例えば、Al層)を介して、ヒータ14に当接されている。検査時には、断熱材28に対して荷重用シャフト130から所定の荷重(例えば、1MPa以下)が加えられることにより、断熱材28によってヒータ14から荷重用シャフト130への熱の伝わりを回避しつつ、ヒータ14と検査用モジュール20のパワー半導体22との接触が良好な状態に保たれる。
ここで、検査用モジュール20は、例えば図3に示すように、DBC基板24をなすセラミックス薄板241の一面におけるCu配線パターン243上の一角に、接合層26を介して、パワー半導体22がダイアタッチされてモジュール化されている。
接合時、DBC基板24が250℃/1h程度に加熱された状態において、パワー半導体22には0.4MPa程度の荷重が加えられる。
パワー半導体22は、耐熱性に優れたGaNやSiC、Gaなどの絶縁基板上に所定の回路パターン(図示省略)などが形成されてなる構成とされている。
DBC基板24は、セラミックス薄板241と、そのセラミックス薄板241の各面に形成されたCu配線パターン243、245と、を有している。DBC基板24は、パワー半導体22を実装する実装基板として代表的なセラミック配線基板であって、耐熱性や放熱性に優れると共に、AE波USの伝搬に好適な適度な剛性を備える。
接合層26には、例えば、焼結接合用Ag(Ag sinter joint)ペーストが用いられている。
なお、図2に示したように、検査用モジュール20に対しては、例えば、DBC基板24のCu配線パターン243上の一部にAEセンサ16が配置される。このため、検査用モジュール20としては、AEセンサ16の配置を妨げない範囲内で、DBC基板24上に実装するパワー半導体22の個数や接合の位置などを調整可能である。
また、DBC基板24に限らず、例えば、DBA(Direct Bonded Aluminum)基板やAMB(Active Metal Bonding)基板なども、実装基板として適用可能である。また、パワー半導体22の、半導体チップの実装も可能である。
図4は、半導体検査装置1において、検査用モジュール20からのAE波USの検出方法を概略的に示すものである。
AE波USは、パワー半導体22の接合層26との界面剥離DpやDBC基板24上のCu配線パターン243などの亀裂Dcといった欠陥Deの発生に伴って、検査用モジュール20より発せられる。検査用モジュール20からのAE波USは、例えば図5に示すように、DBC基板24を介して、AEセンサ16によって検出されてAE信号AESとなる。
図6は、検査時のパワーサイクル試験での温度変化(シミュレーションの結果)を例示したもので、図中の「A」が、パワー半導体22の温度変化の例(実測値)であり、図中の「B」が、放熱板12の温度変化の例(実測値)である。
即ち、本実施形態の半導体検査装置1において、スイッチ切換制御装置35によるスイッチ回路33の制御に応じて、試験初期時(0秒)から10秒が経過するまでの間は、電源装置34によってヒータ14が略200℃となるように加熱した(オン)。その後(15秒が経過するまで)は、ヒータ14をオフした。
図6からも明らかなように、ヒータ14のオン/オフ動作に伴って、パワー半導体22の温度は大きく変化するものの、放熱板12の温度はほとんど変化しなかった。
具体的には、パワー半導体22の温度は、試験初期時からの5秒間で約25〜200℃程度まで上昇し、その後はヒータ14がオフされるまで高温状態(約200℃)をキープした。そして、ヒータ14がオフされたことにより、パワー半導体22の温度は、5秒間で25℃程度まで降下した。
これに対し、放熱板12の温度は、ヒータ14のオン/オフ動作にかかわらず略一定(25℃前後)であった。
図7は、検査時のパワーサイクル試験でのAE信号AESの信号検出数とパワーサイクル数との関係(シミュレーションの結果)を例示したもので、図中に一点鎖線で示す範囲内において、AE信号AESの急激な増加が見られた。なお、パワーサイクル数(N)とは、ヒータ14のスイッチ回路33のオン/オフの回数である。
このAE信号AESの急激な増加は、欠陥Deの発生が多発した時期(欠陥成長時)と推定できる。
また、AE信号AESの詳細(AE波の特性)を解析することによって、どの辺りで、どのような欠陥が発生したのかも容易に解析可能となる。
図8は、検査時のパワーサイクル試験でのパワーサイクル数に対する、検査用モジュール20の強度とAE信号AESの信号検出数との関係(シミュレーションの結果)を例示するものである。
図8からも明らかなように、検査用モジュール20の強度(MPa)は、パワーサイクル数(N)が増加するにつれて低下するのに対し、AE信号AESの信号検出数(N)は、パワーサイクル数(N)が増加するにつれて増大する。
具体的には、試験初期(パワーサイクル数「0(N)」)時付近では、検査用モジュール20の強度が45MPa程度と高く、AE信号AESも殆んど検出されない。パワーサイクル数が15000(N)程度まで増加した付近では、検査用モジュール20の強度が40MPa程度まで低下し、それに伴って、AE信号AESの信号検出数も50000(N)程度まで増大した。そして、試験終了(パワーサイクル数「30000(N)」)時付近では、検査用モジュール20の強度が30MPa以下まで低下し、それに伴って、AE信号AESの信号検出数も70000(N)近くまで増大した。
図9は、図8の検査用モジュール20の強度とAE信号AESの信号検出数との相関より導き出される、実際の半導体モジュールの寿命を推測するための寿命推測曲線の一例を示すものである。
この寿命推測曲線においては、AE信号AESの信号検出数(N)が増大するにつれ、それに伴って、検査用モジュール20の強度が低下する。従って、AES信号AESを検出することにより、検査用モジュール20の強度をある程度は予測することが可能となる。即ち、AE信号AESの検出の精度を高めることによって、検査用モジュール20の強度をより正確に予測(解析)できるようになる。その結果、実際の半導体モジュールにおける寿命の推定の精度を、いっそう向上させることが可能となる。
図10(a)及び図10(b)は、検査時のパワーサイクル試験での劣化の検出例(シミュレーション結果)を対比して示すものである。なお、図10(a)は、試験初期(パワーサイクル数「0(N)」)時を、図10(b)は、試験終了(例えば、パワーサイクル数「30000(N)」)時を、それぞれ例示している。
即ち、試験初期時には劣化が発生していない検査用モジュール20−aであっても、図示矢印で示すように、試験終了時の検査用モジュール20−bでは、接合層26のパワー半導体22との界面付近に界面剥離Dpなどの欠陥Deの発生が確認された。
図11(a)〜図11(d)は、検査時のパワーサイクル試験での劣化の一例(シミュレーション結果)を示す、検査用モジュール20のSAT(Scanning Acoustic Tomograph)写真である。なお、図11(a)は、パワーサイクル数「0回」(試験初期)時を、図11(b)は、パワーサイクル数「10000回」時を、図11(c)は、パワーサイクル数「20000回」時を、図11(d)は、パワーサイクル数「30000回」(試験終了)時を、それぞれ例示している。
これらのSAT写真からも明らかなように、検査用モジュール20においては、パワーサイクル数が増加するにつれて、例えば矢印で示すように、界面剥離Dpのような欠陥Deの成長(進行)が確認された。
ここで、図11(d)に対応する検査用モジュール20の断面構造を、図12に示す。図12は、パワーサイクル試験終了時の検査用モジュール20の劣化の様子(シミュレーション結果)を例示するものであって、検査後のSEM(Scanning Electron Microscope)写真に基づいたものとなっている。
即ち、本実施形態の半導体検査装置1によれば、例えば図12に示すように、検査用モジュール20において、接合層26の界面剥離DpやDBC基板24上のCu配線パターン243などの亀裂Dcといった欠陥Deの発生を、非破壊により、タイムラグなしで正確に検査できる。
従って、この検査の結果を解析することによって、間接的(疑似的)ではあるものの、最終的には、実際の半導体モジュールの寿命を、より高精度に診断することが可能となる。
しかも、同一の検査用モジュール20を継続的に検査でき、検査用モジュール20の個体差の影響を受けることもないので、コスト的に有利である。
上記したように、本実施形態に係る半導体検査装置及び検査方法によれば、同一の検査用モジュールを継続してその場で即座に観察することができ、欠陥の発生を正確に検査することが可能となる。
即ち、亀裂や界面剥離といった欠陥発生時に検査用モジュールより放出される微小なAE波を捉えることによって、検査用モジュールの劣化現象を、その場観察できるようになる。これにより、亀裂や界面剥離が成長(進行)して外部に露出する前の微小な欠陥をも、非破壊により正確に検査することが可能となる。従って、実際の半導体モジュールの寿命を診断する場合にも、高精度な解析が可能となる。
特に、同一の検査用モジュールを継続的に検査できるので、検査用モジュールの個体差の影響を受けることもなく、コスト的にも有利である。
なお、本実施形態の半導体検査装置1によれば、接合層26の界面剥離DpやDBC基板24上のCu配線パターン243などの亀裂Dcといった欠陥Deの発生に限らず、例えば、AE波の特性に応じて、パワー半導体22での配線やボンディングワイヤなどの断線や絶縁破壊などを検出することも可能である。
また、パワー半導体22以外の、各種の半導体チップを実装した種々の半導体モジュールの検査に適用できる。
また、実際の半導体モジュールにおける寿命を、AE信号処理装置32などにより自動的に診断できるようにしても良い。
また、半導体検査装置1の他の実施形態としては、DBC基板24の放熱板12との接触性を向上させるために、DBC基板24に荷重を加えるための、例えば、棒状の複数の端子電極(荷重印加機構)をさらに備え、この荷重印加機構を介して、電源装置34からヒータ14への電力の供給を行うような構成としても良い。
また、検査用モジュール20においては、例えば、パワー半導体22をより均一に加熱させるために最適化された、所定の形状を有して配置された加熱用パターンを備える構成としても良い。
以上、実施形態を挙げて本発明を説明したが、実施形態は一例であり、特許請求の範囲に記載される発明の範囲は、発明の要旨を逸脱しない範囲内で種々変更できるものである。
1 半導体検査装置
10 検査部
12 放熱板(冷却ユニット)
14 ヒータ(駆動手段)
16 AEセンサ(検出手段)
20、20−a、20−b 検査用モジュール(半導体装置)
22 パワー半導体(半導体チップ)
24 DBC基板(実装基板)
26 接合層(接合部)
32 AE信号処理装置
33 スイッチ回路(制御手段)
34 電源装置(駆動手段)
35 スイッチ切換制御装置(制御手段)
37 水冷チラー(冷却ユニット)
241 セラミックス薄板
243、245 Cu配線パターン
AES AE信号(検出信号)
Dc 亀裂
De 欠陥
Dp 界面剥離

Claims (7)

  1. 実装基板上に接合部を介して半導体チップが接合された半導体装置を駆動する駆動手段と、
    前記駆動手段による駆動時に、前記半導体装置から発せられるアコースティックエミッション波を検出する検出手段と、
    を備え、
    前記半導体装置での欠陥の発生を非破壊により検査することを特徴とする半導体検査装置。
  2. 前記検出手段は、前記実装基板上に配置され、前記実装基板を介して、前記半導体装置からの前記アコースティックエミッション波を検出することを特徴とする請求項1に記載の半導体検査装置。
  3. 前記駆動手段を制御して、前記半導体装置の加速試験を行うための制御手段と、
    前記半導体装置を冷却する冷却ユニットと、
    前記検出手段によって検出された前記アコースティックエミッション波の検出信号に基づいて、前記半導体装置での前記欠陥の発生を推定する処理装置と、
    を、さらに備えることを特徴とする請求項1又は2に記載の半導体検査装置。
  4. 前記半導体装置が検査用モジュールであって、
    前記処理装置は、
    前記制御手段によって前記駆動手段を制御して、前記検査用モジュールを実際に駆動させたときと同様の状態となるように疑似的に加熱させて加速試験を行った際の前記検出信号に基づいて、実際の半導体モジュールの寿命を診断することを特徴とする請求項3に記載の半導体検査装置。
  5. 実装基板上に接合部を介して半導体チップが接合された半導体装置を、駆動手段により駆動する工程と、
    駆動時に、前記半導体装置から発せられるアコースティックエミッション波を、検出手段により検出する工程と、
    を備え、
    前記半導体装置での欠陥の発生を非破壊により検査することを特徴とする半導体検査方法。
  6. 前記検出手段は、前記実装基板上に配置され、前記実装基板を介して、前記半導体装置からの前記アコースティックエミッション波を検出することを特徴とする請求項5に記載の半導体検査方法。
  7. 前記半導体装置が検査用モジュールであって、
    前記駆動手段を制御して、前記検査用モジュールを実際に駆動させたときと同様の状態となるように疑似的に加熱させて加速試験を行った際の前記検出手段の検出信号に基づいて、実際の半導体モジュールの寿命を診断することを特徴とする請求項5に記載の半導体検査方法。
JP2018028936A 2018-02-21 2018-02-21 半導体検査装置及び半導体検査方法 Active JP7157410B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2018028936A JP7157410B2 (ja) 2018-02-21 2018-02-21 半導体検査装置及び半導体検査方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018028936A JP7157410B2 (ja) 2018-02-21 2018-02-21 半導体検査装置及び半導体検査方法

Publications (2)

Publication Number Publication Date
JP2019144131A true JP2019144131A (ja) 2019-08-29
JP7157410B2 JP7157410B2 (ja) 2022-10-20

Family

ID=67772180

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018028936A Active JP7157410B2 (ja) 2018-02-21 2018-02-21 半導体検査装置及び半導体検査方法

Country Status (1)

Country Link
JP (1) JP7157410B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021181969A (ja) * 2020-05-20 2021-11-25 東京瓦斯株式会社 腐食検知システム、および構造物の腐食検知方法
JP2021181970A (ja) * 2020-05-20 2021-11-25 東京瓦斯株式会社 Ae波検出装置、腐食検知システム、および構造物の腐食検知方法
JP7569750B2 (ja) 2021-05-28 2024-10-18 三菱重工業株式会社 層間はく離の検出装置、複合材の加工装置、層間はく離の検出方法及び複合材の加工方法

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56148068A (en) * 1980-04-18 1981-11-17 Toshiba Corp Fatigue evaluation device for semiconductor
JPH03229149A (ja) * 1990-02-02 1991-10-11 Matsushita Electric Works Ltd Icパッケージの検査装置
JP2001194346A (ja) * 1999-11-03 2001-07-19 Koninkl Philips Electronics Nv 構成要素の非破壊試験装置及び方法
JP2008151802A (ja) * 2008-02-04 2008-07-03 Advantest Corp ヒータ付プッシャ、電子部品ハンドリング装置および電子部品の温度制御方法
US20100039128A1 (en) * 2008-08-13 2010-02-18 Alois Nitsch Method and Apparatus for Detecting a Crack in a Semiconductor Wafer, and a Wafer Chuck
JP2010164490A (ja) * 2009-01-16 2010-07-29 Micronics Japan Co Ltd 集積回路の試験装置
JP2013032965A (ja) * 2011-08-02 2013-02-14 Honda Motor Co Ltd 半導体装置の検査装置及び半導体装置の検査方法
JP2016061751A (ja) * 2014-09-22 2016-04-25 三菱電機株式会社 半導体試験装置
JP2017022310A (ja) * 2015-07-14 2017-01-26 三菱電機株式会社 半導体装置、半導体装置の劣化評価方法、半導体装置を含むシステム
JP2017190971A (ja) * 2016-04-12 2017-10-19 旭硝子株式会社 ガラス割れ検知方法、ガラス割れ検知装置、ガラス板の研磨方法、ガラス板の研磨装置、及びガラス板の製造方法
JP2017223310A (ja) * 2016-06-16 2017-12-21 三ツ星ベルト株式会社 ベルト取付治具及びベルト取付方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3229149B2 (ja) 1995-03-03 2001-11-12 ニチハ株式会社 建築板の製造法

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56148068A (en) * 1980-04-18 1981-11-17 Toshiba Corp Fatigue evaluation device for semiconductor
JPH03229149A (ja) * 1990-02-02 1991-10-11 Matsushita Electric Works Ltd Icパッケージの検査装置
JP2001194346A (ja) * 1999-11-03 2001-07-19 Koninkl Philips Electronics Nv 構成要素の非破壊試験装置及び方法
JP2008151802A (ja) * 2008-02-04 2008-07-03 Advantest Corp ヒータ付プッシャ、電子部品ハンドリング装置および電子部品の温度制御方法
US20100039128A1 (en) * 2008-08-13 2010-02-18 Alois Nitsch Method and Apparatus for Detecting a Crack in a Semiconductor Wafer, and a Wafer Chuck
JP2010164490A (ja) * 2009-01-16 2010-07-29 Micronics Japan Co Ltd 集積回路の試験装置
JP2013032965A (ja) * 2011-08-02 2013-02-14 Honda Motor Co Ltd 半導体装置の検査装置及び半導体装置の検査方法
JP2016061751A (ja) * 2014-09-22 2016-04-25 三菱電機株式会社 半導体試験装置
JP2017022310A (ja) * 2015-07-14 2017-01-26 三菱電機株式会社 半導体装置、半導体装置の劣化評価方法、半導体装置を含むシステム
JP2017190971A (ja) * 2016-04-12 2017-10-19 旭硝子株式会社 ガラス割れ検知方法、ガラス割れ検知装置、ガラス板の研磨方法、ガラス板の研磨装置、及びガラス板の製造方法
JP2017223310A (ja) * 2016-06-16 2017-12-21 三ツ星ベルト株式会社 ベルト取付治具及びベルト取付方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021181969A (ja) * 2020-05-20 2021-11-25 東京瓦斯株式会社 腐食検知システム、および構造物の腐食検知方法
JP2021181970A (ja) * 2020-05-20 2021-11-25 東京瓦斯株式会社 Ae波検出装置、腐食検知システム、および構造物の腐食検知方法
JP7333915B2 (ja) 2020-05-20 2023-08-28 東京瓦斯株式会社 腐食検知システム、および構造物の腐食検知方法
JP7333916B2 (ja) 2020-05-20 2023-08-28 東京瓦斯株式会社 Ae波検出装置、腐食検知システム、および構造物の腐食検知方法
JP7569750B2 (ja) 2021-05-28 2024-10-18 三菱重工業株式会社 層間はく離の検出装置、複合材の加工装置、層間はく離の検出方法及び複合材の加工方法

Also Published As

Publication number Publication date
JP7157410B2 (ja) 2022-10-20

Similar Documents

Publication Publication Date Title
JP7157410B2 (ja) 半導体検査装置及び半導体検査方法
CN110235232B (zh) 超声波接合装置、超声波接合检查方法以及超声波接合部的制造方法
TWI460422B (zh) 從裝置一側作鎖相熱雷射激發並從另一側取得鎖相熱發散影像
US11385280B2 (en) Inspection apparatus and temperature control meihod
US8878926B2 (en) Apparatus and method for analyzing thermal properties of composite structures
JP2011254021A (ja) 半導体装置の製造方法
Hanss et al. Reliability of sintered and soldered high power chip size packages and flip chip LEDs
WO2019045871A1 (en) ULTRASONIC LASER THERMOGRAPHY INSPECTION
JP4136832B2 (ja) 半導体レーザーダイオードチップの検査方法および検査装置
JP2005108801A (ja) 積層体の欠陥検出装置及び燃料電池の検査装置
EP3757559A1 (en) Chip for evaluating board, and board evaluating device
Putaala et al. Detection of thermal cycling-induced failures in RF/microwave BGA assemblies
JP2012042393A (ja) はんだ接合部の非破壊による劣化診断方法
JP4710490B2 (ja) 接点接合部の検査方法
Schmid et al. Correlation of scanning acoustic microscopy and transient thermal analysis to identify crack growth in solder joints
Schaulin et al. Thermographic inspection method for quality assessment of power semiconductors in the manufacture of power electronics modules
JP2023005270A (ja) 電子部品試験装置
JP5267471B2 (ja) 半導体デバイスの検査方法および検査装置
Li et al. Imaging-based NDT methods for electronic devices
JP2013032965A (ja) 半導体装置の検査装置及び半導体装置の検査方法
JP2010210545A (ja) 半導体チップ検査装置
Zhang et al. Condition monitoring of SiC power assembly by using time-series analysis of acoustic emission during power cycling tests
TWI817505B (zh) 熱介面材料之老化測試方法以及具備熱介面材料老化測試功能之電子元件檢測設備
JP2006300543A (ja) 検査装置および検査方法
JP7523793B2 (ja) マイグレーション評価装置

Legal Events

Date Code Title Description
A80 Written request to apply exceptions to lack of novelty of invention

Free format text: JAPANESE INTERMEDIATE CODE: A80

Effective date: 20180320

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210121

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20211029

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20211102

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211217

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220405

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20220606

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220803

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220927

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220929

R150 Certificate of patent or registration of utility model

Ref document number: 7157410

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150