JP2016061751A - 半導体試験装置 - Google Patents

半導体試験装置 Download PDF

Info

Publication number
JP2016061751A
JP2016061751A JP2014192174A JP2014192174A JP2016061751A JP 2016061751 A JP2016061751 A JP 2016061751A JP 2014192174 A JP2014192174 A JP 2014192174A JP 2014192174 A JP2014192174 A JP 2014192174A JP 2016061751 A JP2016061751 A JP 2016061751A
Authority
JP
Japan
Prior art keywords
electrode
metal foil
semiconductor device
region
pressure plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014192174A
Other languages
English (en)
Other versions
JP6265872B2 (ja
Inventor
英典 纐纈
Hidenori Koketsu
英典 纐纈
中尾 之泰
Yukiyasu Nakao
之泰 中尾
茂久 山本
Shigehisa Yamamoto
茂久 山本
中田 修平
Shuhei Nakada
修平 中田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2014192174A priority Critical patent/JP6265872B2/ja
Publication of JP2016061751A publication Critical patent/JP2016061751A/ja
Application granted granted Critical
Publication of JP6265872B2 publication Critical patent/JP6265872B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

【課題】試験対象の半導体デバイスに悪影響を与えることなく、通電処理の初期段階から半導体デバイスの電極との良好な電気的接触を保つことができる半導体試験装置を得る。
【解決手段】半導体基板70の表面上に表面電極72が形成され、表面電極72における外周領域である電極上ポリイミド形成領域R12上に保護膜であるポリイミド層71が形成され、ポリイミド層71は表面電極72が形成されていない半導体基板70の外周領域である半導体デバイス外周領域S2上に延びて形成される。積層金属箔20Aは平面形状が表面電極72の相似形で、平面視してポリイミド層71が形成されていない表面電極露出領域S1内に収まる形状を有している。
【選択図】図4

Description

この発明は、チップ状の半導体デバイスの半導体試験装置に関するものであり、特に半導体デバイスとしてパワー半導体デバイスに直流の大電流を通電する通電評価装置に関する。
半導体デバイスの評価は、計測器に接続されたステージとプローブ針等の電極部材を用い、ステージ上にのせたチップ状の半導体デバイスの表面電極(上面電極)に電極部材を接触させて行うのが一般的である。
近年、パワー半導体デバイスの大容量化が進んでおり、試験時の通電電流値が大きくなってきている。しかしながら、前述のような評価方法では、大電流の通電処理時において、半導体デバイスの発熱の処理(対策)が十分で無い場合や表面電極の面内の初期接触抵抗が均一でないと表面電極が破壊する課題がある。
上記の課題を解決するための半導体試験装置として、例えば、特許文献1に電極部材と半導体デバイスとの間に金属箔や粉末金属を配置する構造の圧接型半導体装置が開示されている。
特開2006−337247号公報
しかしながら、上述した圧接型半導体装置では、半導体デバイスの表面電極への加傷や、粉末金属の侵入等の現象が生じ、半導体デバイス,電極部材間の加圧を強めた場合、半導体デバイス自体を破壊してしまうという問題があった。
この発明は上記問題点を解決するためになされたもので、試験対象の半導体デバイスに悪影響を与えることなく、通電処理の初期段階から半導体デバイスの電極との良好な電気的接触を保つことができる半導体試験装置を得ることを目的とする。
この発明に係る請求項1記載の半導体試験装置は、一方主面及び他方主面上に一方電極及び他方電極を有する半導体デバイスにおける一方電極,他方電極間に電流を流して前記半導体デバイスを試験する半導体試験装置であって、前記半導体デバイスの他方電極に電気的に接続しつつ前記半導体デバイスを載置し、導電性及び冷却機能を有する冷却板と、前記半導体デバイスの一方電極上に設けられた金属箔と、前記半導体デバイスの一方主面の上方に配置され、一方主面と対向する加圧面を有し、導電性を具備する加圧部と、動作時において、前記半導体デバイスの一方主面に向かう第1の方向に前記加圧部を加圧する加圧処理を実行する加圧機構と、前記冷却板と前記加圧部との間に直流電流を流す通電処理を実行する電流供給部とを備え、前記半導体デバイスは、一方電極の外周領域上に形成される保護膜をさらに有し、一方電極の表面領域において前記保護膜が形成されない領域が電極露出領域として規定され、前記金属箔の縁部領域における少なくとも一部領域が前記電極露出領域上に配置されることを特徴する。
この発明に係る請求項10記載の半導体試験装置は、一方主面及び他方主面上に一方電極及び他方電極を有する半導体デバイスにおける一方電極,他方電極間に電流を流して前記半導体デバイスを試験する半導体試験装置であって、前記半導体デバイスの他方電極に電気的に接続しつつ前記半導体デバイスを載置し、導電性及び冷却機能を有する冷却板と、前記半導体デバイスの一方主面の上方に配置され、一方主面と対向する加圧面を有し、導電性を具備する加圧部と、動作時において、前記半導体デバイスの一方主面に向かう第1の方向に前記加圧部を加圧する加圧処理を実行する加圧機構と、前記冷却板と前記加圧部との間に直流電流を流す通電処理を実行する電流供給部とを備え、前記半導体デバイスは一方電極における外周領域上に形成される保護膜をさらに有し、一方電極の表面領域は前記保護膜が形成される電極上保護膜形成領域と前記保護膜が形成されない電極露出領域とに分類され、前記加圧部は前記加圧処理時に少なくとも前記電極上保護膜形成領域が加圧されないように、前記加圧面から前記第1の方向と反対方向の第2の方向に凹ませた凹部構造を有することを特徴する。
この発明における請求項1記載の本願発明の半導体試験装置は、金属箔の縁部領域における少なくとも一部領域が前記電極露出領域上に配置される。
このため、本願発明の加圧処理時において、金属箔の縁部領域に集中的な荷重がかかることにより、半導体デバイスの一方電極の表面に形成される自然酸化膜を突き破る程度の比較的小さな傷(自然酸化膜破壊レベルの傷)を一方電極の表面につけることができる。その結果、一方電極の面内で均一な抵抗値となる状況化で、金属箔を介した加圧部と一方電極との良好な電気的接触を保つことができるため、半導体試験装置による半導体デバイスに対する試験精度の向上を図ることができる。
加えて、上記自然酸化膜破壊レベルの傷は、半導体デバイスに何ら影響を与えないレベルの傷であるため、通電処理時に試験対象の半導体デバイスに悪影響を与えることない。
この発明における請求項10記載の本願発明において、加圧部の加圧面は上記凹部構造を有することにより、加圧処理時に保護膜の電極上保護膜形成領域に荷重がかかることがないため、半導体デバイスの試験時に保護膜を損傷させる現象を確実に回避する効果を奏する。
この発明の実施の形態1である通電評価装置の構成を示す説明図である。 図1で示した加圧板の構造を示す斜視図である。 図1で示した半導体デバイスの構造を示す説明図である。 図1で示した積層金属箔の構造(第1の態様)を示す説明図である。 実施の形態1の変形例となる通電評価装置の構成を示す説明図である。 実施の形態1で用いる積層金属箔の第2の態様を示す上面図である。 実施の形態1で用いる積層金属箔の第3の態様を示す上面図である。 実施の形態1で用いる積層金属箔の第4〜第9の態様を示す上面図である。 実施の形態1で用いる積層金属箔の第10〜第13の態様を示す上面図である。 実施の形態1で用いる積層金属箔の第14〜第16の態様を示す上面図である。 実施の形態1で用いる積層金属箔の第17〜第18の態様を示す上面図である。 実施の形態2の通電評価装置における加圧板の第1の態様を示す説明図である。 実施の形態2の通電評価装置における加圧板の第2の態様を示す説明図である。 実施の形態2の通電評価装置における加圧板の第3の態様を示す説明図である。 実施の形態2の第4の態様における加圧板の裏面構造を模式的に示す断面図である。 実施の形態2の通電評価装置における加圧板の第5の態様を示す説明図である。 実施の形態2の通電評価装置における加圧板の第6の態様を示す説明図である。 実施の形態2の通電評価装置における加圧板の第7の態様を示す説明図である。 実施の形態2の通電評価装置における加圧板の第8の態様を示す説明図である。 実施の形態2の通電評価装置における加圧板の第9の態様を示す説明図である。 実施の形態2の通電評価装置における加圧板の第10の態様を示す説明図である。 実施の形態2の通電評価装置における加圧板の第11の態様を示す説明図である。 実施の形態2の通電評価装置における加圧板の第12の態様を示す説明図である。 実施の形態2の通電評価装置における加圧板の第13の態様を示す説明図である。 実施の形態2の通電評価装置における加圧板の第14の態様を示す説明図である。 実施の形態2の第15の態様である通電評価装置の構成を示す説明図である。
<実施の形態1>
(通電評価装置)
図1はこの発明の実施の形態1である通電評価装置の構成を示す説明図である。同図に示すように、半導体試験装置である通電評価装置101は、冷却板2、加圧板3、加圧用シャフト4、通電部8、加圧板保持板10、シャフト11、位置決め板13、積層金属箔20及び下部緩衝板21から構成される。
半導体デバイス1は評価(試験)の対象物であり、少なくとも表面(一方主面)及び裏面(他方主面)に表面電極(一方電極)及び裏面電極(他方電極)を有している。半導体デバイス1として、例えば、炭化珪素を用いたショットキーバリアダイオードやMOSFETなどが考えられる。このような半導体デバイス1に対し、通電部8から加圧板3及び冷却板2を介して、半導体デバイス1の表面電極,裏面電極間に直流電流を流して、半導体デバイス1の電気的特性を評価するのが通電評価装置101である。
冷却板2は、半導体デバイス1の裏面電極側に設けられ、その表面が半導体デバイス1の裏面(裏面電極を含む)に接する態様で半導体デバイス1を載置するとともに、通電部8の電極端子P2(電源の正極または負極の一方の電極が接続される端子)に接続されている。そして、冷却板2は、通電部8による通電時に裏面電極から半導体デバイス1の冷却を行う冷却機能を有している。
冷却板2の材質は銅やアルミニウムなどの金属やカーボンなど熱伝導率の高く、導電性を有する物質であればよい。また、冷却板2の内部に水路を設け、チラーなどによって冷却水などの媒体を流して、熱交換が行えるようにしても良く、あるいは半導体デバイス1の裏面と接する表面(図中上側の面)と反対側の裏面(図中下側の面)に、スリット状の構造など空気と効率よく熱交換する構造を設け、ファンなどによって空気等を流して、熱交換を行えるようにしても良い。
また、半導体デバイス1の裏面と接する冷却板2の表面は、チップ状の半導体デバイス1との接触を均一に行うべく、研磨を行い、表面粗さRaが5μm以下になるように、特に、2μm以下にすることが望ましい。
図1に示すように、冷却板2の表面上に下部緩衝板21を介して中央に開口部を有する位置決め板13が設けられる。位置決め板13は半導体デバイス1を冷却板2の表面上の適切な位置に設置できるように開口部を有している。なお、下部緩衝板21は厚さ10〜500μmの銅ないしアルミ板もしくは、金、もしくはこれらを主成分として含む合金が良い。
したがって、半導体デバイス1は通電処理に伴う通電評価時に位置決め板13の開口部内に位置決めされた状態で、冷却板2の表面上に載置することができる。この半導体デバイス1の表面上に複数の金属箔の積層によりなる積層金属箔20が設けられる。
また、シャフト11は位置決め板13の貫通口を貫通して冷却板2の表面上に立設されている。シャフト11は少なくとも4本で構成されている。図1において、図示された2本のシャフト11以外のシャフトは紙面垂直方向(紙面を突き抜ける方向)の位置に隠れているため、図示を省略している(他の図面(図5(a) ,図26)も同様に省略している)。以下、説明の都合上、4本のシャフト11が冷却板2の表面上において位置決め板13の4つの貫通口を貫通して、平面視矩形状の4頂点上に設けられているものとする。
加圧板保持板10は平面視矩形状を呈しており、4隅の貫通口が4本のシャフト11を貫通することにより、4本のシャフト11に対して上下動可能に取り付けられる。なお、加圧板保持板10の上下動は加圧用シャフト4の上下動によって実現され、加圧用シャフト4は油圧ジャッキ等により一定圧力で加圧できるように設けられる。
また、加圧板保持板10は冷却板2と加圧板3とを電気的に絶縁するために、PEEK(ポリエーテルエーテルケトン,polyetheretherketone)材やポリイミド材、テフロン(登録商標)材、アルミナに代表されるセラミックなどの絶縁体で全部ないし一部が構成されている。
上述したように、加圧板保持板10は容易に上下動できるように調整されており、加圧用シャフト4を介して一定圧力で冷却板2上の半導体デバイス1に対し加圧板3を押し当てることができる。
この加圧板保持板10の裏面に、導電性及び冷却機能を有し加圧部となる加圧板3の表面が固定され、加圧板3の裏面が半導体デバイス1を表面から加圧する加圧面となる。
加圧面の表面粗さRaが5μm以下になるように、望ましくは、2μm以下にするのが望ましい。このように、加圧面の表面粗さを低く設定することにより、半導体デバイス1の表面電極72に与える傷(後述する自然酸化膜破壊レベルを超えるレベル大の傷)を、効果的に抑制することができる。
このように、加圧用シャフト4、加圧板保持板10及びシャフト11は、加圧用シャフト4を駆動して、4本のシャフト11に取り付けられた加圧板保持板10を半導体デバイス1の表面(表面電極を含む)に向かう下方向(第1の方向)に、加圧板3を加圧する加圧処理を実行する加圧機構として機能する。すなわち、上記加圧機構による上記加圧処理の実行時に、加圧板3の裏面である加圧面(図1の下方の面)が積層金属箔20を介して半導体デバイス1を表面から押圧する。
なお、上記加圧機構及び半導体デバイス1を共に上下を逆にして、半導体デバイス1の下面(表面)から加圧機構により加圧するような構造を採用しても良い。
加圧板保持板10及び位置決め板13は共にその貫通口に4本のシャフト11に取り付けられているため、4本のシャフト11を介して間接的に加圧板保持板10と位置決め板13との相対的位置関係が固定されることになる。
なお、シャフト11を用いる方法以外で位置決め板13と冷却板2との相対的な位置を決定しても良い。例えば、シャフト11及び加圧用シャフト4を設けることなく、別途、固定したロボットアームを用いて、加圧板保持板10を、位置決め板13、冷却板2との相対的な位置関係が一定になるように下方に押しつけて加圧処理を実行するようにしても良い。この場合、ロボットアームと加圧板保持板10とにより加圧機構が構成されることになる。
加圧部となる加圧板3は、通電部8の電極端子P3に接続される。電極端子P3は電極端子P2が接続された通電部8の電源の電極と反対の極性の電極に接続されている端子である。したがって、通電部8は、冷却板2と加圧板3との間に直流電流を流す電流供給部として機能する。
図2は加圧板3の構造を示す斜視図である。同図に示すように、加圧板3は平面視矩形状の直方体構造を呈している。
加圧板3は、半導体デバイス1への通電のため、積層金属箔20を介して半導体デバイス1の表面電極と電気的に接続される。加圧板3の材質はアルミないし銅、SUS(ステンレス鋼材)などの金属かカーボンなどを用いるのが望ましい。そして、加圧板3は、熱と荷重により変形を防ぐために1mm以上の厚みがあることが望ましい。また、加圧板3の材質が銅の場合、加圧面は、通電時の発熱による酸化を抑制するために、貴金属でコーティングするのが望ましい。
また、積層金属箔20は、半導体デバイス1の表面と加圧板3の加圧面との間に設置されている。積層金属箔20は、各々が厚さ10〜500μmの銅ないしアルミ箔の1枚または複数枚の部分金属箔で構成されている。具体的には、複数の部分金属箔のうち、半導体デバイス1の表面と接する最下層の部分金属箔であるデバイス接触金属箔の厚さは50μmm以下、上記デバイス接触金属箔を除く他の部分金属箔(少なくとも一つの部分金属箔)それぞれの厚さが100μm以上に設定されることが望ましい。積層金属箔20を構成する1枚の部分金属箔の厚みを10μm以上とする理由は10μm未満ではハンドリング(取り扱い)が難しいためであり、500μm以下の厚みとする理由は、500μmを超えると硬いため緩衝効果が期待できないためである。
このように、積層金属箔20を形成する複数枚の部分金属箔(少なくとも一つの部分金属箔)それぞれの厚みを10μm以上に設定することによりハンドリングを容易にし、500μm以上の厚みに設定することにより、緩衝効果を確保することができる。
積層金属箔20を複数の金属箔で構成する理由は、積み重なる部分金属箔間での横滑りを許容することによって、通電時の複数の部分金属箔の変形による半導体デバイス1の表面電極へのレベル大の傷が生じる現象を低減するためである。また、積層金属箔20を、1枚の部分金属箔の単体構造にすることにより装置の簡略化を図ることができる。「積層金属箔」は複数枚の部分金属箔の積層構造を想定した名称であるが、説明の都合上、1枚の部分金属箔の単体構造を含む金属箔として説明する。
なお、レベル大の傷とは、半導体デバイス1に何ら悪影響を与えない後述する自然酸化膜破壊レベルの傷を超えるレベルの傷であり、半導体デバイス1に何らかの影響(後述する第1〜第3の悪影響を含む)を与える可能性があるレベルの傷を意味する。
また、積層金属箔20を構成する部分金属箔の材質として銅あるいはアルミ箔が望ましいのは、電気伝導度が高く、表面電極32の材質として一般的なアルミと同じないし同程度にやわらかい金属であるからである。
上述したように、実施の形態1の通電評価装置101は、加圧処理の実行時に、加圧板3の加圧面が複数の部分金属箔からなる積層金属箔20を介して半導体デバイス1を表面側から押圧している。この際、複数の部分金属箔を挟み込むことによって部分金属箔間の横滑りが可能となり、加圧処理時における半導体デバイス1の表面電極の表面に生じるレベル大の傷を低減することができる効果を奏する。
また、半導体デバイス1の表面と対向する加圧板3の加圧面が積層金属箔20を介して半導体デバイス1の表面電極と接触することにより、半導体デバイス1の表面電極と電気的に接続されるため、通電部8により、冷却板2及び加圧板3を介して半導体デバイス1における表面電極,裏面電極間の間に比較的大きな直流電流を流すことができる。
具体的には、平面形状が積層金属箔20及び半導体デバイス1を十分に含みうる比較的大きな加圧面を有する加圧板3によって積層金属箔20を加圧することによって、積層金属箔20が弾性変形し一部接触、通電後の自己発熱によって、積層金属箔20の変形が進み、半導体デバイス1における表面電極,裏面電極間に安定した通電が行える。
さらに、プローブ針でなく、半導体デバイス1の表面に対応する加圧面を有する加圧板3によって半導体デバイス1を加圧することにより、半導体デバイス1の表面と加圧板3の加圧面との間、半導体デバイス1の裏面と冷却板2の表面との間に隙間が生じにくいため、冷却板2及び加圧板3からの冷却効率を高めることができる。
このように、通電評価装置101は半導体デバイス1の表面電極,裏面電極間に安定した通電を行い、半導体デバイス1に悪影響を与えることなく電気的特性の評価を行うことができるため、評価される半導体デバイス1の長寿命化及び歩留まり向上を図ることができる。
なお、加圧用シャフト4による加圧の範囲は特に制限されないが、半導体デバイス1がSiCデバイスの場合、冷却板2及び加圧板3を半導体デバイス1の裏面及び表面に隙間無く接触させるために、面積1cmあたり30kg重以上の荷重を加えるのが望ましく、また、半導体デバイス1を破壊しないために面積1cmあたり60kg重以下に荷重を抑えることが望ましい。
さらに、積層金属箔20における複数の金属箔を、電気伝導率が高く、比較的柔らかい金属であるアルミあるいは銅を用いることにより、上記加圧処理の実行時における半導体デバイス1の表面電極の表面に生じるレベル大の傷をさらに低減することができる。
加えて、積層金属箔20においてデバイス接触金属箔以外の他の部分金属箔の厚さを100μm以上で比較的厚く設定することにより、複数の部分金属箔によって半導体デバイスの表面電極と加圧板3と間の隙間を埋めることができ、半導体デバイス1の表面,加圧板3間及び半導体デバイス1の裏面,冷却板2間それぞれの密着性をより高め、比抵抗の低下、冷却効率の向上を図ることができる。
さらに、積層金属箔20の最下層に存在する、厚さが50μm以下の比較的薄いデバイス接触金属箔を半導体デバイス1の表面電極に接触させることによって、他の部分金属箔(少なくとも一つの金属箔)によって生じる恐れがある加傷を効果的に抑制することができ、半導体デバイス1の表面電極の表面におけるレベル大の傷をさらに低減することができる。
(半導体デバイス)
図3は図1で示した半導体デバイス1の構造を示す説明図であり、同図(a) が上面図、同図(b) が断面図を示している。
同図に示すように、半導体デバイス1は半導体基板70、ポリイミド層71、表面電極72及び裏面電極73を備えている。半導体基板70には動作回路部(図示せず)が形成され、半導体基板70の表面(一方主面)上に表面電極72(一方電極)が形成され、裏面上に裏面電極73が形成される。
そして、表面電極72における外周領域である電極上ポリイミド形成領域R12上に保護膜であるポリイミド層71が形成され、ポリイミド層71は表面電極72が形成されていない半導体基板70の外周領域である半導体デバイス外周領域S2上に延びて形成される。
したがって、表面電極72の表面領域は、ポリイミド層71が形成された電極上ポリイミド形成領域R12(電極上保護膜形成領域)と、ポリイミド層71が形成されていない、中央の大部分の面積を占める表面電極露出領域S1(電極露出領域)とに分類される。すなわち、表面電極72の表面領域において中央の表面電極露出領域S1の周囲に形成される外周領域が電極上ポリイミド形成領域R12となる。なお、ポリイミド凸部領域S12はポリイミド層71が表面電極72の表面より突出して形成されている領域を示している。
(積層金属箔(第1の態様))
図4は図1で示した積層金属箔20の構造(第1の態様)を示す説明図であり、同図(a) が斜視図、同図(b) が上面図、同図(c) が断面図となる。
図4に示す積層金属箔20Aが図1で示した積層金属箔20に相当する。同図(a), (b) に示すように、半導体デバイス1の半導体基板70上の一部にゲート電極74が選択的に形成されており、表面電極72はゲート電極74を除く半導体基板70の表面主要領域上に形成されている。同図(b) に示すように、ゲート電極74は表面電極72と独立して図中上方中央に形成されている。
そして、積層金属箔20Aは平面形状が表面電極72の相似形で、平面視して表面電極露出領域S1内に収まる形状を有することを特徴する。なお、図示される積層金属箔20Aの形状は積層金属箔20Aを構成する1枚及び複数枚の部分金属箔(少なくとも一つの部分金属膜)のうち、少なくとも一部(1枚以上)の部分金属箔が図示した平面形状を呈していおれば良い。この点については、以下で述べる積層金属箔20B,201〜210,221〜223,231〜233においても同様である。
なお、ポリイミド層71は半導体基板70上において、電極上ポリイミド形成領域R12及び半導体デバイス外周領域S2並びにゲート電極74の周辺領域に形成される。
実施の形態1の通電評価装置101は図1〜図4で示した構造を有し、積層金属箔20Aは平面視して表面電極露出領域S1内に収まる形状を呈することにより、加圧処理の実行時において、積層金属箔20Aを介して表面電極72の表面電極露出領域S1に集中的に荷重をかけることができる。さらに、実施の形態1の通電評価装置101は、表面電極露出領域S1上に存在する積層金属箔20Aの縁部領域(外周エッジ部分)が表面電極72の表面に食い込むことによって、半導体デバイス1の表面電極72の表面に形成される自然酸化膜を突き破るレベル(自然酸化膜破壊レベル)の傷を表面電極72の表面に確実につけて、自然酸化膜を破壊することができる(自然酸化膜破壊効果)。
なお、加圧処理時において、積層金属箔20Aの厚み相当分、積層金属箔20A下の加圧力が増すため、積層金属箔20A下の表面電極露出領域S1への集中的に荷重がかかることになる。また、自然酸化膜破壊レベルの傷とは、半導体デバイス1に何ら影響を与えることなく自然酸化膜を破壊する比較的小さなレベルの傷を意味する。
以下、この点を詳述する。半導体デバイス1に影響を与える傷は、主として3つ考えられ、一つは直接的な故障につながるもので、半導体デバイス1に形成されるMOSFET等の層間絶縁膜に達する傷で、電気特性を評価するとゲートリークとなるものである(第1の悪影響)。もう一つは、保護膜であるポリイミド層71に傷が付き、設計通りの耐圧が得られなくなるものである(第2の悪影響)。
さらに、もう一つは、間接的な故障で、モジュールを組み立てる際に通電処理による試験終了後にワイヤボンドを表面電極72上に設けるが、表面電極72の表面の傷によりワイヤボンディングの接合強度が低下する恐れがあり、これが半導体デバイス1の損傷につながる傷となるものである(第3の悪影響)。
自然酸化膜破壊レベルの傷とは、上述した第1〜第3の悪影響のような影響を半導体デバイス1に与えることなく、せいぜい自然酸化膜を破る程度の傷を意味する。
したがって、実施の形態1の通電評価装置101は、上記自然酸化膜破壊効果により、通電処理時に初期段階において不均一な膜厚で形成される自然酸化膜の影響を受けることなく表面電極72の面内で均一な抵抗値となる状況化で、積層金属箔20Aを介した加圧板3と表面電極72との良好な電気的接触を保つことができる(均一抵抗値効果)。その結果、通電評価装置101は、表面電極72において局所的に大電流が流れることを回避し、表面電極72の溶着を抑制することができる。
その結果、半導体デバイス1に損傷を与えることなく、通電評価装置101による半導体デバイス1に対する試験精度の向上を図ることができる(試験精度向上効果)。
さらに、積層金属箔20Aは平面視して表面電極露出領域S1内に収まる形状を有するため、積層金属箔20Aと保護膜であるポリイミド層71との接触をさけて半導体デバイス1に荷重をかかるよう加圧処理を行って上記自然酸化膜破壊レベルの傷を表面電極72の表面に確実につけることができるため、半導体デバイス1のポリイミド層71を損傷させることなく加圧処理を行うことができる効果を奏する。
上記効果に着目した場合、積層金属箔20Aを構成する複数枚(少なくとも一つ)の部分金属箔の全てが、平面視して表面電極露出領域S1内に収まる形状を有することが望ましい。
また、積層金属箔20は、半導体デバイス1の表面電極72と加圧板3との間に設置されている。積層金属箔20を用いる理由は以下の第1及び第2の目的に基づいている。第1の目的は、上述した効果を得る以外に、加圧板3の加圧面と半導体デバイス1の表面電極72は、常に同様に平坦であるとは限らないため、表面電極72,加圧板3間に緩衝材として積層金属箔20を埋めることで通電処理時の初期段階における表面電極72,加圧板3間の接触抵抗を下げ、大電流を通電可能にすることである。第2の目的は、半導体デバイス1を構成する半導体素子が破損した際に、通電評価装置101用のステージや加圧板3に対するダメージを低減するとともに、上記半導体素子の破片や、ほこりを積層金属箔20に付着させることにより、破片、ほこり等の除去を容易にすることである。また、通電処理時には積層金属箔20自体が熱膨張し、表面電極72と加圧板3との間の接触をさらに良好にする効果がある。
(変形例1(通電評価装置))
図5は実施の形態1の変形例となる通電評価装置102の構成を示す説明図である。同図(a) は全体構成を示し、同図(b) は加圧ピンの構造を示している。同図に示すように、変形例では、冷却板2に替えて冷却板2Bを設け、加圧板3に替えて加圧部3Bを設けたことを特徴としている。なお、説明の都合上、図5及び以降で述べる図26では通電部8の図示を省略する。
同図(a) に示すように、通電評価装置102における冷却板2Bは、半導体デバイス1の裏面(他方主面)に平面視対応する領域が他の領域より上方(半導体デバイス1側)に突出した冷却板テラス構造25を有している。そして、冷却板テラス構造25が形成されていない冷却板2Bの表面上に位置決め板13が設けられる。
加圧部3Bは、加圧基体83、複数の加圧ピン84及び接触板85により構成される。なお、冷却板2B及び加圧部3B以外の構造、下部緩衝板21の存在の有無を除き、図1で示した通電評価装置101と同様である。
加圧基体83は、加圧板保持板10の裏面に取り付けられ、下方(半導体デバイス1側)に取付面83sを有している。
複数の加圧ピン84は加圧基体83の取付面83sから、下方に(半導体デバイス1向かって)延びて形成され、各々が先端部84bを有している。
同図(b) に示すように、各加圧ピン84は軸部84a及び先端部84bから構成され、軸部84aの下方端部に先端部84bが設けられる構造を呈している。
加圧ピン84は加圧用シャフト4の加圧に耐えるためにステンレスで形成するのが望ましい。また、その表面は金などの貴金属でコーティングするのが望ましい。
各々が図5(b) で示す構造を有する複数の加圧ピン84は、軸部84aの端部が取付面83sに設置され、先端部84bが下方になるように、加圧基体83に固定される。
図5(a) に戻って、加圧部3Bは、複数の加圧ピン84の先端部84bより下方(半導体デバイス1側)に設けられ、複数の加圧ピン84の先端部84bと対向する表面と加圧面となる裏面とを有する接触板85をさらに有している。
加圧処理時に複数の加圧ピン84の先端部84bにより接触板85の表面を押圧することにより、接触板85の裏面を半導体デバイス1の表面電極に対する加圧面とすることができる。なお、接触板85の加圧面は、半導体デバイス1の表面電極72における表面電極露出領域S1に平面視対応する領域に設けられる。
なお、図5には示していないが、図示しないファンによる強制空冷で複数の加圧ピン84を冷却する構造にしても良い。
このような構成の変形例の通電評価装置102は、通電評価装置101と同様の効果に加え、以下の効果を奏する。
通電評価装置102は、冷却板テラス構造25を有する冷却板2Bを設けることにより、半導体デバイス1の面内温度分布の均一化を図る結果、半導体デバイス1に対する通電評価を所望の設定温度で精度良く行うことができる。
通電評価装置102は、加圧基体83と接触板85との間に複数の加圧ピン84を設けているため、通電部8による通電時に、半導体デバイス1と金属箔20を介して接触している接触板85からの熱拡散が生じる際、接触板85の複数の加圧ピン84との熱抵抗が高いため、接触板85の温度をより高い温度で保持することができる。
(変形例(積層金属箔))
(第2の態様)
図6は実施の形態1で用いる積層金属箔20の第2の態様を示す上面図である。同図示すように、図中縦方向に延在するリボン状に構成した第2の態様の積層金属箔20Bである。この積層金属箔20Bを図1(図5)で示した通電評価装置101(102)の積層金属箔20として用いたのが第2の態様である。
図6に示すように、量産化に適したリボン状の積層金属箔20B(積層金属箔20Bを構成する少なくとも一つの部分金属箔の一部でも可)を用いる際、積層金属箔20Bの幅方向の辺(直線状の少なくとも一辺)の長さW20Bを表面電極72の表面電極露出領域S1内に収まる長さに設定している。したがって、積層金属箔20Bの図中縦方向に延びる左右両辺(直線状の少なくとも一辺に隣接する辺)の縁部領域を確実に表面電極露出領域S1上に配置することができるため、左右両辺を形成する縁部領域により集中的に荷重がかかることにより、上記自然酸化膜破壊レベルの傷を半導体デバイス1の表面電極72の表面につけることができる。
このように、実施の形態1の第2の態様は、表面電極72の表面電極露出領域S1上に存在する積層金属箔20Bの縁部領域(表面電極72上に存在する積層金属箔20Bの左右縁部領域)の存在により、上記自然酸化膜破壊効果に伴う上記均一抵抗値効果及び上記試験精度向上効果を奏する。
(第3の態様)
図7は実施の形態1で用いる積層金属箔20の第3の態様を示す上面図である。同図示すように、図中縦方向に延在するリボン状に構成した積層金属箔20B、2本の端部金属箔22が第3の態様となる。これら積層金属箔20B及び端部金属箔22を図1(図5)で示した通電評価装置101(102)の積層金属箔20として用いたのが第2の態様である。
図7に示すように、量産化に適したリボン状の積層金属箔20B及び2本の端部金属箔22を用いる際、図6で示した第2の態様と同様、積層金属箔20Bの幅方向の辺(直線状の少なく一辺)の長さW20Bを表面電極72の表面電極露出領域S1内に収まる長さに設定することにより、第2の態様と同様、上記自然酸化膜破壊レベルの傷を半導体デバイス1の表面電極72の表面に与え、上記均一抵抗値効果及び上記試験精度向上効果を得ることができる。
さらに、図中左右両端の半導体デバイス外周領域S2のポリイミド層71上に2本の端部金属箔22を設けることにより、加圧処理時において積層金属箔20B及び端部金属箔22を介して半導体デバイス1に均一に荷重がかかり、これにより加圧板3を介した放熱が均一にできるようになり、放熱不足による半導体デバイス1からのNi析出現象を抑制することができる。
また、2本の端部金属箔22の膜厚や材質を、積層金属箔20Bと異なる膜厚や材質に設定することにより、半導体デバイス外周領域S2上に形成されるポリイミド層71の表面の傷の低減が期待できる。特に、端部金属箔22の材質は、高温に耐えうる材質であれば、中央部分に設ける積層金属箔20Bよりも軟質なものでもよく、例えばポリイミドや、フッ素系樹脂、シリコン系樹脂などでも良い。
(第4〜第13の態様)
図8は積層金属箔の第4〜第9の態様を示す上面図である。図8において、半導体デバイス1の構造は、図4で示した構造と同様である。
同図(a) に示すように、表面電極露出領域S1と相似形状の平面形状を有する金属箔201Aを表面電極72の表面電極露出領域S1内に収まるように配置するとともに、半導体デバイス外周領域S2上に形成されるポリイミド層71を含む半導体デバイス1の半導体デバイス1の外周領域上に金属箔201Bを形成し、金属箔201A及び金属箔201Bよりなる金属箔201を、図1(図5)の積層金属箔20として用いたのが第4の態様である。第4の態様では、金属箔201Aの全ての縁部領域が表面電極露出領域S1上に存在する。
同図(b) に示すように、表面電極露出領域S1内に3辺及び上辺の一部が収まる矩形状の平面形状の金属箔202Aを表面電極72上に配置するとともに、第4の態様と同様、半導体デバイス1の外周領域上に金属箔202Bを形成し、金属箔202A及び金属箔202Bよりなる金属箔202を、図1の積層金属箔20として用いたのが第5の態様である。第5の態様では、金属箔202Aの縁部領域となる3辺及び上辺の一部が表面電極露出領域S1上に存在する。
同図(c) に示すように、平面視十字形状の金属箔203を設け、十字の中心点の付け根部分203rが表面電極72の表面電極露出領域S1内に収まるように配置したのが第6の態様である。第6の態様では、4つの付け根部分203rの縁部領域が表面電極露出領域S1上に存在する。なお、金属箔203の十字の各先端部分は平面視して表面電極露出領域S1の外側に延びて形成される。
同図(d) に示すように、表面電極露出領域S1と相似形状の平面形状を有し、表面電極72の表面電極露出領域S1内に収まる金属箔204Aと、第3及び第4の態様と同様、半導体デバイス1の外周領域上に配置される金属箔204Bと、金属箔204A及び金属箔204B間を4箇所で連結する金属箔204Cとによりなる金属箔204を、図1の積層金属箔20として用いたのが第7の態様である。第7の態様では金属箔204Aのほぼ全ての縁部領域が表面電極露出領域S1上に存在する。
同図(e) に示すように、表面電極露出領域S1内に3辺及び上辺の一部が収まる矩形状の平面形状を有し、表面電極72上に配置される金属箔205Aと、第4の態様と同様、半導体デバイス1の外周領域上に配置される金属箔205Bと、金属箔205A及び金属箔205B間を4箇所で連結する金属箔205Cとよりなる金属箔205を、図1の積層金属箔20として用いたのが第8の態様である。第8の態様では金属箔205Aの縁部領域となる3辺及び上辺の一部が表面電極露出領域S1上に存在する。
同図(f) に示すように、4つの開口部206Kが設けられた平面視正方形状の金属箔206を、4つの平面視正方形状の開口部206Kそれぞれ内に表面電極露出領域S1の対応する角部が収まるように配置し,この金属箔206を図1の積層金属箔20として用いたのが第9の態様である。第9の態様では、4つの開口部206Kそれぞれの半導体デバイス1の中心側の角部及びその周辺の縁部領域が表面電極露出領域S1上に存在する。
図9は積層金属箔の第10〜第13の態様を示す上面図である。図9において、半導体デバイス1の構造は、図4で示した構造と同様である。
同図(a) に示すように、表面電極露出領域S1内に2辺(図中上辺及び右辺)の一部が収まるように、矩形状の平面形状の金属箔207を表面電極72上に配置し、金属箔207を図1の積層金属箔20として用いたのが第10の態様である。第10の態様では金属箔207の2辺(上辺及び右辺)の一部(縁部領域)が表面電極露出領域S1上に存在する。
同図(b) に示すように、平面視して図中上方に凸形状となる金属箔208を設け、突部の付け根部分208r及び下辺の一部が表面電極72の表面電極露出領域S1上に収まるように配置し、この金属箔208を図1の積層金属箔20として用いたのが第11の態様である。第11の態様では金属箔208の2つの凸の付け根部分208r及びその周辺並びに下辺の一部が表面電極露出領域S1上に存在する。
同図(c) に示すように、平面視長方形状の金属箔209を設け2つの長辺部分の一部が表面電極72の表面電極露出領域S1上に収まるように平面視斜め方向に配置し、この金属箔209を図1の積層金属箔20として用いたのが第12の態様である。第12の態様では、金属箔209における2つの長辺部分の一部が表面電極露出領域S1上に存在する。
同図(d) に示すように、平面視楕円形状の金属箔210を設け、金属箔210を表面電極72の表面電極露出領域S1内に収まるように配置し、この金属箔210を図1の積層金属箔20として用いたのが第13の態様である。第13の態様では、金属箔210の全ての縁部領域が表面電極露出領域S1上に存在する。
第4〜第13の態様における金属箔201〜210は、内部の少なくとも一部の部分金属箔(例えば、金属箔201A)において、縁部領域の少なくとも一部が表面電極露出領域S1上に存在するように配置されるため、上記自然酸化膜破壊レベルの傷を半導体デバイス1の表面電極72の表面に与えて、上記自然酸化膜破壊効果に伴う上記均一抵抗値効果及び上記試験精度向上効果を奏する。
さらに、少なくとも一部の部分金属箔以外の他の部分金属膜(例えば、金属箔201B)を、半導体デバイス1の半導体デバイス外周領域S2上に形成することにより、加圧処理時により加圧板3からの荷重を分散させることにより、半導体デバイス1の表面電極72及びポリイミド層71等に、上記自然酸化膜破壊レベルを超えるレベル大の損傷を与える現象を抑制することができる。
なお、前述したように、図8及び図9で示される(積層)金属箔201〜210の形状は、金属箔201〜210を構成する複数枚の部分金属箔全てが呈する必要はなく、1枚及び複数枚の部分金属箔(少なくとも一つの部分金属膜)のうち、少なくとも一部(1枚以上)の部分金属箔が図示した平面形状を呈しておれば、上記効果を発揮することができる。
(第14〜第16の態様)
図10は金属箔の第14〜第16の態様を示す上面図である。第14〜第16の態様の(多層)金属箔221〜223(開口部付金属箔)は図1で示した積層金属箔20に対応する。
同図(a) に示すように、5つの開口部321が設けられた平面視正方形状の金属箔221において、5つの平面視円状の開口部321は1つが中央に、他の4つは中央の開口部321を中心として正方形の各頂点を形成する位置に設けられる。すなわち、5つの開口部321はサイコロの5の目を形成するように配置される。
そして、金属箔221は5つの開口部321の少なくとも一部が表面電極72の表面電極露出領域S1上に位置するように配置したのが第14の態様である。第14の態様では、金属箔221における5つの開口部321のうち少なくとも一部の開口部321の形成部分(エッジ部分)が金属箔221の縁部領域として表面電極露出領域S1上に存在する。
同図(b) に示すように、5つの開口部322が設けられた平面視正方形状の金属箔222において、5つの平面視横長長方形状の開口部322は、5つの開口部321と同様に、サイコロの5の目を形成するように配置される。
そして、金属箔222は5つの開口部322の少なくとも一部が表面電極72の表面電極露出領域S1上に位置するように配置したのが第15の態様である。第15の態様では、金属箔222における5つの開口部322のうち少なくとも一部の開口部322の形成部分が金属箔222の縁部領域として表面電極露出領域S1上に存在する。
同図(c) に示すように、4つの開口部323が設けられた平面視正方形状の金属箔223において、4つの平面視横長長方形状の開口部323は、図中縦方向に沿って均等間隔で配置される。
そして、金属箔223は4つの開口部323の少なくとも一部が表面電極72の表面電極露出領域S1上に位置するように配置したのが第16の態様である。第16の態様では、金属箔223における4つの開口部323のうち少なくとも一部の開口部323の形成部分が金属箔223の縁部領域として表面電極露出領域S1上に存在する。
第14〜第16の態様における金属箔221〜223(開口部付金属箔)は、開口部321〜323を形成する縁部領域の少なくとも一部が表面電極露出領域S1上に存在するように配置されるため、開口部321〜323を形成する端部領域に集中的に荷重がかかることにより、上記自然酸化膜破壊レベルの傷を半導体デバイス1の表面電極72の表面に与えることができる。
(第17〜第19の態様)
図11は多層金属箔の第17〜第19の態様を示す説明図である。第17〜第19の態様の(多層)金属箔231〜233(エンボス付金属箔)は図1で示した積層金属箔20に対応する。
同図(a) に示すように、裏面に5つのエンボス331が設けられた平面視正方形状の第17の態様の金属箔231において、各々が図中縦方向に延びる5つの直線状のエンボス331は横方向に均等に配置される。
そして、5つのエンボス331の少なくとも一部が表面電極72の表面電極露出領域S1上に位置するように金属箔231を配置したのが第17の態様である。第17の態様では、金属箔231における5つのエンボス331のうち少なくとも一部が表面電極露出領域S1上に存在する。
同図(b) に示すように、裏面に4つのエンボス332が設けられた平面視正方形状の金属箔232において、図中縦方向に延びる2つの直線状のエンボス332と図中横方向に延びる2本の直線状の322とが中心付近で互いに交差するように配置される。
そして、4つのエンボス332の少なくとも一部が表面電極72の表面電極露出領域S1上に位置するように金属箔232を配置したのが第18の態様である。第18の態様では、金属箔232における4つのエンボス332のうち少なくとも一部が表面電極露出領域S1上に存在する。
同図(c) に示すように、裏面に12個の平面形状が横長楕円状のエンボス333が設けられた平面視正方形状の金属箔233において、12個のエンボス333は、3個単位に図中縦方向に配置された4組のエンボス333を横方向に並ぶように配置される。
そして、12個のエンボス333の少なくとも一部が表面電極72の表面電極露出領域S1上に位置するように金属箔233を配置したのが第19の態様である。第19の態様では、金属箔233における12個のエンボス333のうち少なくとも一部が表面電極露出領域S1上に存在する。
第17〜第19の態様における金属箔231〜223(エンボス付金属箔)エンボス331〜333の少なくとも一部が表面電極露出領域S1上に存在するように配置される。
したがって、第17〜第19の態様は、エンボス加工部(エンボス331〜333)を有することにより、加圧処理時における局所的なエンボス加工部の塑性変形が生じ、変形箇所の硬度が高くなる結果、変形箇所の下方に集中的に荷重がかかることにより、上記自然酸化膜破壊レベルの傷を半導体デバイス1の表面電極72の表面に与えることができる。
実際に半導体デバイス1を使用する際は、通電処理による試験後に、表面電極72にアルミなどのワイヤボンドを行うため、開口部321〜333における縁部領域(第14〜第16の態様)及びエンボス加工部(エンボス331〜333)の形成位置(第17〜第19の態様)はワイヤボンドの位置を避けるようなパターンであった方が望ましい。
なお、前述したように、図10及び図11で示される金属箔221〜223及び231〜233の形状は、(積層)金属箔221〜223及び231〜233を構成する1枚及び複数枚の部分金属箔(少なくとも一つの部分金属膜)のうち、少なくとも一部(1枚以上)の部分金属箔が図示した平面形状を呈しておれば、上記効果を発揮することができる。
また、第17〜第19の態様の場合、金属箔231〜233の全ての縁部領域が表面電極露出領域S1上に配置されていない場合でも、エンボス331〜333の少なくとも一部が表面電極露出領域S1上に配置されておれば、上述した効果を発揮することができる。すなわち、金属箔231〜233の全体形状を任意の形状で形成しても、エンボス331〜333の少なくとも一部が表面電極露出領域S1上に配置される条件を満足することにより上記効果を発揮することができる。
<実施の形態2>
実施の形態2の通電評価装置の全体構成は図1で示した通電評価装置101あるいは図5で示した通電評価装置102と同様であり、加圧板3あるいは加圧部3Bの接触板85を、以下で述べる第1〜第14の態様の加圧板51〜63に置き換えたのが実施の形態2である。
(第1の態様)
図12は実施の形態2の通電評価装置における加圧板の第1の態様を示す説明図である。図12において、半導体デバイス1の構造は、図4で示した実施の形態1と構造と同様である。同図(a) は加圧板51を裏面側から視た斜視図であり、同図(b) は加圧板51の上面図、同図(c) は同図(b) のA−A断面を示す断面図である。
同図に示すように、加圧板51は、加圧面となる裏面において、半導体デバイス1の表面電極72及びゲート電極74に含まれる電極内部領域に平面視対応する領域が、他の領域より半導体デバイス1側(第1の方向)に突出した加圧板テラス構造41Aを有している。この加圧板テラス構造41Aの表面(突出面,下面)が加圧処理時に実際に表面電極72及びゲート電極74を加圧する電極加圧面となり、加圧板テラス構造41Aの表面である電極加圧面は、表面電極72対応部分は平面視して表面電極露出領域S1内に収まり、ゲート電極74対応部分は平面視してゲート電極74の表面露出領域内に収まる。
したがって、圧板テラス構造41Aが形成されていない加圧板51の裏面と加圧板テラス構造41Aとの段差によって凹部構造41Cが設けられる。すなわち、加圧板51は、加圧処理時にポリイミド層71が加圧されないように、電極加圧面となる加圧板テラス構造41Aの表面(下面)から、加圧方向と反対方向の反加圧方向(第2の方向)に凹ませた凹部構造41Cを有している。
なお、加圧板テラス構造41Aと凹部構造41Cとの段差は10μm以上が望ましい。
実施の形態2の第1の態様の加圧板51は裏面に加圧板テラス構造41Aと共に凹部構造41Cを有するため、加圧処理時に保護膜であるポリイミド層71に荷重がかかることがないため、半導体デバイス1の試験時にポリイミド層71を損傷させる現象を確実に回避する効果を奏する。
加えて、表面電極72用の電極加圧面となる加圧板テラス構造41Aの表面(下面)は平面視して表面電極露出領域S1に収まるように配置されるため、表面電極72に集中的に荷重をかけると共に、加圧板テラス構造41Aの縁部領域が表面電極72の表面に食い込むことによって、上記自然酸化膜破壊レベルの傷を表面電極72の表面に与えることができる。
この効果は、ゲート電極74用の電極加圧面とゲート電極74との関係においても当てはまる。以降は、説明の都合上、電極加圧面の大部分の領域を占める表面電極72用の電極加圧面を代表させて説明する。
したがって、表面電極72の表面に形成される自然酸化膜を突き破り(自然酸化膜破壊効果)、通電処理時の初期段階において不均一な膜厚で形成される自然酸化膜の破壊に伴う表面電極72の面内で均一な抵抗値となる状況化で、加圧板51と表面電極72との良好な電気的接触を保つことができる(均一抵抗値効果)。その結果、通電評価装置による半導体デバイスに対する試験精度の向上を図ることができる(試験精度向上効果)。
(第2の態様)
図13は実施の形態2の通電評価装置における加圧板の第2の態様を示す説明図である。図13において、半導体デバイス1の構造は、図4で示した実施の形態1の構造と同様である。同図(a) は加圧板52を裏面側から視た斜視図であり、同図(b) は加圧板52の上面図、同図(c) は同図(b) のB−B断面を示す断面図である。
同図に示すように、加圧板52は、加圧面となる裏面において、半導体デバイス1の表面電極72及びゲート電極74に含まれる電極内部領域(電極露出領域)に平面視対応する領域が、他の領域より半導体デバイス1側に突出した中央部テラス構造42Aを有している。この中央部テラス構造42Aの表面(下面)が加圧処理時に表面電極72及びゲート電極74用の電極加圧面となる。したがって、表面電極72用の中央部テラス構造42Aの電極加圧面は、平面視して表面電極露出領域S1内に収まる。
さらに、加圧板52の裏面において、外周領域が中央部テラス構造42Aと同様、半導体デバイス1側に突出した外周部テラス構造42Bを有している。この外周部テラス構造42Bは平面視して、表面電極露出領域S1と重複することなく、半導体デバイス外周領域S2上に形成されるポリイミド層71の一部(半導体デバイス1の一部)と重複する。
したがって、中央部テラス構造42A及び外周部テラス構造42Bが形成されていない加圧板52の裏面上に、中央部テラス構造42A及び外周部テラス構造42Bとの段差によって凹部構造42Cが設けられる。すなわち、加圧板52は、加圧処理時にポリイミド層71が加圧されないように、中央部テラス構造42A及び外周部テラス構造42Bの表面(下面)から、反加圧方向に凹ませた凹部構造42Cを有している。
なお、中央部テラス構造42A及び外周部テラス構造42Bと凹部構造42Cとの段差は10μm以上が望ましい。また、凹部構造42Cは、表面電極72の表面より突出しているポリイミド層71との接触を回避すべく、平面視して電極上ポリイミド形成領域R12(電極上保護膜形成領域)と重複するように形成される必要があり、ポリイミド層71との確実な接触回避を担保するには、ポリイミド凸部領域S12とも平面視重複することが望ましい。同様な必要性は、後述する第3〜第14の態様の加圧板53〜63における凹部構造43C〜49C,30C〜34Cの平面形状にも当てはまる。
実施の形態2の第2の態様の加圧板52は裏面に中央部テラス構造42A及び外周部テラス構造42Bと共に凹部構造42Cを有するため、加圧処理時にポリイミド層71に荷重がかかることがなく、その結果、半導体デバイス1の試験時にポリイミド層71を損傷させる現象を確実に回避する効果を奏する。
表面電極72用の電極加圧面となる中央部テラス構造42Aの表面(下面)は平面視して表面電極露出領域S1内に収まるように配置されるため、第1の態様と同様に、上記自然酸化膜破壊効果に伴う上記均一抵抗値効果及び上記試験精度向上効果を奏する。
さらに、第2の態様では、加圧処理時に電極周辺加圧面となる外周部テラス構造42Bの表面(下面)により表面電極72が形成されていない半導体デバイス外周領域S2上の一部をも加圧することができるため、半導体デバイス外周領域S2から加圧板3を介した冷却経路を形成することができ、半導体デバイス1の反りも併せて抑制することができる結果、加圧板52を介した冷却機能(放熱作用)の向上を図ることができる。
(第3の態様)
図14は実施の形態2の通電評価装置における加圧板の第3の態様を示す説明図である。図14において、半導体デバイス1の構造は、図4で示した実施の形態1と構造と同様である。同図は加圧板53を裏面側から視た斜視図である。
同図に示すように、加圧板53は、加圧面となる裏面において、第2の態様の中央部テラス構造42Aと実質同一構造の中央部テラス構造43Aを有している。この中央部テラス構造43Aの表面(下面)が加圧処理時に電極加圧面となる。
さらに、加圧板53の裏面において、外周領域が外周部テラス構造42Bと同様、半導体デバイス1側に突出した部分外周部テラス構造43B1及び43B2を有している。この部分外周部テラス構造43B1及び43B2は平面視して半導体デバイス外周領域S2上に形成されるポリイミド層71の一部と重複する。
したがって、中央部テラス構造43A(並びに部分外周部テラス構造43B1及び43B2)が形成されていない加圧板53の裏面上は中央部テラス構造43Aとの段差によって凹部構造43Cが設けられる。すなわち、加圧板53は、加圧処理時にポリイミド層71が加圧されないように、中央部テラス構造43Aの表面(下面)から、反加圧方向に凹ませた凹部構造43Cを有している。
さらに、部分外周部テラス構造43B1及び43B2それぞれに、金属箔20Bが図中左右方向に沿って配置するための配置経路を確保するための2つの切欠け部43Eを設けている。したがって、一組の切欠け部43Eのうち一方から他方に向かう方向を長手方向として、リボン状の多層金属箔20Bを配置することができる。この際、切欠け部43Eの幅をリボン状の金属箔20Bの幅より少し広くすることにより、加圧処理時に部分外周部テラス構造43B1及び43B2による金属箔20Bへの加圧を回避することができる。
なお、多層金属箔20Bに関し、第3の態様では、複数の部分金属箔のうち1枚が図14で示す多層金属箔20Bようにリボン状に形成されている構成を想定している。
また、中央部テラス構造43A並びに部分外周部テラス構造43B1及び43B2と凹部構造43Cとの段差は10μm以上が望ましい。
実施の形態2の第3の態様の加圧板53は裏面に中央部テラス構造43A及び外周部テラス構造43Bと共に凹部構造43Cを有するため、図13で示した第2の態様と同様の効果を奏するともに、リボン状の金属箔20Bを使用可能にする効果を奏する。
加えて、多層金属箔20B(のうち少なくとも一部の部分金属膜)は、縁部領域における少なくとも一部領域が表面電極露出領域S1上に配置されるため、上記自然酸化膜破壊レベルの傷を半導体デバイス1の表面電極72の表面につけることができる効果をさらに奏する。
上記効果は、積層金属箔20Bに替えて、実施の形態1で説明した(積層)金属箔20A、201〜210,221〜223,231〜233を用いた場合も同様に奏する。
また、ポリイミド層71と積層金属箔20Bとが重なる領域上に必ず凹部構造43Cを設けることにより、積層金属箔20Bによって半導体デバイス1のポリイミド層71が損傷を受けることを回避することができる。
(第4の態様)
図15は実施の形態2の第4の態様における加圧板50の裏面構造を模式的に示す断面図である。
同図(a) は中央部テラス構造40A、外周部テラス構造40B及び凹部構造40Cからなる第2の態様で代表される構造である。この構造は、前述したように、表面粗さRaが5μm以下になるように、望ましくは、2μm以下にするのが望ましい。
同図(b) 〜(c) に示すように、中央部テラス構造40Aの表面に凹凸加工を施した凹凸加工断面である凹凸部26A〜26Cを設けたのが第4の態様である。中央部テラス構造40Aは第1の態様の加圧板テラス構造41A、第2及び第3の態様の中央部テラス構造42A及び43Aに対応する。第1〜第3の態様と同様対応関係は、外周部テラス構造40B及び凹部構造40Cにも当てはまる。
凹凸加工内容は同図(b) で示す凹凸部26Aのように曲線形状でもよく、同図(c)で示す凹凸部26Bの三角形状でもよく、同図(d) で示す凹凸部26Cの四角形状でも良い。また、凹凸部26A〜26Cは中央部テラス構造40Aの表面の一部もしくは全部に設ける構成が考えられる。ただし、半導体デバイス1の表面電極72にワイヤボンディング等を行う領域が存在する場合、当該領域に対応する箇所には凹凸加工を施さない方が望ましい。
実施の形態2の第4の態様は、中央部テラス構造40Aの表面の少なくとも一部に設けた凹凸部26A〜26C(凹凸加工断面)により、上記自然酸化膜破壊レベルの傷を表面電極72の表面につけることができる効果を奏する。
(第5の態様)
図16は実施の形態2の通電評価装置における加圧板の第5の態様を示す説明図である。同図(a) は内側加圧板54Aを裏面側から視た斜視図であり、同図(b) は外側加圧板54Bを裏面側から視た斜視図であり、同図(c) は組合せ加圧板54を裏面側から視た斜視図である。
同図に示すように、組合せ加圧板54は互いに分離する内側加圧板54A及び外側加圧板54Bの組み合わせにより構成される。
同図(a) に示すように、内側加圧板54Aは、加圧面となる裏面において、第2の態様と同様、半導体デバイス1の表面電極72及びゲート電極74に含まれる電極内部領域に平面視対応する領域が、他の領域より半導体デバイス1側に突出した中央部テラス構造44Aを有している。
同図(b) に示すように、外側加圧板54Bは、裏面において、外周領域が中央部テラス構造44Aと同程度、半導体デバイス1側に突出した外周部テラス構造44Bを有している。この外周部テラス構造44Bは平面視して半導体デバイス外周領域S2上に形成されるポリイミド層71の一部と重複する。
さらに、外側加圧板54Bは内側加圧板54Aを内部に収容可能な収容開口部44Kを有している。
したがって、同図(c) に示すように、中央部テラス構造44A側を下方にして内側加圧板54Aを収容開口部44K内に収容し、内側加圧板54Aの表面(上面)と外側加圧板54Bの表面(上面)とを一致させた構造の組合せ加圧板54を得ることにより、中央部テラス構造44Aの表面(下面)と外周部テラス構造44Bの表面(下面)との形成高さ(図中下方向の表面形成位置)を一致させることができる。
その結果、組合せ加圧板54の裏面において、内側加圧板54A側の裏面における中央部テラス構造44A及び外側加圧板54B側の裏面における外周部テラス構造44Bが形成されていない領域は、中央部テラス構造44A及び外周部テラス構造44Bとの段差によって凹部構造44Cが設けられる。すなわち、組合せ加圧板54は、加圧処理時にポリイミド層71が加圧されないように、中央部テラス構造44A及び外周部テラス構造44Bの表面から、反加圧方向に凹ませた凹部構造44Cを有している。
なお、中央部テラス構造44A及び外周部テラス構造44Bと凹部構造44Cとの段差は10μm以上が望ましい。
実施の形態2の第5の態様の組合せ加圧板54は裏面に中央部テラス構造44A及び外周部テラス構造44Bと共に凹部構造44Cを有するため、加圧処理時にポリイミド層71に荷重がかかることがないため、半導体デバイス1の試験時にポリイミド層71を損傷させる現象を確実に回避する効果を奏する。
表面電極72用の電極加圧面となる中央部テラス構造44Aの表面(下面)は平面視して表面電極露出領域S1内に収まるように配置されるため、第1の態様と同様に、上記自然酸化膜破壊効果に伴う上記均一抵抗値効果及び上記試験精度向上効果を奏する。
さらに、第5の態様では、表面(下面)が電極周辺加圧面となる外周部テラス構造44Bを有しているため、第2の態様と同様に、組合せ加圧板54を介した冷却機能(放熱作用)の向上を図ることができる。
加えて、第5の態様では、組合せ加圧板54を互いに分離独立することができる内側加圧板54A(第1の部分加圧部)及び外側加圧板54B(第2の部分加圧部)の組み合わせにより実現している。したがって、内側加圧板54A及び外側加圧板54Bをそれぞれ独立して製造することができる分、内側加圧板54A及び外側加圧板54Bのうち一方及び双方を取り替える等により、多様な中央部テラス構造44A及び外周部テラス構造44Bの組み合わせからなる組合せ加圧板54を比較的簡単に得ることができる。
(第6の態様)
図17は実施の形態2の通電評価装置における加圧板の第6の態様を示す説明図である。同図(a) は組合せ加圧板55の上面図、同図(b) は同図(a) のC−C断面を示す断面図である。
同図に示すように、組合せ加圧板55は互いに分離する内側加圧板55A及び外側加圧板55Bの組み合わせにより構成される。
内側加圧板55Aは、加圧面となる裏面において、半導体デバイス1の表面電極72及びゲート電極74に含まれる電極内部領域に平面視対応する領域が、他の領域より半導体デバイス1側に突出した中央部テラス構造45Aを有している。
外側加圧板55Bは、裏面において、外周領域が中央部テラス構造45Aと同程度、半導体デバイス1側に突出した外周部テラス構造45Bを有している。この外周部テラス構造45Bは平面視して半導体デバイス外周領域S2上に形成されるポリイミド層71の一部と重複する。
さらに、外側加圧板55Bは第5の態様の外側加圧板54Bと同様、内側加圧板55Aを内部に収容可能な収容開口部(図示せず)を有している。
したがって、図17に示すように、中央部テラス構造45A側を下方にして内側加圧板55Aを外側加圧板55Bの収容開口部内に収容し、内側加圧板55A及び外側加圧板55Bの表面(上面)を一致させて組み合わせることにより、中央部テラス構造45Aの表面(下面)と外周部テラス構造45Bの表面(下面)との形成高さを一致させることができる。
その結果、同図(b) に示すように、組合せ加圧板55の裏面において、内側加圧板55A側の裏面における中央部テラス構造45A及び外側加圧板55B側の裏面における外周部テラス構造45Bが形成されていない領域は、中央部テラス構造45A及び外周部テラス構造45Bとの段差によって凹部構造45Cが設けられる。すなわち、組合せ加圧板55は、加圧処理時にポリイミド層71が加圧されないように、中央部テラス構造45A及び外周部テラス構造45Bの表面から、反加圧方向に凹ませた凹部構造45Cを有している。
なお、中央部テラス構造45A及び外周部テラス構造45Bと凹部構造45Cとの段差は10μm以上が望ましい。
このように、第6の態様により、組合せ加圧板55は組み合わせ前後の構造において、第5の態様の組合せ加圧板54と実質等価な構造を実現することができ、第5の態様と同様の効果を奏する。
(第7の態様)
図18は実施の形態2の通電評価装置における加圧板の第7の態様を示す説明図である。同図(a) は組合せ加圧板56の上面図、同図(b) は同図(a) のD−D断面を示す断面図である。
同図に示すように、組合せ加圧板56は互いに分離する内側加圧板56A及び外側加圧板56Bの組み合わせにより構成される。
内側加圧板56Aは、加圧面となる裏面において、半導体デバイス1の表面電極72及びゲート電極74に含まれる電極内部領域に平面視対応する領域が、他の領域より半導体デバイス1側に突出した中央部テラス構造46Aを有している。さらに、同図(a) に示すように、内側加圧板56Aは平面視して十字状に上層部が平面視外側に延在して形成される上層延在領域46Dを有している。
外側加圧板56Bは、裏面において、外周領域が中央部テラス構造46Aと同程度、半導体デバイス1側に突出した外周部テラス構造46Bを有している。この外周部テラス構造46Bは平面視して半導体デバイス外周領域S2上に形成されるポリイミド層71の一部と重複する。
さらに、外側加圧板56Bは、中央部テラス構造46Aを通過させるための通過開口部(図示せず)を有するともに、上層延在領域46Dの下方に位置する下層残存領域46Rを設けることにより、組合せ加圧板56の組み合わせ構造を得る際、平面視十字状に形成される4つの下層残存領域46Rによって、内側加圧板56Aの4つの上層延在領域46Dを支持することができる。
したがって、図18に示すように、中央部テラス構造46A側を下方にして内側加圧板56Aを外側加圧板56Bの通過開口部を通過させるとともに、下層残存領域46R上に上層延在領域46Dを配置させることにより、中央部テラス構造46Aの表面と外周部テラス構造46Bの表面との形成高さを精度良く一致させることができる。
その結果、同図(b) に示すように、組合せ加圧板56の裏面において、内側加圧板56A側の裏面における中央部テラス構造46A及び外側加圧板56B側の裏面における外周部テラス構造46Bが形成されていない領域は、中央部テラス構造46A及び外周部テラス構造46Bとの段差によって凹部構造46Cが設けられる。すなわち、組合せ加圧板56は、加圧処理時にポリイミド層71が加圧されないように、中央部テラス構造46A及び外周部テラス構造46Bの表面(下面)から、反加圧方向に凹ませた凹部構造46Cを有している。
なお、中央部テラス構造46A及び外周部テラス構造46Bと凹部構造46Cとの段差は10μm以上が望ましい。
このように、第7の態様により、組合せ加圧板56は組み合わせ後の構造において、第5の態様の組合せ加圧板54と実質等価な構造を得ることができ、第5の態様と同様の効果を奏する。
加えて、第7の態様において、4つの上層延在領域46Dを加圧機構(図5で示す通電評価装置102の加圧部3B等)による加圧対象領域とすることができるため、加圧処理時に内側加圧板56A及び外側加圧板56Bに均等に加圧することができる効果をさらに奏する。
(第8の態様)
図19は実施の形態2の通電評価装置における加圧板の第8の態様を示す説明図である。同図(a) は組合せ加圧板57の上面図、同図(b) は同図(a) のE−E断面を示す断面図である。
同図に示すように、組合せ加圧板57は互いに分離する内側加圧板57A及び外側加圧板57Bの組み合わせにより構成される。
内側加圧板57Aは、加圧面となる裏面において、半導体デバイス1の表面電極72及びゲート電極74に含まれる電極内部領域に平面視対応する領域が、他の領域より半導体デバイス1側に突出した中央部テラス構造47Aを有している。さらに、同図(a) に示すように、内側加圧板57Aは平面視して縦方向及び横方向に少しずらせた変形十字状に上層部が延在して形成される上層延在領域47Dを有している。
外側加圧板57Bは、裏面において、外周領域が中央部テラス構造47Aと同程度、半導体デバイス1側に突出した外周部テラス構造47Bを有している。この外周部テラス構造47Bは平面視して半導体デバイス外周領域S2上に形成されるポリイミド層71の一部と重複する。
さらに、外側加圧板57Bは第7の態様と同様、中央部テラス構造47Aが通過させるための通過開口部を有するともに、上層延在領域47Dの下方に位置する下層残存領域47Rを設けることにより、組合せ加圧板57の組み合わせ構造を得る際、平面視変形十字状に形成される4つの下層残存領域47Rによって4つの上層延在領域47Dを支持することができる。
したがって、図19に示すように、中央部テラス構造47A側を下方にして内側加圧板57Aを外側加圧板57Bの通過開口部を通過させるとともに、下層残存領域47R上に上層延在領域47Dを配置させることにより、中央部テラス構造47Aの表面(下面)と外周部テラス構造47Bの表面(下面)との形成高さを精度良く一致させることができる。
その結果、同図(b) に示すように、組合せ加圧板57は、加圧処理時にポリイミド層71が加圧されないように、中央部テラス構造47A及び外周部テラス構造47Bの表面(下面)から、反加圧方向に凹ませた凹部構造47Cを有することになる。
なお、中央部テラス構造47A及び外周部テラス構造47Bと凹部構造47Cとの段差は10μm以上が望ましい。
このように、第8の態様により、組合せ加圧板57は組み合わせ後の構造において、第5の態様の組合せ加圧板54と実質等価な構造を得ることができ、第5の態様と同様の効果を奏する。
加えて、第8の態様において、第7の態様と同様、4つの上層延在領域47Dを加圧機構による加圧対象領域とすることができるため、加圧処理時に内側加圧板57A及び外側加圧板57Bに均等に加圧することができる効果をさらに奏する。
(第9の態様)
図20は実施の形態2の通電評価装置における加圧板の第9の態様を示す説明図である。同図(a) は組合せ加圧板58の上面図、同図(b) は同図(a) のF−F断面を示す断面図である。
同図に示すように、組合せ加圧板58は互いに分離する内側加圧板58A1、58A2及び外側加圧板58Bの組み合わせにより構成される。
内側加圧板58Aは細分化され内側加圧板58A1及び内側加圧板58A2より構成される。
内側加圧板58A2は中央にある収容開口部内に内側加圧板58A1を収容することにより、内側加圧板58A1の外側に配置される。内側加圧板58A2の加圧面となる裏面において、半導体デバイス1の表面電極72及びゲート電極74に含まれる電極内部領域に平面視対応する領域が、他の領域より半導体デバイス1側に突出した中央部テラス構造48A2を有している。また、内側加圧板58A1の裏面がそのまま中央部テラス構造48A1となる。
したがって、内側加圧板58A1及び内側加圧板58A2の組み合わせ構造である内側加圧板58Aは、第6の態様の内側加圧板55Aと等価な構造となる。
外側加圧板58Bは、裏面において、外周領域が中央部テラス構造48A1及び48A2と同程度、半導体デバイス1側に突出した外周部テラス構造48Bを有している。この外周部テラス構造48Bは平面視して半導体デバイス外周領域S2上に形成されるポリイミド層71の一部と重複する。
さらに、外側加圧板58Bは第5の態様の外側加圧板54Bと同様、内側加圧板58Aを内部に収容可能な収容開口部を有している。
したがって、図20に示すように、中央部テラス構造48A1及び48A2側を下方にして内側加圧板58A1及び58A2を外側加圧板58Bの収容開口部内に収容し、内側加圧板58A1、58A2及び外側加圧板58Bの表面(上面)が一致するように組み合わせることにより、中央部テラス構造48A1及び48A2の表面(下面)と外周部テラス構造48Bの表面(下面)との形成高さを一致させることができる。
その結果、同図(b) に示すように、組合せ加圧板58は、加圧処理時にポリイミド層71が加圧されないように、中央部テラス構造48A2及び外周部テラス構造48Bの表面から、反加圧方向に凹ませた凹部構造48Cを有している。
なお、中央部テラス構造48A1,48A2及び外周部テラス構造48Bと凹部構造48Cとの段差は10μm以上が望ましい。
このように、第9の態様により、組合せ加圧板58は組み合わせ後の構造において、第5の態様の組合せ加圧板54と実質等価な構造を実現することができ、第5の態様と同様の効果を奏する。
(第10の態様)
図21は実施の形態2の通電評価装置における加圧板の第10の態様を示す説明図である。同図(a) は組合せ加圧板59の上面図、同図(b) は同図(a) のG−G断面を示す断面図である。
同図に示すように、組合せ加圧板59は互いに分離する内側加圧板59A及び外側加圧板59Bの組み合わせにより構成される。
内側加圧板59Aは、加圧面となる裏面において、半導体デバイス1の表面電極72に含まれる電極内部領域に平面視対応する領域が、他の領域より半導体デバイス1側に突出した中央部テラス構造49Aを有している。さらに、内側加圧板59Aはゲート電極74に含まれる電極内部領域の中央部に平面視対応する領域にゲート用導電領域59Gを有し、ゲート用導電領域59Gは絶縁材59Xによって、内側加圧板59Aの他の導電領域(表面電極72と電気的に接続される領域)との絶縁性を確保している。
外側加圧板59Bは、裏面において、外周領域が中央部テラス構造49Aと同程度、半導体デバイス1側に突出した外周部テラス構造49Bを有している。この外周部テラス構造49Bは平面視して半導体デバイス外周領域S2上に形成されるポリイミド層71の一部と重複する。
さらに、外側加圧板59Bは第5の態様の外側加圧板54Bと同様、内側加圧板59Aを内部に収容可能な収容開口部を有している。
したがって、図21に示すように、中央部テラス構造49A側を下方にして内側加圧板59Aを外側加圧板59Bの収容開口部内に収容し、内側加圧板59A及び外側加圧板59Bの表面(上面)が一致するように組み合わせることにより、中央部テラス構造49Aの表面(下面)と外周部テラス構造49Bの表面(下面)との形成高さを一致させることができる。
その結果、同図(b) に示すように、組合せ加圧板59は、加圧処理時にポリイミド層71が加圧されないように、中央部テラス構造49A及び外周部テラス構造49Bの表面(下面)から、反加圧方向に凹ませた凹部構造49Cを有する。
なお、中央部テラス構造49A及び外周部テラス構造49Bと凹部構造49Cとの段差は10μm以上が望ましい。
このように、第10の態様により、組合せ加圧板59は組み合わせ前後の構造において、第5の態様の組合せ加圧板54と実質等価な構造を実現することができ、第5の態様と同様の効果を奏する。
加えて、第10の態様により、通電処理時に、ゲート用導電領域59Gを介してゲート電極74に、表面電極72とは独立してゲート電圧を付与することができる効果を奏する。
(第11の態様)
図22は実施の形態2の通電評価装置における加圧板の第11の態様を示す説明図である。同図(a) は内側加圧板60Aを裏面側から視た斜視図であり、同図(b) は外側加圧板60Bを裏面側から視た斜視図である。
同図に示すように、組合せ加圧板60は互いに分離する内側加圧板60A及び外側加圧板60Bの組み合わせにより構成される。
同図(a) に示すように、内側加圧板60Aは、加圧面となる裏面において、第2の態様の中央部テラス構造42Aと実質同一構造の中央部テラス構造30Aを有している。この中央部テラス構造30Aの表面(下面)が加圧処理時に電極加圧面となる。
外側加圧板60Bの裏面において、第3の態様の部分外周部テラス構造43B1及び43B2と実質等価な部分外周部テラス構造30B1及び30B2を有している。
さらに、外側加圧板60Bは内側加圧板60Aを内部に収容可能な収容開口部30Kを有している。したがって、中央部テラス構造30A側を下方にして内側加圧板60Aを収容開口部30K内に収容し、内側加圧板60A及び外側加圧板60Bの表面(上面)が一致するように組み合わせることにより、中央部テラス構造30Aの表面(下面)と外周部テラス構造30Bの表面(下面)との形成高さを一致させることができる。
その結果、中央部テラス構造30A(並びに部分外周部テラス構造30B1及び30B2)が形成されていない組合せ加圧板60の裏面上は中央部テラス構造30Aとの段差によって凹部構造30C1及び30C2が設けられる。すなわち、組合せ加圧板60は、加圧処理時にポリイミド層71が加圧されないように、中央部テラス構造30Aの表面から、反加圧方向に凹ませた凹部構造30C1及び30C2を有している。
さらに、部分外周部テラス構造30B1及び30B2それぞれに、積層金属箔20B(少なくとも1枚の部分金属箔でも可)が図中左右方向に沿った配置経路を確保するための2つの切欠け部30Eを設けている。したがって、一組の切欠け部30Eのうち一方から他方に向かう方向を長手方向として、リボン状の積層金属箔20Bを配置することができる。この際、切欠け部30Eの幅をリボン状の積層金属箔20Bの幅より少し広くすることにより、加圧処理時に部分外周部テラス構造30B1及び30B2による積層金属箔20Bの加圧を回避することができる。
なお、中央部テラス構造30A、部分外周部テラス構造30B1及び30B2と凹部構造30Cとの段差は10μm以上が望ましい。
実施の形態2の第11の態様の組合せ加圧板60は裏面に中央部テラス構造30A及び外周部テラス構造30Bと共に凹部構造30Cを有するため、図13で示した第2の態様と同様の効果を奏するともに、リボン状の積層金属箔20Bを使用可能にする効果を奏する。
加えて、第11の態様は、組合せ加圧板60を互いに分離独立することができる内側加圧板60A(第1の部分加圧部)及び外側加圧板60B(第2の部分加圧板)の組み合わせにより実現しているため、第5の態様〜第10の態様と同様、多様な中央部テラス構造30A及び外周部テラス構造30Bの組み合わせからなる組合せ加圧板60を比較的簡単に得ることができる。
(第12の態様)
図23は実施の形態2の通電評価装置における加圧板の第12の態様を示す説明図である。同図は組合せ加圧板61を裏面側から視た斜視図である。
同図に示すように、組合せ加圧板61は緩衝材81を外側加圧板61Bの外周部テラス構造31Bの表面(下面)に形成した点を除き、図16で示した第5の態様の組合せ加圧板54と等価な構造を呈している。
したがって、第5の態様との関係において、内側加圧板61Aは内側加圧板54Aに、外側加圧板61Bは外側加圧板54Bに、中央部テラス構造31Aは中央部テラス構造44Aに、外周部テラス構造31Bは外周部テラス構造44Bに、凹部構造31Cは凹部構造44Cに対応する。
なお、緩衝材81の材質は、高温に耐えうる軟質な材料、例えばポリイミドや、フッ素系樹脂、シリコン系樹脂、PEEK材やテフロン材などなどでも良い。
このような構造の第12の態様は、第5の態様と同様な効果を奏するとともに、緩衝材81により、加圧処理時における外周部テラス構造44B,半導体デバイスのポリイミド層71間の衝撃を緩和することにより、半導体デバイス1を保護することができる。
(第13の態様)
図24は実施の形態2の通電評価装置における加圧板の第13の態様を示す説明図である。同図は組合せ加圧板62を裏面側から視た斜視図である。
同図に示すように、組合せ加圧板62は緩衝材82を外側加圧板62Bの部分外周部テラス構造32B1及び32B2の表面(下面)に形成した点を除き、図22で示した第11の態様の組合せ加圧板60と等価な構造を呈している。
したがって、第5の態様との関係において、内側加圧板62Aは内側加圧板60Aに、外側加圧板62Bは外側加圧板60Bに、中央部テラス構造32Aは中央部テラス構造30Aに、部分外周部テラス構造32B1及び32B2は部分外周部テラス構造30B1及び30B2に、凹部構造32Cは凹部構造30Cに対応する。
なお、緩衝材82の材質は、高温に耐えうる軟質な材料、例えばポリイミドや、フッ素系樹脂、シリコン系樹脂、PEEK材やテフロン材などなどでも良い。
このような構造の第13の態様は、第5及び第11の態様と同様な効果を奏するとともに、緩衝材82により、加圧処理時における部分外周部テラス構造30B1及び30B2,半導体デバイスのポリイミド層71間の衝撃を緩和することにより、半導体デバイス1を保護することができる。
(第14の態様)
図25は実施の形態2の通電評価装置における加圧板の第14の態様を示す説明図である。同図は組合せ加圧板63を裏面側から視た斜視図である。
同図に示すように、組合せ加圧板63は内側加圧板63Aの表面上にさらに上部金属箔27を形成した点を除き、図16で示した第5の態様の組合せ加圧板54と等価な構造を呈している。
したがって、第5の態様との関係において、内側加圧板63Aは内側加圧板54Aに、外側加圧板63Bは外側加圧板54Bに、中央部テラス構造33Aは中央部テラス構造44Aに、外周部テラス構造33Bは外周部テラス構造44Bに、凹部構造33Cは凹部構造44Cに対応する。
第14の態様の組合せ加圧板63は内側加圧板63Aの表面上に上部金属箔27をさらに形成することにより、内側加圧板63Aの最高部位(上部金属箔27の表面)を上部金属箔27の膜厚分、外側加圧板63Bの最高部位(外側加圧板63Bの表面)より高くすることができる。その結果、加圧処理時に、加圧機構(例えば、図5で示す加圧部3Bの複数の加圧ピン84)により内側加圧板63A及び外側加圧板63Bに均等な加圧力が加えられた場合でも、中央部テラス構造33Aによる加圧力(荷重)を、外周部テラス構造33Bによる加圧力より大きくすることができる。
このような構造の第14の態様は、第5の態様と同様な効果を奏するとともに、上部金属箔27によって中央部テラス構造33Aによる加圧力を、外周部テラス構造33Bによる加圧力より大きくすることにより、半導体デバイス1の表面電極72及びゲート電極74に加圧力をより集中させることができる。
この際、上部金属箔27を加圧調整部材として用いた加圧機構により、第5の態様と等価な構造の内側加圧板63A及び外側加圧板63Bを用いて通電評価装置を実現することができるため、装置コストの増大を必要最小限に抑えることができる。
このように、第14の態様は、上部金属箔27を内側加圧板63Aの表面に設けることにより実現される加圧機構の加圧変更機能により、電極加圧面である中央部テラス構造33A、表面電極72間の接触抵抗の低減化を図りながら、電極周辺加圧面である外周部テラス構造33B,半導体デバイス1間の加圧力を緩和することにより、半導体デバイス1を保護することができる。
(第15の態様)
図26は実施の形態2の第15の態様である通電評価装置103の構成を示す説明図である。同図において、加圧部3Bが加圧部3Cに置き換えられた点が、図5で示した通電評価装置102と異なる。
なお、接触板85は内側接触板85A及び外側接触板85Bより構成される組合せ接触板であり、図16〜図25で示した第5〜第14の態様の組合せ加圧板54〜63のいずれかに相当する。そして、内側接触板85Aは内側加圧板54A〜63Aのいずれかに相当し、外側接触板85Bは外側加圧板54B〜63Bのいずれかに相当する。
同図に示すように、加圧ピン84の軸部84aは取付面83sから加圧基体83内部に一部が埋め込まれる。加圧基体83は平面視して半導体デバイス1の表面電極72及びゲート電極74に対応する領域、すなわち、内側接触板85Aに対応する領域の最上層にシム(SIM)28を形成している。
調整締結部品であるシム28はステンレスなどの剛性のある材料を用い、厚さ1μm〜100μm程度に設定することが望ましい。
複数の加圧ピン84の軸部84a及び先端部84bの長さは同一である。複数の加圧ピン84のうち、外側接触板85B、すなわち、半導体デバイス外周領域S2に対応する位領域に設けるピンは軸部84aの先端(根元部分)が加圧基体83の表面に一致するように埋め込まれる。一方、複数の加圧ピン84のうち、内側接触板85A、すなわち、表面電極露出領域S1(及びゲート電極74内の電極露出領域)に対応する位置に設けるピンは軸部84aの先端がシム28に到達するように埋め込まれる。
その結果、内側接触板85Aに対応する加圧ピン84の先端部84bが、外側接触板85Bに対応する加圧ピン84に比べてシム28の厚み分、低く位置になるように高低差を持たせることができる。
なお、他の構成は図5で示した通電評価装置102と同様であるため、適宜同一符号を付して説明を省略する。
このような構造の第15の態様は、第5〜第13の態様と同様な効果を奏するとともに、シム28を加圧基体83内に設けて複数の加圧ピン84に高低差を設けた加圧機構により、内側接触板85A(中央部テラス構造)による加圧力を、外側接触板85B(外周部テラス構造)による加圧力より大きくして、半導体デバイス1の表面電極72及びゲート電極74に加圧力をより集中させることができる。
この際、接触板85を何ら加工する必要がないため、装置コストの増大を必要最小限に抑えることができる。
このように、第15の態様は、シム28を加圧基体83内に内蔵することにより実現される加圧機構の加圧変更機能により、電極加圧面(内側接触板85Aの下面)、表面電極72間の接触抵抗の低減化を図りながら、電極周辺加圧面(外側接触板85Bの下面),半導体デバイス1間の加圧力を緩和することにより、半導体デバイス1を保護することができる。
<その他>
実施の形態1において、積層金属箔20(20A,20B、201〜210,221〜223,231〜233)を構成する金属箔に意図的に凹凸構造を持たせてもよい。この凹凸構造の存在により、積層金属箔20内部の低抵抗化により通電処理の初期の接触抵抗を低減するとともに、加圧処理時に凹凸構造が適度につぶれることにより表面電極72の表面にレベル大の傷が生じる現象を低減する効果を発揮させることができる。
なお、本発明は、その発明の範囲内において、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略したりすることが可能である。
1 半導体デバイス、2,2B 冷却板、3,3B,3C,50〜53 加圧板、13 位置決め板、21 下部緩衝板、20,20A,20B,201〜210,221〜223,231〜233 (積層)金属箔、22 端部金属箔、27 上部金属箔、28 シム、54〜63 組合せ加圧板、54A〜57A,58A1,58A2,59A〜63A 内側加圧板、54B〜63B 外側加圧板、70 半導体基板、71 ポリイミド層、72 表面電極、73 裏面電極、74 ゲート電極、81,82 緩衝材、83 加圧基体、84 加圧ピン、85 接触板、101〜103 通電評価装置、331〜333 エンボス。

Claims (17)

  1. 一方主面及び他方主面上に一方電極及び他方電極を有する半導体デバイスにおける一方電極,他方電極間に電流を流して前記半導体デバイスを試験する半導体試験装置であって、
    前記半導体デバイスの他方電極に電気的に接続しつつ前記半導体デバイスを載置し、導電性及び冷却機能を有する冷却板と、
    前記半導体デバイスの一方電極上に設けられた金属箔と、
    前記半導体デバイスの一方主面の上方に配置され、一方主面と対向する加圧面を有し、導電性を具備する加圧部と、
    動作時において、前記半導体デバイスの一方主面に向かう第1の方向に前記加圧部を加圧する加圧処理を実行する加圧機構と、
    前記冷却板と前記加圧部との間に直流電流を流す通電処理を実行する電流供給部とを備え、
    前記半導体デバイスは、一方電極の外周領域上に形成される保護膜をさらに有し、一方電極の表面領域において前記保護膜が形成されない領域が電極露出領域として規定され、
    前記金属箔の縁部領域における少なくとも一部領域が前記電極露出領域上に配置されることを特徴する、
    半導体試験装置。
  2. 請求項1記載の半導体試験装置であって、
    前記金属箔は平面視して前記電極露出領域内に収まる形状を有することを特徴する、
    半導体試験装置。
  3. 請求項1または請求項2記載の半導体試験装置であって、
    前記金属箔は少なくとも一つの部分金属箔を含む、
    半導体試験装置。
  4. 請求項3記載の半導体試験装置であって、
    前記少なくとも一つの部分金属箔それぞれの厚みが10μm以上500μm以下の範囲に設定される、
    半導体試験装置。
  5. 請求項3または請求項4記載の半導体試験装置であって、
    前記少なくとも一つの部分金属箔は直線状の少なくとも一辺を含む平面形状を有し、前記少なくとも一つの部分金属箔のうち少なくとも一部は前記少なくとも一辺の長さが前記電極露出領域内に収まる長さに設定される、
    半導体試験装置。
  6. 請求項3または請求項4記載の半導体試験装置であって、
    前記少なくとも一つの部分金属箔に含まれる少なくとも一部の部分金属箔は、縁部領域における少なくとも一部領域が前記電極露出領域上に配置される、
    半導体試験装置。
  7. 請求項3から請求項6のうち、いずれか1項に記載の半導体試験装置であって、
    前記少なくとも一つの部分金属箔それぞれの材質は、アルミ、金、銅、あるいはアルミ、金及び銅のうち少なくとも一つを主成分とする合金であることを特徴とする、
    半導体試験装置。
  8. 請求項3から請求項6のうち、いずれか1項に記載の半導体試験装置であって、
    前記少なくとも一つの部分金属箔は、平面視して前記電極露出領域内に少なくとも一部が存在する開口部を有する開口部付金属箔を含む、
    半導体試験装置。
  9. 請求項3から請求項6のうち、いずれか1項に記載の半導体試験装置であって、
    前記少なくとも一つの部分金属箔は、裏面にエンボス加工部を有するエンボス付金属箔を含み、前記エンボス加工部の少なくとも一部が前記電極露出領域上に配置される、
    半導体試験装置。
  10. 一方主面及び他方主面上に一方電極及び他方電極を有する半導体デバイスにおける一方電極,他方電極間に電流を流して前記半導体デバイスを試験する半導体試験装置であって、
    前記半導体デバイスの他方電極に電気的に接続しつつ前記半導体デバイスを載置し、導電性及び冷却機能を有する冷却板と、
    前記半導体デバイスの一方主面の上方に配置され、一方主面と対向する加圧面を有し、導電性を具備する加圧部と、
    動作時において、前記半導体デバイスの一方主面に向かう第1の方向に前記加圧部を加圧する加圧処理を実行する加圧機構と、
    前記冷却板と前記加圧部との間に直流電流を流す通電処理を実行する電流供給部とを備え、
    前記半導体デバイスは一方電極における外周領域上に形成される保護膜をさらに有し、一方電極の表面領域は前記保護膜が形成される電極上保護膜形成領域と前記保護膜が形成されない電極露出領域とに分類され、
    前記加圧部は前記加圧処理時に少なくとも前記電極上保護膜形成領域が加圧されないように、前記加圧面から前記第1の方向と反対方向の第2の方向に凹ませた凹部構造を有することを特徴する、
    半導体試験装置。
  11. 請求項10記載の半導体試験装置であって、
    前記加圧部は電極加圧面を有し、前記電極加圧面は平面視して前記電極露出領域内に収まる形状を有する、
    半導体試験装置。
  12. 請求項11に記載の半導体試験装置であって、
    前記加圧部は電極周辺加圧面を有し、前記電極周辺加圧面は、平面視して前記電極露出領域と重複することなく、前記半導体デバイスの一部と重複する、
    半導体試験装置。
  13. 請求項10から請求項12のうち、いずれか1項に記載の半導体試験装置であって、
    前記半導体デバイスの一方電極上に設けられた金属箔をさらに備え、
    前記金属箔は少なくとも一つの部分金属箔を有し、
    前記少なくとも一つの部分金属箔に含まれる少なくとも一部の部分金属箔は、縁部領域における少なくとも一部領域が前記電極露出領域上に配置される、
    半導体試験装置。
  14. 請求項11または請求項12記載の半導体試験装置であって、
    前記電極加圧面は凹凸加工断面を選択的に有する、
    半導体試験装置。
  15. 請求項12記載の半導体試験装置であって、
    前記加圧部は、
    前記電極加圧面を有する第1の部分加圧部と、
    前記電極周辺加圧面を有する第2の部分加圧部とを含み、
    前記第1及び第2の部分加圧部は前記凹部構造を形成する態様で組み合わせられる、
    半導体試験装置。
  16. 請求項12または請求項15記載の半導体試験装置であって、
    前記電極周辺加圧面上に形成された緩衝材をさらに備える、
    半導体試験装置。
  17. 請求項15記載の半導体試験装置であって、
    前記加圧機構は、
    前記加圧処理時に、前記第1及び第2の部分加圧部それぞれを独立して前記第1の方向に加圧することにより、前記電極加圧面による加圧力を前記電極周辺加圧面による加圧力よりも大きくした加圧変更機能を有する、
    半導体試験装置。
JP2014192174A 2014-09-22 2014-09-22 半導体試験装置及び半導体試験方法 Active JP6265872B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014192174A JP6265872B2 (ja) 2014-09-22 2014-09-22 半導体試験装置及び半導体試験方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014192174A JP6265872B2 (ja) 2014-09-22 2014-09-22 半導体試験装置及び半導体試験方法

Publications (2)

Publication Number Publication Date
JP2016061751A true JP2016061751A (ja) 2016-04-25
JP6265872B2 JP6265872B2 (ja) 2018-01-24

Family

ID=55797655

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014192174A Active JP6265872B2 (ja) 2014-09-22 2014-09-22 半導体試験装置及び半導体試験方法

Country Status (1)

Country Link
JP (1) JP6265872B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018017643A (ja) * 2016-07-29 2018-02-01 三菱電機株式会社 通電検査装置および通電検査方法
JP2019144131A (ja) * 2018-02-21 2019-08-29 国立大学法人大阪大学 半導体検査装置及び半導体検査方法
WO2023167013A1 (ja) * 2022-03-04 2023-09-07 三菱電機株式会社 半導体試験装置
JP7523794B2 (ja) 2020-01-29 2024-07-29 株式会社クオルテック 半導体素子試験装置
WO2024195387A1 (ja) * 2023-03-22 2024-09-26 三菱電機株式会社 試験装置、試験方法及び半導体装置の製造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009128189A (ja) * 2007-11-22 2009-06-11 Fuji Electric Device Technology Co Ltd 素子試験装置及び素子試験方法
JP2009128188A (ja) * 2007-11-22 2009-06-11 Fuji Electric Device Technology Co Ltd 素子試験装置及び素子試験方法
JP2012058225A (ja) * 2010-03-12 2012-03-22 Tokyo Electron Ltd プローブ装置
JP2012247196A (ja) * 2011-05-25 2012-12-13 Mitsubishi Electric Corp 半導体テスト治具
JP2013096837A (ja) * 2011-11-01 2013-05-20 Mitsubishi Electric Corp 半導体テスト治具およびそれを用いた耐圧測定方法
JP2014032172A (ja) * 2012-07-11 2014-02-20 Honda Motor Co Ltd 電流印加装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009128189A (ja) * 2007-11-22 2009-06-11 Fuji Electric Device Technology Co Ltd 素子試験装置及び素子試験方法
JP2009128188A (ja) * 2007-11-22 2009-06-11 Fuji Electric Device Technology Co Ltd 素子試験装置及び素子試験方法
JP2012058225A (ja) * 2010-03-12 2012-03-22 Tokyo Electron Ltd プローブ装置
JP2012247196A (ja) * 2011-05-25 2012-12-13 Mitsubishi Electric Corp 半導体テスト治具
JP2013096837A (ja) * 2011-11-01 2013-05-20 Mitsubishi Electric Corp 半導体テスト治具およびそれを用いた耐圧測定方法
JP2014032172A (ja) * 2012-07-11 2014-02-20 Honda Motor Co Ltd 電流印加装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018017643A (ja) * 2016-07-29 2018-02-01 三菱電機株式会社 通電検査装置および通電検査方法
JP2019144131A (ja) * 2018-02-21 2019-08-29 国立大学法人大阪大学 半導体検査装置及び半導体検査方法
JP7523794B2 (ja) 2020-01-29 2024-07-29 株式会社クオルテック 半導体素子試験装置
WO2023167013A1 (ja) * 2022-03-04 2023-09-07 三菱電機株式会社 半導体試験装置
WO2024195387A1 (ja) * 2023-03-22 2024-09-26 三菱電機株式会社 試験装置、試験方法及び半導体装置の製造方法

Also Published As

Publication number Publication date
JP6265872B2 (ja) 2018-01-24

Similar Documents

Publication Publication Date Title
JP6265872B2 (ja) 半導体試験装置及び半導体試験方法
CN104508499A (zh) 用于探针防护件的导板和设置有导板的探针防护件
TW200531225A (en) Semiconductor device
US20110062978A1 (en) Multiple contact probes
JP6289287B2 (ja) 半導体試験装置
EP3472864A1 (en) Semiconductor device sub-assembly
EP3093885A1 (en) Semiconductor device and semiconductor device manufacturing method
JP6652443B2 (ja) 多層配線基板及びこれを用いたプローブカード
JP6466128B2 (ja) プローブカード
JP2014089089A (ja) 多層配線基板及びこれを用いたプローブカード
TWI583959B (zh) Contact terminals and probe cards
JP2018152408A (ja) ヒートスプレッダ
JP5684194B2 (ja) 圧接型半導体装置、及び圧接型半導体装置の圧接方法
JP4498829B2 (ja) カードホルダ
TW202321706A (zh) 測試頭
JP4631621B2 (ja) 回路基板の検査装置および回路基板の検査方法
JP2017168807A (ja) Icパッケージ、icインレット、および非接触icカード
JP2009193710A (ja) 異方導電性コネクターおよびこの異方導電性コネクターを用いた回路装置の検査装置
JP2012049194A (ja) 半導体装置
JP2012014854A (ja) シート状コネクタ、及びその製造方法
US7285852B2 (en) Semiconductor device capsule
JP4992302B2 (ja) パワー半導体モジュール
JP4727486B2 (ja) 半導体装置
WO2024195387A1 (ja) 試験装置、試験方法及び半導体装置の製造方法
KR20200108956A (ko) 표시 장치용 벤딩 장치

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20161005

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170612

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170620

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170803

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20171121

R150 Certificate of patent or registration of utility model

Ref document number: 6265872

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250