JP2013096837A - 半導体テスト治具およびそれを用いた耐圧測定方法 - Google Patents

半導体テスト治具およびそれを用いた耐圧測定方法 Download PDF

Info

Publication number
JP2013096837A
JP2013096837A JP2011239841A JP2011239841A JP2013096837A JP 2013096837 A JP2013096837 A JP 2013096837A JP 2011239841 A JP2011239841 A JP 2011239841A JP 2011239841 A JP2011239841 A JP 2011239841A JP 2013096837 A JP2013096837 A JP 2013096837A
Authority
JP
Japan
Prior art keywords
insulator
stage
semiconductor test
probe pin
test jig
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011239841A
Other languages
English (en)
Other versions
JP5687172B2 (ja
Inventor
Masaaki Ikegami
雅明 池上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2011239841A priority Critical patent/JP5687172B2/ja
Priority to US13/476,342 priority patent/US9007081B2/en
Priority to CN2012102005176A priority patent/CN103091515A/zh
Priority to CN201710088355.4A priority patent/CN107037332A/zh
Priority to DE102012218492.9A priority patent/DE102012218492B4/de
Priority to KR1020120118843A priority patent/KR101389812B1/ko
Publication of JP2013096837A publication Critical patent/JP2013096837A/ja
Application granted granted Critical
Publication of JP5687172B2 publication Critical patent/JP5687172B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/12—Testing dielectric strength or breakdown voltage ; Testing or monitoring effectiveness or level of insulation, e.g. of a cable or of an apparatus, for example using partial discharge measurements; Electrostatic testing
    • G01R31/1227—Testing dielectric strength or breakdown voltage ; Testing or monitoring effectiveness or level of insulation, e.g. of a cable or of an apparatus, for example using partial discharge measurements; Electrostatic testing of components, parts or materials
    • G01R31/1263—Testing dielectric strength or breakdown voltage ; Testing or monitoring effectiveness or level of insulation, e.g. of a cable or of an apparatus, for example using partial discharge measurements; Electrostatic testing of components, parts or materials of solid or fluid materials, e.g. insulation films, bulk material; of semiconductors or LV electronic components or parts; of cable, line or wire insulation
    • G01R31/129—Testing dielectric strength or breakdown voltage ; Testing or monitoring effectiveness or level of insulation, e.g. of a cable or of an apparatus, for example using partial discharge measurements; Electrostatic testing of components, parts or materials of solid or fluid materials, e.g. insulation films, bulk material; of semiconductors or LV electronic components or parts; of cable, line or wire insulation of components or parts made of semiconducting materials; of LV components or parts
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/07314—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card the body of the probe being perpendicular to test object, e.g. bed of nails or probe with bump contacts on a rigid support
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/12—Testing dielectric strength or breakdown voltage ; Testing or monitoring effectiveness or level of insulation, e.g. of a cable or of an apparatus, for example using partial discharge measurements; Electrostatic testing
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2607—Circuits therefor
    • G01R31/2608—Circuits therefor for testing bipolar transistors
    • G01R31/261—Circuits therefor for testing bipolar transistors for measuring break-down voltage or punch through voltage therefor
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2607—Circuits therefor
    • G01R31/2621—Circuits therefor for testing field effect transistors, i.e. FET's
    • G01R31/2623—Circuits therefor for testing field effect transistors, i.e. FET's for measuring break-down voltage therefor

Abstract

【課題】本発明は、半導体チップの耐圧測定を大気放電を発生させずに安価に行うことが可能な半導体テスト治具およびそれを用いた耐圧測定方法を提供することを目的とする。
【解決手段】本発明による半導体テスト治具は、プローブピン３と、プローブピン３を平面視で囲むように設けられた絶縁物２とが配設されたサセプタ１と、サセプタ１のプローブピン３および絶縁物２が配設された側の面に対向して配置され、サセプタ１側の面上に半導体チップ４を載置することが可能な下電極ステージ７とを備え、下電極ステージ７に半導体チップ４を載置してサセプタ１と下電極ステージ７とが接近する方向に移動する際、プローブピン３が半導体チップ４に形成された表面電極５と接触するとともに、絶縁物２が半導体チップ４および下電極ステージ７の両方に接触することを特徴とする。
【選択図】図１

Description

本発明は、半導体テスト治具およびそれを用いた耐圧測定方法に関し、特に、ワイドバンドギャップ半導体の耐圧測定に好適に使用することができる半導体テスト治具およびそれを用いた耐圧測定方法に関する。
高耐圧の半導体であるワイドバンドギャップ半導体を用いたパワーデバイス半導体は、パッケージに実装する前のチップの状態で電気特性の測定（以下、テストとも称する）を行う。電気特性の測定項目には耐圧測定が含まれている。パワーデバイスにとって耐圧は重要な性能のひとつに挙げられており、耐圧測定は必ず行われるべき項目である。
従来の一般的な高耐圧パワーデバイス半導体のチップ（以下、半導体チップとも称する）の電気特性を行うための装置として、例えば、ステージ上に載置された半導体チップの表面にプローブ針を接触させ、電圧を印加することによって電気特性の試験（測定）を行う装置がある（例えば、特許文献１参照）。また、絶縁溶液に半導体ウエハ（チップ）を液浸して電気特性を測定する装置もある（例えば、特許文献２，３参照）。
特開２００６−３３７２４７号公報（第１０図） 特開２００３−１００８１９号公報 特許第４４８２０６１号公報
高耐圧のパワーデバイス半導体は、数１００Ｖ以上の耐圧を有しており、半導体チップの表面に形成された電極からチップ端部までの距離が短い。そのため、引用文献１において、半導体チップの耐圧測定を行う際に、半導体チップの表面電極に接触したプローブ針と、半導体チップの裏面電極が接触しているステージとに対して高電圧を印加すると、半導体チップの表面電極とステージとの間で大気が絶縁破壊されて放電（大気放電、沿面放電）が発生し、半導体チップの破壊や測定装置の電源の破損などの問題があった。
また、大気放電は沿面距離、空間距離、大気の湿度・温度・圧力、半導体チップの表面に形成された保護膜による吸湿などによっても影響を受けるため、大気放電の発生によって耐圧が正確に測定できないという問題があった。従って、耐圧特性が不正確な半導体チップであっても、当該半導体チップをパッケージに組み立てた後でなければ評価（正確な耐圧測定）をすることができず、測定の効率を大幅に低下させる原因となっていた。
また、炭化珪素や窒化ガリウムなどのワイドバンドギャップ半導体の材料は、シリコーンよりも１桁大きい絶縁破壊電界を有するため、耐圧を確保するために設けられるチップの終端構造を縮小化させることが可能である。終端構造を縮小化すると、バルク中の絶縁破壊電界よりも、終端部に形成される保護膜の開口端からチップの端部までの距離における大気の絶縁破壊電界の方が小さくなり、沿面放電が生じやすくなるという問題があった。さらに、ＭＯＳ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）構造を有する半導体デバイスでは、放電によってゲート酸化膜がダメージを受けるという問題もあった。
また、特許文献２，３は、上記の放電による半導体チップへの影響を避けるために提案された技術であるが、絶縁溶液の供給や排出を行うための設備が必要であるためコストがかかり、安価に半導体チップの電気特性の測定を行うことができないという問題があった。
本発明は、これらの問題を解決するためになされたものであり、半導体チップの耐圧測定を大気放電を発生させずに安価に行うことが可能な半導体テスト治具およびそれを用いた耐圧測定方法を提供することを目的とする。
上記の課題を解決するために、本発明による半導体テスト治具は、プローブピンと、プローブピンを平面視で囲むように設けられた絶縁物とが配設された治具土台と、治具土台のプローブピンおよび絶縁物が配設された側の面に対向して配置され、治具土台側の面上に被検体を載置することが可能なステージとを備え、ステージに被検体を載置して治具土台とステージとが接近する方向に移動する際、プローブピンが被検体に形成された電極と接触するとともに、絶縁物が被検体およびステージの両方に接触することを特徴とする。
また、本発明による耐圧測定方法は、プローブピンと、プローブピンを平面視で囲むように設けられた絶縁物とが配設された治具土台と、治具土台のプローブピンおよび絶縁物が配設された側の面に対向して配置され、治具土台の面上に被検体を載置することが可能なステージとを備えた半導体テスト治具を用いて被検体の耐圧を測定する耐圧測定方法であって、（ａ）ステージに被検体を載置する工程と、（ｂ）工程（ａ）の後、治具土台とステージとが接近する方向に移動し、プローブピンが被検体に形成された電極と接触するとともに、絶縁物が被検体およびステージに順次に押し当てられて両者に接触する工程と、（ｃ）プローブピンとステージとに電圧を印加して被検体の耐圧を測定する工程とを備える。
本発明によると、ステージに被検体を載置して治具土台とステージとが接近する方向に移動する際、プローブピンが被検体に形成された電極と接触するとともに、絶縁物が被検体およびステージの両方に接触するため、半導体チップの耐圧測定を大気放電を発生させずに安価に行うことが可能となる。
本発明の実施の形態１による半導体テスト治具の構成の一例を示す図である。 本発明の実施の形態１による半導体テスト治具の構成の一例を示す図である。 本発明の実施の形態１によるサセプタの形状の一例を示す図である。 本発明の実施の形態２による半導体テスト治具の構成の一例を示す図である。 本発明の実施の形態３による半導体テスト治具の構成の一例を示す図である。 本発明の実施の形態３による半導体テスト治具の構成の一例を示す図である。 前提技術による半導体テスト治具の構成の一例を示す図である。
本発明の実施の形態について、図面に基づいて以下に説明する。
まず、本発明の前提となる技術（前提技術）について説明する。
〈前提技術〉
図７は、前提技術による半導体テスト治具の構成の一例を示す図である。図７に示すように、前提技術による半導体テスト治具は、サセプタ１（治具土台）、プローブピン３、および下電極ステージ７（ステージ）を備えている。サセプタ１にはプローブピン３が設けられており、下電極ステージ７には終端部に保護膜６が形成された半導体チップ４（被検体）が載置されている。なお、図７は、半導体チップ４に対して耐圧測定（テスト）を行うときの状態を示しており、耐圧測定を行うときはプローブピン３が半導体チップ４の表面に形成された表面電極５と接触する。
図７に示す前提技術による半導体テスト治具では、半導体チップ４の終端部に形成された保護膜６が縮小化すると、表面電極５と下電極ステージ７のサセプタ１側の面との絶縁距離が近くなり、半導体チップ４の終端部で放電が生じるという問題がある。
本発明は、上記の問題を解決するためになされたものであり、以下に詳細を説明する。
〈実施の形態１〉
図１は、本発明の実施の形態１による半導体テスト治具の構成の一例を示す図である。なお、図１は、本実施の形態１による半導体テスト治具を用いた耐圧測定（テスト）を行うときの状態を示している。図１に示すように、本実施の形態１による半導体テスト治具は、プローブピン３と、プローブピン３を平面視で中空に囲むように設けられた絶縁物２とが配設されたサセプタ１（治具土台）と、サセプタ１のプローブピン３および絶縁物２が配設された側の面に対向して配置され、サセプタ１側の面上に半導体チップ４（被検体）を載置することが可能な下電極ステージ７（ステージ）とを備えている。また、半導体チップ４には、表面（サセプタ１側の面）に表面電極５が形成され、終端部に保護膜６が設けられている。
以下、図１に示す半導体テスト治具を用いた耐圧測定方法について説明する。
まず、下電極ステージ７に半導体チップ４を載置する。図１では、半導体チップ４を下電極ステージ７に載置することによって、半導体チップ４の裏面電極（表面電極５に対向して形成された電極（図示せず））と下電極ステージ７とがコンタクト（接触）する。
次に、サセプタ１と下電極ステージ７とが接近する方向に移動し、プローブピン３が半導体チップ４に形成された表面電極５と接触するとともに、絶縁物２が半導体チップ４および下電極ステージ７に順次に押し当てられて両者（両方）に接触する。図１では、プローブピン３は半導体チップ４の表面電極５とコンタクトし、絶縁物２は半導体チップ４の保護膜６、保護膜６が形成される半導体チップ４の表面に続く側面、および下電極ステージ７にコンタクトする。ここで、半導体チップ４は厚みが４０〜５００μｍ程度である。次に、プローブ３と下電極ステージ７とに高電圧を印加して半導体チップ４の耐圧を測定することによって、耐圧特性を検査する。
上記の半導体チップ４の耐圧測定において、絶縁物２は、ＪＩＳＫ６２５３準拠のタイプＥデュロメータによって測定される硬さが５〜３０であり、かつ、高絶縁性を有するようにしてもよい。このように、絶縁物２の硬さを規定することによって、半導体チップ４に対する圧迫によるダメージを無くすことができる。また、絶縁物２の弾性力を利用して絶縁物２と、保護膜６、半導体チップ４の側面、および下電極ステージ７とを密着させている。
また、絶縁物２の厚み（絶縁物２のサセプタ１から突出した部分の長さ）は、プローブピン３のサセプタ１から突出した部分の長さと、プローブピン３の押し付け量（ストローク）との差の１．０〜２．０倍としてもよい。図２（ａ）は耐圧測定（テスト）を行うときの状態を示しており、図２（ｂ）は耐圧測定（テスト）を行っていないときの状態を示している。図２（ｂ）に示すように、絶縁物２の厚みは、プローブピン３のサセプタ１から突出した部分の長さをａ＋ｂとし、プローブピン３の押し付け量をａとすると、（１．０〜２．０）×ｂとなる。なお、本実施の形態１による絶縁物２の厚みは２．５〜８．５ｍｍ程度である。このように、絶縁物２の厚みを規定することによって、半導体チップ４に対する圧迫によるダメージを無くすことができる。
また、プローブピン３の長さ（プローブピン３のサセプタ１から突出した部分の長さ）は３．０〜１０．００ｍｍであり、かつ、プローブピン３の押し付け量（ストローク）は０．５〜６．０ｍｍとしてもよい。このように、プローブピン３の長さと押し付け量とを規定することによって、半導体チップ４に対する圧迫によるダメージを無くすことができる。
以上のことから、パッケージに実装する前のチップ（半導体チップ４）の状態で耐圧測定を行う際において、絶縁物２と半導体チップ４および下電極ステージ７がコンタクト（接触）するため、半導体チップ４の表面電極５と下電極ステージ７とが分離される。従って、半導体チップ４の表面電極５と下電極ステージ７との絶縁距離が長くなるため、大気放電（沿面放電）を発生させずに１０ｋＶ程度までの耐圧測定を行うことができる。また、絶縁溶液を用いた装置よりも安価に測定を行うことができる。
なお、本実施の形態１において、サセプタ１と下電極ステージ７とが接近する方向に移動する際、下電極ステージ７を固定してサセプタ１が下降してもよく、サセプタ１を固定して下電極ステージ７が上昇してもよく、あるいは、サセプタ１および下電極ステージ７の各々が下降・上昇してもよい。
また、プローブ３は、スプリングプローブ（例えば、特開平１０−２５３６６０号公報を参照）、ワイヤープローブ（例えば、特開２００９−４７５１２号公報を参照）、あるいは積層プローブ（例えば、特開２０１０−２５６２５５号公報を参照）のいずれかであってもよく、これらを含む垂直式のプローブであればいかなるものであってもよい。
また、絶縁物２の材料は、シリコーン（ジメチルポリシロキサン）系ゴム、有機系ポリマー（ポリテトラフルオロエチレン等）、あるいは有機・無機ハイブリッドポリマーのいずれかを用いてもよい。これらを用いることによって、２５０℃程度の高温にも耐えることができ、高温でのテストにも適用可能となる。
また、絶縁物２は、半導体チップ４および下電極ステージ７と対向する面に薄膜コーティングを施してもよい。例えば、上記の絶縁物２の厚みを規定した場合において、絶縁物２はタック性（密着性）があり、テスト後の離脱時に絶縁物２と半導体チップ４および下電極ステージ７との離脱性が悪い（すなわち、密着性が高い）。従って、絶縁物２に薄膜コーティングを施すことによって、テスト時には絶縁物２と半導体チップ４および下電極ステージ７との密着性を確保し、テスト後の離脱時には絶縁物２と半導体チップ４および下電極ステージ７との離脱性を高めることができる（すなわち、密着性を低減することができる）。なお、薄膜コーティングの材料は、シリコーン系あるいはウレタン系の材料を含むようにしてもよい。
また、図３に示すように、サセプタ１は、絶縁物２の形状に対応するざぐり溝８を有してもよい。すなわち、絶縁物２の配設位置を規定する溝を有してもよい。ざぐり溝８を有することによって、ざぐり溝８のない平面上に絶縁物２を設置する場合に比べて絶縁物２をサセプタ１に対して容易に精度良く着脱することができ、本実施の形態１による半導体テスト治具のメンテナンス（絶縁物２の交換）の効率の向上を図ることができる。
また、本実施の形態による半導体テスト治具は、半導体チップ４として炭化珪素（ＳｉＣ）、窒化ガリウム（ＧａＮ）等のワイドバンドギャップ半導体に有効である。特に、終端構造が縮小化されたワイドバンドギャップ半導体に対するテスト時には、ワイドバンドギャップ半導体に高電圧が印加されると終端部で放電が生じやすくなるが、そのような場合に本実施形態による半導体テスト治具は有効である。
また、本実施の形態１では、半導体テスト治具による耐圧測定方法について説明したが、耐圧測定に限らず、パッケージに実装する前のチップの状態での他の電気特性の測定にも有用である。
〈実施の形態２〉
図４は、本発明の実施の形態２による半導体テスト治具の構成の一例を示す図である。なお、図４は、本実施の形態２による半導体テスト治具を用いた耐圧測定（テスト）を行うときの状態を示している。
図４に示すように、本実施の形態２による半導体テスト治具では、絶縁物２が、半導体チップ４（被検体）のサセプタ１（治具土台）の面と、当該面に続く側面の少なくとも一部（図４では、側面上部）と、下電極ステージ７（ステージ）とに接触することを特徴としている。すなわち、テスト時において、絶縁物２と半導体チップ２の側面との間に空間が生じていることを特徴としている。その他の構成および動作は、実施の形態１と同様であるため、ここでは説明を省略する。
上記のように、テスト時に絶縁物２と半導体チップ４の側面との間に空間が生じたとしても、実施の形態１と同様の効果が得られる。
〈実施の形態３〉
図５，６は、本発明の実施の形態３による半導体テスト治具の構成の一例を示す図である。なお、図５，６は、本実施の形態３による半導体テスト治具を用いた耐圧測定（テスト）を行うときの状態を示している。
図５に示すように、絶縁物２は、保護膜６、半導体チップ４の側面、および下電極ステージ７に加えて、表面電極５の外周部にもコンタクト（接触）している。また、図６に示すように、プローブピン３は、絶縁物２により平面視で中実に囲まれている。すなわち、図５，６に示すように、本実施の形態３による半導体テスト治具では、絶縁物２が半導体チップ４の表面電極５にもコンタクトすることを特徴としている。その他の構成および動作は、実施の形態１と同様であるため、ここでは説明を省略する。
上記のように、テスト時に絶縁物２が半導体チップ４の表面電極５にコンタクト（接触）していても、実施の形態１と同様の効果が得られる。
なお、本発明は、その発明の範囲内において、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略することが可能である。
１ サセプタ、２ 絶縁物、３ プローブピン、４ 半導体チップ、５ 表面電極、６ 保護膜、７ 下電極ステージ、８ ざぐり溝。

Claims (13)

  1. プローブピンと、
    前記プローブピンを平面視で囲むように設けられた絶縁物と、
    が配設された治具土台と、
    前記治具土台の前記プローブピンおよび前記絶縁物が配設された側の面に対向して配置され、前記治具土台側の面上に被検体を載置することが可能なステージと、
    を備え、
    前記ステージに前記被検体を載置して前記治具土台と前記ステージとが接近する方向に移動する際、前記プローブピンが前記被検体に形成された電極と接触するとともに、前記絶縁物が前記被検体および前記ステージの両方に接触することを特徴とする、半導体テスト治具。
  2. 前記絶縁物は、前記被検体の前記治具土台側の面と、当該面に続く側面の少なくとも一部と、前記ステージとに接触することを特徴とする、請求項１に記載の半導体テスト治具。
  3. 前記絶縁物は、ＪＩＳＫ６２５３準拠のタイプＥデュロメータによって測定される硬さが５〜３０であり、かつ、高絶縁性を有することを特徴とする、請求項１または２に記載の半導体テスト治具。
  4. 前記絶縁物の前記治具土台から突出した部分の長さは、前記プローブピンの前記治具土台から突出した部分の長さと、前記プローブピンのストロークとの差の１．０〜２．０倍であることを特徴とする、請求項１ないし３のいずれかに記載の半導体テスト治具。
  5. 前記プローブピンの前記治具土台から突出した部分の長さは３．０〜１０．００ｍｍであり、かつ、前記プローブピンの前記ストロークは０．５〜６．０ｍｍであることを特徴とする、請求項１ないし４のいずれかに記載の半導体テスト治具。
  6. 前記プローブピンは、スプリングプローブ、ワイヤープローブ、あるいは積層プローブを含む垂直式であることを特徴とする、請求項１ないし５のいずれかに記載の半導体テスト治具。
  7. 前記絶縁物の材料は、シリコーン系ゴム、有機系ポリマー、あるいは有機・無機ハイブリッドポリマーを含むことを特徴とする、請求項１ないし６のいずれかに記載の半導体テスト治具。
  8. 前記絶縁物は、前記被検体および前記ステージと対向する面に薄膜コーティングが施されていることを特徴とする、請求項１ないし７のいずれかに記載の半導体テスト治具。
  9. 前記薄膜コーティングの材料は、シリコーン系あるいはウレタン系の材料を含むことを特徴とする、請求項８に記載の半導体テスト治具。
  10. 前記治具土台は、前記絶縁物の配設位置を規定する溝を有することを特徴とする、請求項１ないし９のいずれかに記載の半導体テスト治具。
  11. 前記被検体は、ワイドバンドギャップ半導体であることを特徴とする、請求項１ないし１０のいずれかに記載の半導体テスト治具。
  12. プローブピンと、
    前記プローブピンを平面視で囲むように設けられた絶縁物と、
    が配設された治具土台と、
    前記治具土台の前記プローブピンおよび前記絶縁物が配設された側の面に対向して配置され、前記治具土台の面上に被検体を載置することが可能なステージと、
    を備えた半導体テスト治具を用いて前記被検体の耐圧を測定する耐圧測定方法であって、
    （ａ）前記ステージに前記被検体を載置する工程と、
    （ｂ）前記工程（ａ）の後、前記治具土台と前記ステージとが接近する方向に移動し、前記プローブピンが前記被検体に形成された電極と接触するとともに、前記絶縁物が前記被検体および前記ステージに順次に押し当てられて両者に接触する工程と、
    （ｃ）前記プローブピンと前記ステージとに電圧を印加して前記被検体の耐圧を測定する工程と、
    を備える、耐圧測定方法。
  13. 前記工程（ｂ）において、
    前記絶縁物は、前記被検体の前記治具土台側の面と、当該面に続く側面の少なくとも一部と、前記ステージとに順次に押し当てられてそれらに接触することを特徴とする、請求項１２に記載の耐圧測定方法。
JP2011239841A 2011-11-01 2011-11-01 半導体テスト治具およびそれを用いた耐圧測定方法 Active JP5687172B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2011239841A JP5687172B2 (ja) 2011-11-01 2011-11-01 半導体テスト治具およびそれを用いた耐圧測定方法
US13/476,342 US9007081B2 (en) 2011-11-01 2012-05-21 Jig for use in semiconductor test and method of measuring breakdown voltage by using the jig
CN2012102005176A CN103091515A (zh) 2011-11-01 2012-06-18 半导体测试夹具以及使用该夹具的耐压测定方法
CN201710088355.4A CN107037332A (zh) 2011-11-01 2012-06-18 半导体测试夹具以及使用该夹具的耐压测定方法
DE102012218492.9A DE102012218492B4 (de) 2011-11-01 2012-10-10 Aufspannvorrichtung zur Verwendung im Halbleitertest und Verfahren für das Messen einer Durchschlagspannung unter Verwendung der Aufspannvorrichtung
KR1020120118843A KR101389812B1 (ko) 2011-11-01 2012-10-25 반도체 테스트 치구 및 그것을 이용한 내압 측정방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011239841A JP5687172B2 (ja) 2011-11-01 2011-11-01 半導体テスト治具およびそれを用いた耐圧測定方法

Publications (2)

Publication Number Publication Date
JP2013096837A true JP2013096837A (ja) 2013-05-20
JP5687172B2 JP5687172B2 (ja) 2015-03-18

Family

ID=48084547

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011239841A Active JP5687172B2 (ja) 2011-11-01 2011-11-01 半導体テスト治具およびそれを用いた耐圧測定方法

Country Status (5)

Country Link
US (1) US9007081B2 (ja)
JP (1) JP5687172B2 (ja)
KR (1) KR101389812B1 (ja)
CN (2) CN107037332A (ja)
DE (1) DE102012218492B4 (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104297650A (zh) * 2014-10-30 2015-01-21 南通市华冠电器有限公司 一种端子耐压绝缘自动测试系统及控制方法
JP2016008826A (ja) * 2014-06-23 2016-01-18 株式会社日本マイクロニクス プローブカードおよび検査装置
JP2016061751A (ja) * 2014-09-22 2016-04-25 三菱電機株式会社 半導体試験装置
JP2016095216A (ja) * 2014-11-14 2016-05-26 三菱電機株式会社 半導体検査装置および半導体検査方法
US9684015B2 (en) 2014-06-17 2017-06-20 Mitsubishi Electric Corporation Measuring apparatus and measuring method utilizing insulating liquid
US9753082B2 (en) 2015-02-27 2017-09-05 Toyota Jidosha Kabushiki Kaisha Inspection method for semiconductor substrate, manufacturing method of semiconductor device and inspection device for semiconductor substrate
JP2018508768A (ja) * 2015-01-27 2018-03-29 ソワテク 基板の電気的特性を測定するための、方法、装置およびシステム
JP2018054401A (ja) * 2016-09-28 2018-04-05 三菱電機株式会社 評価装置、半導体装置の評価方法

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5943742B2 (ja) * 2012-07-04 2016-07-05 三菱電機株式会社 半導体試験治具およびそれを用いた半導体試験方法
AT14209U1 (de) * 2013-09-24 2015-06-15 T I P S Messtechnik Gmbh Vorrichtung zum elektrischen Prüfen von Halbleiterbauelementen
KR101551534B1 (ko) * 2013-09-30 2015-09-08 주식회사 엘지화학 테스트 지그
US9207153B2 (en) * 2013-09-30 2015-12-08 Lg Chem, Ltd. Test jig
CN103760477A (zh) * 2013-12-27 2014-04-30 广州奥迪通用照明有限公司 一种耐压测试机构
AT14210U1 (de) * 2014-01-20 2015-06-15 Rainer Dr Gaggl Vertikalnadelkarte
CN104678130B (zh) * 2015-03-11 2017-07-14 中国科学院上海硅酸盐研究所 可用于在高电压下进行电学性能测试的夹具
WO2017195300A1 (ja) * 2016-05-11 2017-11-16 Ｗｉｔ株式会社 多機能型基板検査装置および多機能型基板検査方法
JP6562896B2 (ja) * 2016-12-22 2019-08-21 三菱電機株式会社 半導体装置の評価装置およびそれを用いた半導体装置の評価方法
DE102017209443A1 (de) * 2017-06-02 2018-12-06 Feinmetall Gmbh Kontaktmodul zur elektrischen Berührungskontaktierung eines Bauteils und Kontaktsystem
CN110389240B (zh) * 2018-04-20 2020-11-20 株洲中车时代半导体有限公司 一种电耐久试验用芯片工装
KR102501675B1 (ko) * 2018-07-13 2023-02-17 삼성전자주식회사 반도체 장치 및 그 제조 방법
JP2020095000A (ja) * 2018-12-10 2020-06-18 プローブイノベーション株式会社 垂直プローブと垂直プローブ用治具
US11555830B2 (en) 2019-08-29 2023-01-17 Hrl Laboratories, Llc Small pitch integrated knife edge temporary bonding microstructures
CN111044392B (zh) * 2019-11-12 2022-07-26 浙江耀阳新材料科技有限公司 一种阵列式薄膜击穿测试装置
CN111551838B (zh) * 2020-04-21 2022-04-05 深圳瑞波光电子有限公司 半导体激光芯片组件的测试装置
US11562984B1 (en) 2020-10-14 2023-01-24 Hrl Laboratories, Llc Integrated mechanical aids for high accuracy alignable-electrical contacts
CN112433123B (zh) * 2020-11-25 2022-08-09 云南电网有限责任公司电力科学研究院 一种端子电气性能测试装置及方法
CN112833946B (zh) * 2020-12-31 2022-07-15 深圳市展芯科技有限公司 一种芯片快速检测设备及快速检测方法
CN113430495B (zh) * 2021-06-11 2022-12-09 北京北方华创微电子装备有限公司 一种半导体工艺设备
CN115389793A (zh) * 2022-09-13 2022-11-25 浙江固驰电子有限公司 整流桥绝缘耐压测试夹具

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001051011A (ja) * 1999-08-12 2001-02-23 Toshiba Corp 高耐圧半導体チップの評価方法、高耐圧電子機器基板およびその製造方法、および高耐圧半導体装置
JP2005207861A (ja) * 2004-01-22 2005-08-04 Fuji Electric Device Technology Co Ltd パワー半導体素子の試験装置およびこれを用いた試験方法
JP2007225501A (ja) * 2006-02-24 2007-09-06 Jsr Corp プローブカードおよびプローブカード用のプローブ接触針固定用ホルダーの製造方法
JP2010010306A (ja) * 2008-06-25 2010-01-14 Denso Corp 半導体ウエハ測定装置
WO2010021070A1 (ja) * 2008-08-19 2010-02-25 パナソニック株式会社 半導体素子の耐圧測定装置および耐圧測定方法
US20110018565A1 (en) * 2009-07-21 2011-01-27 Global Foundries Inc. Dielectric breakdown lifetime enhancement using alternating current (ac) capacitance
JP2011199306A (ja) * 2011-06-03 2011-10-06 Sumitomo Electric Ind Ltd 半導体装置およびその製造方法
JP2012247196A (ja) * 2011-05-25 2012-12-13 Mitsubishi Electric Corp 半導体テスト治具

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5345170A (en) * 1992-06-11 1994-09-06 Cascade Microtech, Inc. Wafer probe station having integrated guarding, Kelvin connection and shielding systems
JPH07161426A (ja) * 1993-12-03 1995-06-23 Furukawa Electric Co Ltd:The ベアチップバーンインテスト用ソケット及びその製造方法
JPH10253660A (ja) 1997-03-07 1998-09-25 Fujitsu Ltd スプリングプローブおよびそれを有するフィクスチャ
KR20010010503A (ko) 1999-07-21 2001-02-15 이석행 웨이퍼 테스트용 박판탐침유니트
JP3773396B2 (ja) * 2000-06-01 2006-05-10 住友電気工業株式会社 コンタクトプローブおよびその製造方法
CN2476088Y (zh) * 2001-02-27 2002-02-06 东莞宏明南方电子陶瓷有限公司 半导体瓷片电容器自动测量联动机
JP2003100819A (ja) 2001-09-26 2003-04-04 Toshiba Corp 耐圧検査方法及びその装置
US6727719B2 (en) * 2002-01-11 2004-04-27 Taiwan Semiconductor Manufacturing Co., Ltd. Piercer combined prober for CU interconnect water-level preliminary electrical test
US20040088855A1 (en) * 2002-11-11 2004-05-13 Salman Akram Interposers for chip-scale packages, chip-scale packages including the interposers, test apparatus for effecting wafer-level testing of the chip-scale packages, and methods
EP1766426B1 (en) * 2004-07-07 2013-09-11 Cascade Microtech, Inc. Probe head having a membrane suspended probe
JP5011661B2 (ja) 2005-06-03 2012-08-29 富士電機株式会社 半導体素子の試験方法
JP5065674B2 (ja) * 2006-12-28 2012-11-07 ルネサスエレクトロニクス株式会社 半導体集積回路装置の製造方法
US7782118B2 (en) * 2007-04-30 2010-08-24 Northrop Grumman Systems Corporation Gate drive for wide bandgap semiconductor device
JP5134864B2 (ja) * 2007-05-30 2013-01-30 株式会社日本マイクロニクス 半導体検査装置
JP2009047512A (ja) 2007-08-17 2009-03-05 Koyo Technos:Kk 検査冶具および検査装置
US7777514B2 (en) * 2008-01-04 2010-08-17 Texas Instruments Incorporated Methods for transferring integrated circuits to a printed circuit board
JP2009276215A (ja) * 2008-05-15 2009-11-26 Tokyo Electron Ltd プローブ装置及びコンタクト位置の補正方法
JP2010080673A (ja) * 2008-09-26 2010-04-08 Tokyo Electron Ltd 載置台
JP5364877B2 (ja) 2009-04-28 2013-12-11 有限会社清田製作所 積層型プローブ
KR101079384B1 (ko) 2009-08-10 2011-11-02 삼성전기주식회사 인쇄회로기판의 검사 장치
CN101718835B (zh) 2009-11-23 2011-01-26 泰兴市航联电连接器有限公司 电连接器绝缘耐压综合测试装置

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001051011A (ja) * 1999-08-12 2001-02-23 Toshiba Corp 高耐圧半導体チップの評価方法、高耐圧電子機器基板およびその製造方法、および高耐圧半導体装置
JP2005207861A (ja) * 2004-01-22 2005-08-04 Fuji Electric Device Technology Co Ltd パワー半導体素子の試験装置およびこれを用いた試験方法
JP2007225501A (ja) * 2006-02-24 2007-09-06 Jsr Corp プローブカードおよびプローブカード用のプローブ接触針固定用ホルダーの製造方法
JP2010010306A (ja) * 2008-06-25 2010-01-14 Denso Corp 半導体ウエハ測定装置
WO2010021070A1 (ja) * 2008-08-19 2010-02-25 パナソニック株式会社 半導体素子の耐圧測定装置および耐圧測定方法
US20110018565A1 (en) * 2009-07-21 2011-01-27 Global Foundries Inc. Dielectric breakdown lifetime enhancement using alternating current (ac) capacitance
JP2012247196A (ja) * 2011-05-25 2012-12-13 Mitsubishi Electric Corp 半導体テスト治具
JP2011199306A (ja) * 2011-06-03 2011-10-06 Sumitomo Electric Ind Ltd 半導体装置およびその製造方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9684015B2 (en) 2014-06-17 2017-06-20 Mitsubishi Electric Corporation Measuring apparatus and measuring method utilizing insulating liquid
JP2016008826A (ja) * 2014-06-23 2016-01-18 株式会社日本マイクロニクス プローブカードおよび検査装置
JP2016061751A (ja) * 2014-09-22 2016-04-25 三菱電機株式会社 半導体試験装置
CN104297650A (zh) * 2014-10-30 2015-01-21 南通市华冠电器有限公司 一种端子耐压绝缘自动测试系统及控制方法
JP2016095216A (ja) * 2014-11-14 2016-05-26 三菱電機株式会社 半導体検査装置および半導体検査方法
JP2018508768A (ja) * 2015-01-27 2018-03-29 ソワテク 基板の電気的特性を測定するための、方法、装置およびシステム
US9753082B2 (en) 2015-02-27 2017-09-05 Toyota Jidosha Kabushiki Kaisha Inspection method for semiconductor substrate, manufacturing method of semiconductor device and inspection device for semiconductor substrate
JP2018054401A (ja) * 2016-09-28 2018-04-05 三菱電機株式会社 評価装置、半導体装置の評価方法
US10539607B2 (en) 2016-09-28 2020-01-21 Mitsubishi Electric Corporation Evaluation apparatus including a plurality of insulating portions surrounding a probe and semiconductor device evaluation method based thereon

Also Published As

Publication number Publication date
KR101389812B1 (ko) 2014-04-29
CN103091515A (zh) 2013-05-08
DE102012218492A1 (de) 2013-05-02
US9007081B2 (en) 2015-04-14
US20130106453A1 (en) 2013-05-02
CN107037332A (zh) 2017-08-11
DE102012218492B4 (de) 2022-04-21
JP5687172B2 (ja) 2015-03-18
KR20130048157A (ko) 2013-05-09

Similar Documents

Publication Publication Date Title
JP5687172B2 (ja) 半導体テスト治具およびそれを用いた耐圧測定方法
JP5414739B2 (ja) 半導体テスト治具
JP4387125B2 (ja) 検査方法及び検査装置
JP5067280B2 (ja) 半導体ウエハ測定装置
JP5691092B2 (ja) 半導体装置の電気的特性検査装置の電極構造およびそれを備えた半導体装置の電気的特性検査装置
US9257316B2 (en) Semiconductor testing jig and transfer jig for the same
US9401314B2 (en) Method of testing semiconductor device
JP2015049137A (ja) 半導体チップ試験装置及び方法
TW201133672A (en) Method for evaluating semiconductor device
CN107870294B (zh) 评价装置、半导体装置的评价方法
CN108231618B (zh) 半导体装置的评价装置及使用了该评价装置的半导体装置的评价方法
KR20120007957A (ko) 반도체 소자의 특성 측정방법 및 반도체장치의 제조방법
JP6747374B2 (ja) 半導体装置の評価装置、半導体装置の評価方法
JP2013137243A (ja) プローブユニットおよび検査装置
US10784172B2 (en) Testing solid state devices before completing manufacture
JP2018119868A (ja) パワー半導体チップの電気特性測定装置および電気特性測定方法
JP2018115941A (ja) 半導体装置の評価装置
US10192797B2 (en) Semiconductor device and electrical contact structure thereof
JP6201383B2 (ja) 半導体測定方法
JP2002365323A (ja) 剥離帯電量測定装置
TW200628795A (en) Measuring module suitable for all kind of electric characteristics and small measuring point
Comizzoli Investigation of Surface Ion Failure Mechanisms by Corona Discharge

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20131122

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140522

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140527

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140711

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20141224

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150121

R150 Certificate of patent or registration of utility model

Ref document number: 5687172

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250