JP2016008826A - プローブカードおよび検査装置 - Google Patents

プローブカードおよび検査装置 Download PDF

Info

Publication number
JP2016008826A
JP2016008826A JP2014127936A JP2014127936A JP2016008826A JP 2016008826 A JP2016008826 A JP 2016008826A JP 2014127936 A JP2014127936 A JP 2014127936A JP 2014127936 A JP2014127936 A JP 2014127936A JP 2016008826 A JP2016008826 A JP 2016008826A
Authority
JP
Japan
Prior art keywords
contact
substrate
electrode
probe card
electrodes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014127936A
Other languages
English (en)
Other versions
JP6285292B2 (ja
Inventor
勝男 安田
Katsuo Yasuda
勝男 安田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micronics Japan Co Ltd
Original Assignee
Micronics Japan Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micronics Japan Co Ltd filed Critical Micronics Japan Co Ltd
Priority to JP2014127936A priority Critical patent/JP6285292B2/ja
Publication of JP2016008826A publication Critical patent/JP2016008826A/ja
Application granted granted Critical
Publication of JP6285292B2 publication Critical patent/JP6285292B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Measuring Leads Or Probes (AREA)

Abstract

【課題】簡易な構成で、スパークおよびリークの発生を抑制する。【解決手段】プローブカード11には、プローブ14の先端が第1の電極61のいずれかに接触する位置にあるとき、半導体ウェハ60の基板の一方の面において互いに隣り合う第1の電極61の間に接触するように、半導体ウェハ60の基板と対向する面に設けられた絶縁部材15と、半導体ウェハ60の基板に接触しないように絶縁部材15上に設けられた導電部材16とが設けられ、制御部52は、電力供給部53を制御することにより、プローブ14が接触している第1の電極61と第2の電極62との間に所定の電位差が生じるようにチャックトップ51に電圧を印加し、プローブ14が接触している第1の電極61と導電部材16との電位差がスパークまたはリークの発生する電位差未満となるように、導電部材16に電圧を印加する。【選択図】図4

Description

本発明は、簡易な構成で、スパークおよびリークの発生を抑制するプローブカードおよび検査装置に関する。
基板の両面に電極を備えた半導体デバイスの電気特性を検査する検査装置では、基板の両面に、プローブカードが備える検査用接触子を接触させることにより、ウエハ上に形成された半導体デバイスをウエハ状態のままで検査する。
この検査装置では、基板の表面の端子と裏面の端子とを接続して、高電圧を印加させることにより、リーク特性などの電気的な特性の検査を行うので、高電圧を印加した際、端子からスパークまたはリークが発生することがあった。
そこで、このスパークおよびリークの発生を抑制するために、パッシェンの法則に基づいて高気圧下で測定したり、絶縁液などに浸透した状態で検査をおこなっていた。
例えば、高気圧下で測定する方法では、高気圧に耐えうる検査装置の装置構成が必要となり、検査装置の製造コストが高くなるという問題があった。具体的には、気圧を1気圧上昇させると、1(cm2)当たり1(kgf)の加重が発生するので、直径が20(cm2)の半導体ウェハのでは、314(kgf)の加重に耐えうる構造が必要となり、検査装置の製造コストが高くなる。
特許文献1には、半導体ウェハを絶縁溶液中に浸漬することで、ゲートに接続されたプローブ、エミッタに接続されたプローブとコレクタに接続された電極、容器のそれぞれの間での絶縁耐性を向上させた状態で超高圧での耐圧検査を行う耐圧検査装置に関する技術が提案されている。
特開2003−100819号公報
しかしながら、特許文献1に記載の耐圧検査装置では、半導体ウェハの絶縁液中での搬送、固定、固定後のステージ移動などにおいて、非常にゆっくりと取り扱う必要があり、検査時間が長くなるという問題があった。
また、特許文献1に記載の耐圧検査装置では、絶縁液が漏洩しないように保持する装置や絶縁液中で半導体ウェハを移動させる装置などが必要となり、検査装置の製造コストが高くなるという問題もあった。
本発明は、このような問題に鑑みてなされたものであり、簡易な構成で、スパークおよびリークの発生を抑制するプローブカードおよび検査装置を提供することになる。
上記目的を達成するため、本発明のプローブカードの第1の特徴は、基板の一方の面に複数の電極が設けられた半導体デバイスの電気特性を検査する検査装置に用いられ、前記基板の一方の面と対向する面に、前記複数の電極に対して先端が接触可能に1以上のプローブが設けられたプローブカードであって、前記1以上のプローブの先端が前記複数の電極のいずれかに接触する位置にあるときに、前記基板の一方の面において互いに隣り合う前記電極の間に接触するように、前記基板の一方の面と対向する面に設けられた絶縁部材と、前記基板に接触しないように前記絶縁部材上に設けられ、所定の電圧が印加される導電部材と、を備えたことにある。
また、本発明のプローブカードの第2の特徴は、前記絶縁部材は、弾性材であることにある。
また、本発明のプローブカードの第3の特徴は、前記絶縁部材は、前記1以上のプローブの先端が前記複数の電極に接触する位置にあるときに、スクライブラインに接触するように設けられたことにある。
また、本発明のプローブカードの第4の特徴は、前記1以上のプローブおよび前記絶縁部材の側面を覆うように、前記基板の一方の面に対向する面に設けられた保護部材を、さらに備え、前記保護部材は、前記基板に向かって凸曲面状に盛り上がるように形成されたことにある。
また、本発明のプローブカードの第5の特徴は、前記絶縁部材は、前記1以上のプローブが接触している電極を囲むように設けられたことにある。
また、本発明のプローブカードの第6の特徴は、前記絶縁部材は、前記基板の一方の面にX−Y方向に配列されて設けられた前記複数の電極に対して、X方向およびY方向ともに1つ置きに囲むように設けられたことにある。
上記目的を達成するため、本発明の検査装置の第1の特徴は、基板の両面に電極が設けられた半導体デバイスの電気特性を検査する検査装置であって、前記基板と対向する面に、前記基板の一方の面に設けられた複数の第1の電極に対して、先端が接触可能に1以上のプローブが設けられたプローブカードと、前記基板の他方の面に設けられた第2の電極と接触しながら、前記基板を支持する支持部と、印加する電圧を制御する制御部と、を備え、前記プローブカードは、前記1以上のプローブの先端が前記複数の第1の電極のいずれかに接触する位置にあるときに、前記基板の一方の面において互いに隣り合う前記第1の電極の間に接触するように、前記基板と対向する面に設けられた絶縁部材と、前記基板に接触しないように、前記絶縁部材上に設けられた導電部材と、を有し、前記制御部は、前記1以上のプローブが接触している第1の電極と前記第2の電極との間に所定の電位差が生じるように前記支持部に電圧を印加し、前記1以上のプローブが接触している第1の電極と前記導電部材との電位差が、前記1以上のプローブが接触している第1の電極と前記導電部材との間でスパークまたはリークの発生する電位差未満となるように、前記導電部材に電圧を印加することにある。
本発明のプローブカードおよび検査装置によれば、簡易な構成で、スパークおよびリークの発生を抑制することができる。
本発明の一実施形態である検査装置の全体構造を示した図である。 本発明の一実施形態である検査装置のチャックトップ上に載置された半導体ウェハの上面の一部の第1の電極を示した平面図である。 従来技術におけるスパークおよびリークの発生現象を模式的に説明した説明図である。 本発明の一実施形態である検査装置によりスパークおよびリークの発生を防止しながら半導体ウェハの電気特性を検査する検査概要を模式的に説明した図である。 本発明の一実施形態である検査装置の回路構成を示した図である。 本発明の変形例である検査装置のチャックトップ上に載置された半導体ウェハの上面の一部の第1の電極と、この第1の電極を囲むように設けられたスクライブライン上に接触している絶縁部材とを示した平面図である。
以下、本発明の実施形態に係る検査装置を、図面を参照しながら詳細に説明する。
<検査装置の構成>
図1は、本発明の一実施形態である検査装置を含む全体構造を示した図である。
図1に示すように、本発明の一実施形態である検査装置1は、検査対象である半導体デバイスをウェハ状態のまま検査する装置であり、被検査体である半導体ウェハ60に接触する円形平板状のプローブカード11と、半導体ウェハ60を支持するチャックトップ51と、プローブカード11およびチャックトップ51に電圧を印加する電力供給部53と、電力供給部53を含む検査装置1全体の中枢的な制御を行う制御部52とを備えている。
チャックトップ51は、厚さ10〜15mmの円板状に成形されており、例えば銅やアルミニウムなどの金属部材の表面に金メッキを施したものである。チャックトップ51の上面は、半導体ウェハ60を支持する導電性の平坦な支持面となっており、検査対象の半導体ウェハ60を載置させることができる。
チャックトップ51の上面に半導体ウェハ60が載置されることにより、半導体ウェハ60は、チャックトップ51を介して、電力供給部53に接続されることになる。
なお、チャックトップ51は、図示しない可動ステージの上に固定されており、可動ステージは、図面の左右方向(X方向)と紙面に垂直な前後方向(Y方向)と図面の上下方向(Z方向)に移動可能である。この可動ステージの移動により、適切な位置で、半導体ウェハ60とプローブカード11と接触させて接続させることにより、電気的な検査を行うことができる。
チャックトップ51上に載置された半導体ウェハ60上、すなわち半導体ウェハ60のプローブカード11側の面には、第1の電極61が設けられており、半導体ウェハ60のチャックトップ51側の面には、第2の電極62が設けられている。
第1の電極に61には、ゲート端子61aと、ソース端子61bとが備えられている。
図2は、本発明の一実施形態である検査装置1のチャックトップ51上に載置された半導体ウェハ60の上面の一部の第1の電極61を示した平面図である。
図2に示すように、第1の電極61は、半導体ウェハ60上にX−Y方向にそれぞれ複数列となるように、規則正しく配置されている。なお、図2に示した例では、3列×3列に配置された第1の電極61を示しているが、3列×3列にかかわらず、半導体ウェハ60の大きさに応じて複数列に配置されている。
そして、半導体ウェハ60上であって、互いに隣り合う第1の電極61の間には、電極の区切りとしてそれぞれスクライブライン63が形成されている。第1の電極61は、X−Y方向に複数列となるように配置されているので、第1の電極61を囲むようにスクライブライン63が形成されることになる。
そして、この第1の電極61に備えられたゲート端子61aおよびソース端子61bに、後述するプローブカード11のプローブが接触することにより、電気的な検査が行われる。
図1に戻り、プローブカード11は、プローブ基板12を備えており、プローブ基板12は、例えばセラミック板と、セラミック板の下面に形成された多層配線層とを備えている。多層配線層は、電気絶縁性を示す例えばポリイミド樹脂材料からなる多層板と、各多層板間に形成された配線路とを有する。
プローブカード11の多層配線層の下面には、多層配線層の配線路にそれぞれ電気的に接続された複数のプローブランド13が形成されており、この複数のプローブランド13には、対応するプローブ14の上端が接続されている。
これにより、プローブ14は、多層配線層の下面から下方へ突出するようにプローブ基板12に取り付けられ、多層配線層の配線路に接続されている。
プローブ14は、鍵状に湾曲した形状を有しており、上下方向(Z方向)に対して弾力性を有する。
また、プローブカード11の下面には、絶縁性の材料を用いて成形された絶縁部材15が設けられている。絶縁部材15は、プローブ14の先端が第1の電極61に接触する位置にあるときに、スクライブライン63上に接触する。すなわち、スクライブライン63は、連続する第1の電極61それぞれを囲むように配置されているので、絶縁部材15も同様に、第1の電極61それぞれを囲むように配置されている。
また、絶縁部材15は、絶縁性を有するとともに弾力性を有している。これにより、可動ステージが上方向(Z方向)に移動した際、第1の電極61とプローブ14との接触を妨げることなく、スクライブライン63に接触することができる。
この絶縁部材15上には、半導体ウェハ60に接触しないように導電部材16が設けられている。この導電部材16に電圧を印加させることにより、隣接するプローブ14の先端が接触していない第1の電極61からのスパークおよびリークの発生を防止することができる。詳細は後述する。
さらに、プローブカード11の下面には、プローブ14および絶縁部材15の側面を覆うように、保護部材17が設けられている。保護部材17は、半導体ウェハ60に向かって凸曲面状に盛り上がるように形成されている。このように、凸曲面状に盛り上がるように形成されていることにより、仮に保護部材17が帯電した場合でも、尖った先端部分がないので、半導体ウェハ60に対してスパークが発生しにくいという効果がある。
制御部52は、電力供給部53を制御することにより、プローブ14が接触している第1の電極61と第2の電極62との間に所定の電位差が生じるようにチャックトップ51に電圧を印加する。
また、制御部52は、電力供給部53を制御することにより、プローブ14が接触している第1の電極61と導電部材16との電位差が、プローブ14が接触している第1の電極61と導電部材16との間でスパークまたはリークが発生する電位差未満となるように、導電部材16に電圧を印加する。
<スパークまたはリークの発生現象>
まずは、従来技術におけるスパークおよびリークの発生現象について説明する。
図3は、従来技術におけるスパークおよびリークの発生現象を模式的に説明した説明図である。この図では、第1の電極61(ここでは、第1の電極61(1)と示す)と、第1の電極61(ここでは、第1の電極61(2)と示す)とが互いに隣接しており、これらの境界部分を拡大して示している。ここでは、第1の電極61(1)の電気特性を検査する場合を例に挙げて説明する。
図3に示すように、第1の電極61(1)が備えるソース端子61b(1)と、第1の電極61(2)が備えるソース端子61b(2)との間には、スクライブライン63が形成されている。
そして、半導体ウェハ60の下面(チャックトップ51側の面)には、第2の電極62が設けられている。なお、ここでは、簡単のため、チャックトップ51は図示していないが、電力供給部53は、制御部52の指示に従い、チャックトップ51から第2の電極62に電圧を印加させることができる。
電力供給部53は、第2の電極62に10(kV)の電圧を印加させ、プローブ14の先端が、第1の電極61(1)が備えるソース端子61b(1)に接触させて接地することにより、第1の電極61(1)が備えるソース端子61b(1)を0(kV)とする。
これにより、第1の電極61(1)と第2の電極62との間に、10(kV)の電位差を生じさせ、第1の電極61(1)の電気特性を検査する。
ここで、第1の電極61(1)と第1の電極61(2)とは、ともに、n+型半導体、n−型半導体が積層された半導体ウェハ上に形成されており、第2の電極62に、10(kV)の電圧が印加されると、印加された電位からの電場が第1の電極61(2)が備えるソース端子61b(2)上に隆起し、10(kV)の電位となる。
ソース端子61b(2)が10(kV)の電位となると、ソース端子61b(1)の電位は、0(kV)であるので、第1の電極61(1)のソース端子61b(1)と第1の電極61(2)のソース端子61b(2)との間の電位差が、10(kV)と大きな値となる。
そのため、第1の電極61(2)から第1の電極61(1)や、プローブ14などにスパークE(放電)や半導体ウェハ60内でリーク(漏電)が発生し、装置や半導体デバイスを破壊してしまう恐れがあった。このようなスパークおよびリークが発生する現象を防止することが本願発明の課題である。
<スパークおよびリークの発生防止の説明>
図4は、本発明の一実施形態である検査装置1によりスパークおよびリークの発生を防止しながら半導体ウェハ60の電気特性を検査する検査概要を模式的に説明した図であり、図5は、本発明の一実施形態である検査装置1の回路構成を示した図である。
図4に示すように、半導体ウェハ60上であって、互いに隣り合う第1の電極61(1)と第1の電極61(2)との間には、電極の区切りとしてそれぞれスクライブライン63が形成されている。
そして、図示しないが、可動ステージが上方向に移動されることにより、第1の電極61(1)のソース端子61b(1)にプローブ14の先端が接触したとき、絶縁部材15は、スクライブライン63上に接触する。
また、半導体ウェハ60の下面(チャックトップ51側の面)には、第2の電極62が設けられている。
図4,5に示すように、電力供給部53が、制御部52の指示に従い、第2の電極62に10(kV)の電圧を印加させ、プローブ14の先端が、第1の電極61(1)が備えるソース端子61b(1)に接触させて接地することにより、第1の電極61(1)が備えるソース端子61b(1)を0(kV)とする。
これにより、第1の電極61(1)と第2の電極62との間に、10(kV)の電位差を生じさせる。
このとき、電力供給部53は、制御部52の指示に従い、プローブ14が接触している第1の電極のソース端子61b(1)と導電部材16との電位差が、プローブ14が接触している第1の電極61(1)と導電部材16との間でスパークまたはリークが発生する電位差未満となるように、導電部材16に電圧を印加する。
ここでは、導電部材16とソース端子61b(1)との電位差が、5(kV)以上だと、導電部材16からソース端子61b(1)へスパークまたはリークが発生するとする。この場合、ソース端子61b(1)の電位は、0(kV)であるので、電力供給部53は、スパークまたはリークが発生する電位差未満、すなわち、5(kV)未満である0(kV)になるように、導電部材16に電圧を印加する。
これにより、ソース端子61b(1)と導電部材16とは同電位となるので、導電部材16から第1の電極61(1)や、プローブ14などにスパークまたはリークが発生することはない。
また、第2の電極62に、10(kV)の電圧が印加されると、印加された電位からの電場が第1の電極61(2)が備えるソース端子61b(2)上に隆起し、電位が10(kV)まで上昇する。
ソース端子61b(2)が10(kV)の電位となると、導電部材16の電位は、0(kV)であるので、導電部材16と第1の電極61(2)のソース端子61b(2)との間の電位差が10(kV)となり、スパークまたはリークが発生する可能性がある。
しかしながら、仮にスパークまたはリークが発生したとしても、導電部材16は、電気特性の検査対象ではなく、検査装置1では、第1の電極61(1)と第2の電極62との間に、10(kV)の電位差を生じさせた状態で、半導体ウェハ60の電気特性を検査するので、ソース端子61b(2)から導電部材16へスパークまたはリークが発生したとしても、そのスパークまたはリークの発生の影響を受けることなく、検査を継続することができる。
このように、制御部52は、第1の電極61(1)と第2の電極62との間に、10(kV)の電位差を生じさせるとともに、第1の電極61(1)と導電部材16との電位差がスパークまたはリークが発生する電位差未満、すなわち、5(kV)未満である0(kV)になるように、導電部材16に電圧を印加した状態で、電流計54により検出された電流を取得することにより、半導体ウェハ60の電気特性を検査することができる。
なお、ここでは、電力供給部53は、スパークまたはリークが発生する電位差未満、すなわち、5(kV)未満である0(kV)になるように、導電部材16に電圧を印加したが、これに限らず、導電部材16に印加する電圧は、0(kV)以上であり、5(kV)未満であればよく、例えば、3(kV)や4(kV)の電圧を印加すればよい。
以上のように、本発明の一実施形態である検査装置1によれば、プローブカード11には、プローブ14の先端が第1の電極61のいずれかに接触する位置にあるときに、半導体ウェハ60の基板の一方の面において互いに隣り合う第1の電極61の間に接触するように、半導体ウェハ60の基板と対向する面に設けられた絶縁部材15と、半導体ウェハ60の基板に接触しないように、絶縁部材15上に設けられた導電部材16と、が設けられているので、検査の際、高気圧に耐えうる装置構成や、半導体ウェハ60を絶縁溶液中に浸漬させる装置構成を必要とすることなく、簡易な構成で、スパークおよびリークの発生を抑制することができる。
また、制御部52は、電力供給部53を制御することにより、プローブ14が接触している第1の電極61と第2の電極62との間に所定の電位差が生じるようにチャックトップ51に電圧を印加し、プローブ14が接触している第1の電極61と導電部材16との電位差が、プローブ14が接触している第1の電極61と導電部材16との間でスパークまたはリークの発生する電位差未満となるように、導電部材16に電圧を印加するので、検査の際、高気圧に耐えうる装置構成や、半導体ウェハ60を絶縁溶液中に浸漬させる装置構成を必要とすることなく、簡易な構成で、より確実にスパークおよびリークの発生を抑制することができる。
<変形例>
本発明の一実施形態では、絶縁部材15が、連続する第1の電極61それぞれを囲むように配置されたスクライブライン63上に接触するように配置された検査装置1を例に挙げて説明した。
本発明の変形例では、絶縁部材15が、半導体ウェハ60の基板の一方の面にX−Y方向に配列されて設けられた第1の電極61に対して、X方向およびY方向ともに1つ置きに囲むように設けられた検査装置1を例に挙げて説明する。
図6は、本発明の変形例である検査装置1のチャックトップ51上に載置された半導体ウェハ60の上面の一部の第1の電極61と、この第1の電極61を囲むように設けられたスクライブライン63上に接触している絶縁部材15とを示した平面図である。
図6に示すように、第1の電極61は、半導体ウェハ60上にX−Y方向にそれぞれ複数列となるように、規則正しく配置されている。なお、図6に示した例では、3列×3列に配置された第1の電極61を示しているが、3列×3列にかかわらず、半導体ウェハ60の大きさに応じて複数列に配置されており、説明のため、第1の電極61を、第1の電極61(1)〜61(9)で表している。
そして、半導体ウェハ60上であって、互いに隣り合う第1の電極61の間には、電極の区切りとしてそれぞれスクライブライン63が形成されている。第1の電極61は、X−Y方向に複数列となるように配置されているので、第1の電極61(1)〜61(9)を囲むようにそれぞれスクライブライン63(1)〜(9)が形成されることになる。
本発明の変形例では、図6に示すように、この第1の電極61に対して、X方向およびY方向ともに1つ置きに囲むように絶縁部材15が設けられている。
具体的には、X方向およびY方向ともに1つ置き、すなわち、第1の電極61(1)〜61(9)のうち第1の電極61(2),61(4),61(6),61(8)をそれぞれ囲むように、絶縁部材15(2),15(4),15(6),15(8)が設けられている。
これにより、互いに隣接する第1の電極61の間には、絶縁部材15が設けられることになるので、隣り合う第1の電極61に対して、スパークおよびリークが発生することを防止することができる。
さらに、全ての第1の電極61に対応してプローブ14を備える必要はなく、絶縁部材15(2),15(4),15(6),15(8)に囲まれた第1の電極61(2),61(4),61(6),61(8)に対応するプローブ14のみを備えるようにしてもよい。
そして、ある位置において、可動ステージを上方向(Z方向)に移動して、プローブ14の先端を第1の電極61に接触させて、半導体ウェハ60の検査を行う。次に、可動ステージを下方向(Z方向)に移動した上で、X方向またはY方向に1ピッチ(第1の電極61が1つ分)だけ移動する。
そして、可動ステージを上方向(Z方向)に移動して、プローブ14の先端を第1の電極61に接触させて、半導体ウェハ60の検査を行う。
この動作を繰り返し、X方向またはY方向に1ピッチ(第1の電極61が1つ分)だけ移動しながら、半導体ウェハ60の検査を行うことにより、半導体ウェハ60上に備えられた第1の電極61の全てにおいて、電気的な検査を行うことができる。
これにより、プローブ14の数を絶縁部材15および導電部材16を半減させることができるので、装置コストをさらに低減することができる。
1…検査装置
11…プローブカード
12…プローブ基板
13…プローブランド
14…プローブ
15…絶縁部材
16…導電部材
17…保護部材
51…チャックトップ
52…制御部
53…電力供給部
54…電流計
60…半導体ウェハ
61…第1の電極
61a…ゲート端子
61b…ソース端子
62…第2の電極
63…スクライブライン

Claims (7)

  1. 基板の一方の面に複数の電極が設けられた半導体デバイスの電気特性を検査する検査装置に用いられ、前記基板の一方の面と対向する面に、前記複数の電極に対して先端が接触可能に1以上のプローブが設けられたプローブカードであって、
    前記1以上のプローブの先端が前記複数の電極のいずれかに接触する位置にあるときに、前記基板の一方の面において互いに隣り合う前記電極の間に接触するように、前記基板の一方の面と対向する面に設けられた絶縁部材と、
    前記基板に接触しないように前記絶縁部材上に設けられ、所定の電圧が印加される導電部材と、
    を備えたことを特徴とするプローブカード。
  2. 前記絶縁部材は、弾性材であることを特徴とする請求項1記載のプローブカード。
  3. 前記絶縁部材は、
    前記1以上のプローブの先端が前記複数の電極に接触する位置にあるときに、スクライブラインに接触するように設けられた
    ことを特徴とする請求項1記載のプローブカード。
  4. 前記1以上のプローブおよび前記絶縁部材の側面を覆うように、前記基板の一方の面に対向する面に設けられた保護部材を、さらに備え、
    前記保護部材は、前記基板に向かって凸曲面状に盛り上がるように形成された
    ことを特徴する請求項1記載のプローブカード。
  5. 前記絶縁部材は、
    前記1以上のプローブが接触している電極を囲むように設けられたことを特徴とする請求項1記載のプローブカード。
  6. 前記絶縁部材は、
    前記基板の一方の面にX−Y方向に配列されて設けられた前記複数の電極に対して、X方向およびY方向ともに1つ置きに囲むように設けられた
    ことを特徴とする請求項5記載のプローブカード。
  7. 基板の両面に電極が設けられた半導体デバイスの電気特性を検査する検査装置であって、
    前記基板と対向する面に、前記基板の一方の面に設けられた複数の第1の電極に対して、先端が接触可能に1以上のプローブが設けられたプローブカードと、
    前記基板の他方の面に設けられた第2の電極と接触しながら、前記基板を支持する支持部と、
    印加する電圧を制御する制御部と、を備え、
    前記プローブカードは、
    前記1以上のプローブの先端が前記複数の第1の電極のいずれかに接触する位置にあるときに、前記基板の一方の面において互いに隣り合う前記第1の電極の間に接触するように、前記基板と対向する面に設けられた絶縁部材と、
    前記基板に接触しないように、前記絶縁部材上に設けられた導電部材と、を有し、
    前記制御部は、
    前記1以上のプローブが接触している第1の電極と前記第2の電極との間に所定の電位差が生じるように前記支持部に電圧を印加し、
    前記1以上のプローブが接触している第1の電極と前記導電部材との電位差が、前記1以上のプローブが接触している第1の電極と前記導電部材との間でスパークまたはリークが発生する電位差未満となるように、前記導電部材に電圧を印加する
    ことを特徴とする検査装置。
JP2014127936A 2014-06-23 2014-06-23 プローブカードおよび検査装置 Active JP6285292B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014127936A JP6285292B2 (ja) 2014-06-23 2014-06-23 プローブカードおよび検査装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014127936A JP6285292B2 (ja) 2014-06-23 2014-06-23 プローブカードおよび検査装置

Publications (2)

Publication Number Publication Date
JP2016008826A true JP2016008826A (ja) 2016-01-18
JP6285292B2 JP6285292B2 (ja) 2018-02-28

Family

ID=55226486

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014127936A Active JP6285292B2 (ja) 2014-06-23 2014-06-23 プローブカードおよび検査装置

Country Status (1)

Country Link
JP (1) JP6285292B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018054401A (ja) * 2016-09-28 2018-04-05 三菱電機株式会社 評価装置、半導体装置の評価方法
CN108231618A (zh) * 2016-12-22 2018-06-29 三菱电机株式会社 半导体装置的评价装置及使用了该评价装置的半导体装置的评价方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001051011A (ja) * 1999-08-12 2001-02-23 Toshiba Corp 高耐圧半導体チップの評価方法、高耐圧電子機器基板およびその製造方法、および高耐圧半導体装置
JP2010010306A (ja) * 2008-06-25 2010-01-14 Denso Corp 半導体ウエハ測定装置
US20120299613A1 (en) * 2011-05-25 2012-11-29 Mitsubishi Electric Corporation Jig for semiconductor test
US20130106453A1 (en) * 2011-11-01 2013-05-02 Mitsubishi Electric Corporation Jig for use in semiconductor test and method of measuring breakdown voltage by using the jig
US20130297981A1 (en) * 2012-05-01 2013-11-07 Qualcomm Incorporated Low cost high throughput tsv/microbump probe
JP2016004912A (ja) * 2014-06-17 2016-01-12 三菱電機株式会社 測定装置、測定方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001051011A (ja) * 1999-08-12 2001-02-23 Toshiba Corp 高耐圧半導体チップの評価方法、高耐圧電子機器基板およびその製造方法、および高耐圧半導体装置
JP2010010306A (ja) * 2008-06-25 2010-01-14 Denso Corp 半導体ウエハ測定装置
US20120299613A1 (en) * 2011-05-25 2012-11-29 Mitsubishi Electric Corporation Jig for semiconductor test
JP2012247196A (ja) * 2011-05-25 2012-12-13 Mitsubishi Electric Corp 半導体テスト治具
US20130106453A1 (en) * 2011-11-01 2013-05-02 Mitsubishi Electric Corporation Jig for use in semiconductor test and method of measuring breakdown voltage by using the jig
JP2013096837A (ja) * 2011-11-01 2013-05-20 Mitsubishi Electric Corp 半導体テスト治具およびそれを用いた耐圧測定方法
US20130297981A1 (en) * 2012-05-01 2013-11-07 Qualcomm Incorporated Low cost high throughput tsv/microbump probe
JP2016004912A (ja) * 2014-06-17 2016-01-12 三菱電機株式会社 測定装置、測定方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018054401A (ja) * 2016-09-28 2018-04-05 三菱電機株式会社 評価装置、半導体装置の評価方法
CN108231618A (zh) * 2016-12-22 2018-06-29 三菱电机株式会社 半导体装置的评价装置及使用了该评价装置的半导体装置的评价方法
CN108231618B (zh) * 2016-12-22 2022-01-04 三菱电机株式会社 半导体装置的评价装置及使用了该评价装置的半导体装置的评价方法

Also Published As

Publication number Publication date
JP6285292B2 (ja) 2018-02-28

Similar Documents

Publication Publication Date Title
JP4369963B2 (ja) スパークプラグ用絶縁体の検査方法
KR101267145B1 (ko) 프로브 카드
US9733299B2 (en) Inspection jig
JP5432700B2 (ja) 半導体デバイスの検査装置
KR100810550B1 (ko) 피검사체의 전기적 특성을 검사하는 검사 방법 및 검사장치
JP2007178318A (ja) 基板検査装置及び方法
JP6285292B2 (ja) プローブカードおよび検査装置
KR101265042B1 (ko) 반도체 소자의 검사방법, 반도체 소자의 검사장치, 및 반도체 소자
JP2014202701A (ja) 検査装置及び検査方法
JP2017036997A (ja) 両面回路基板の検査装置及び検査方法
CN112444708A (zh) 与晶片有关的电弧危害的检测
JP2008076268A (ja) 検査用治具
JP2012112771A (ja) プローブカードの検査方法及びこれに用いる検査用ボード
JP2018119868A (ja) パワー半導体チップの電気特性測定装置および電気特性測定方法
JP2018021779A (ja) プローブカード、及び検査方法
JP4992863B2 (ja) 半導体装置の製造方法およびそれに用いられる半導体装置の検査装置
US10539607B2 (en) Evaluation apparatus including a plurality of insulating portions surrounding a probe and semiconductor device evaluation method based thereon
JP5244212B2 (ja) 高電圧検査装置
KR101854063B1 (ko) 반도체 장치, 및 그 시험 방법
KR101363368B1 (ko) 인쇄회로기판 검사장치
JP2015015441A (ja) 半導体装置及び半導体装置の検査用パッドに対するプローブの位置を検出する方法
JP6731862B2 (ja) 半導体装置の評価装置
JP5244211B2 (ja) 高電圧検査装置
KR101073554B1 (ko) 전계 발생 장치, 전계 발생 방법 및 정전기 방전 테스트 방법
JP6216994B2 (ja) パワー半導体検査用コンタクトプローブ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170515

TRDD Decision of grant or rejection written
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180117

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180123

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180201

R150 Certificate of patent or registration of utility model

Ref document number: 6285292

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250