KR101389812B1 - 반도체 테스트 치구 및 그것을 이용한 내압 측정방법 - Google Patents

반도체 테스트 치구 및 그것을 이용한 내압 측정방법 Download PDF

Info

Publication number
KR101389812B1
KR101389812B1 KR1020120118843A KR20120118843A KR101389812B1 KR 101389812 B1 KR101389812 B1 KR 101389812B1 KR 1020120118843 A KR1020120118843 A KR 1020120118843A KR 20120118843 A KR20120118843 A KR 20120118843A KR 101389812 B1 KR101389812 B1 KR 101389812B1
Authority
KR
South Korea
Prior art keywords
insulator
stage
probe pin
jig base
subject
Prior art date
Application number
KR1020120118843A
Other languages
English (en)
Other versions
KR20130048157A (ko
Inventor
마사아키 이케가미
Original Assignee
미쓰비시덴키 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미쓰비시덴키 가부시키가이샤 filed Critical 미쓰비시덴키 가부시키가이샤
Publication of KR20130048157A publication Critical patent/KR20130048157A/ko
Application granted granted Critical
Publication of KR101389812B1 publication Critical patent/KR101389812B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/07314—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card the body of the probe being perpendicular to test object, e.g. bed of nails or probe with bump contacts on a rigid support
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/12—Testing dielectric strength or breakdown voltage ; Testing or monitoring effectiveness or level of insulation, e.g. of a cable or of an apparatus, for example using partial discharge measurements; Electrostatic testing
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/12—Testing dielectric strength or breakdown voltage ; Testing or monitoring effectiveness or level of insulation, e.g. of a cable or of an apparatus, for example using partial discharge measurements; Electrostatic testing
    • G01R31/1227—Testing dielectric strength or breakdown voltage ; Testing or monitoring effectiveness or level of insulation, e.g. of a cable or of an apparatus, for example using partial discharge measurements; Electrostatic testing of components, parts or materials
    • G01R31/1263—Testing dielectric strength or breakdown voltage ; Testing or monitoring effectiveness or level of insulation, e.g. of a cable or of an apparatus, for example using partial discharge measurements; Electrostatic testing of components, parts or materials of solid or fluid materials, e.g. insulation films, bulk material; of semiconductors or LV electronic components or parts; of cable, line or wire insulation
    • G01R31/129—Testing dielectric strength or breakdown voltage ; Testing or monitoring effectiveness or level of insulation, e.g. of a cable or of an apparatus, for example using partial discharge measurements; Electrostatic testing of components, parts or materials of solid or fluid materials, e.g. insulation films, bulk material; of semiconductors or LV electronic components or parts; of cable, line or wire insulation of components or parts made of semiconducting materials; of LV components or parts
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2607—Circuits therefor
    • G01R31/2608—Circuits therefor for testing bipolar transistors
    • G01R31/261—Circuits therefor for testing bipolar transistors for measuring break-down voltage or punch through voltage therefor
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2607—Circuits therefor
    • G01R31/2621—Circuits therefor for testing field effect transistors, i.e. FET's
    • G01R31/2623—Circuits therefor for testing field effect transistors, i.e. FET's for measuring break-down voltage therefor

Abstract

본 발명은, 반도체 칩의 내압 측정을 대기 방전을 발생시키지 않고 저렴하게 행하는 것이 가능한 반도체 테스트 치구 및 그것을 이용한 내압 측정방법을 제공하는 것을 목적으로 한다. 본 발명에 따른 반도체 테스트 치구는, 프로브 핀(3)과, 프로브 핀(3)을 평면에서 볼 때 둘러싸도록 설치된 절연물(2)이 배치된 서셉터(1)와, 서셉터(1)의 프로브 핀(3) 및 절연물(2)이 배치된 측의 면에 대향해서 배치되고, 서셉터(1)측의 면 위에 반도체 칩(4)을 재치하는 것이 가능한 하부 전극 스테이지(7)를 구비하고, 하부 전극 스테이지(7)에 반도체 칩(4)을 재치해서 서셉터(1)와 하부 전극 스테이지(7)가 접근하는 방향으로 이동할 때, 프로브 핀(3)이 반도체 칩(4)에 형성된 표면 전극(5)과 접촉하는 동시에, 절연물(2)이 반도체 칩(4) 및 하부 전극 스테이지(7)의 양쪽에 접촉하는 것을 특징으로 한다.

Description

반도체 테스트 치구 및 그것을 이용한 내압 측정방법{JIG FOR USE IN SEMICONDUCTOR TEST AND METHOD OF MEASURING BREAKDOWN VOLTAGE BY USING THE JIG}
본 발명은, 반도체 테스트 치구(jig) 및 그것을 이용한 내압 측정방법에 관한 것으로서, 특히, 와이드 밴드갭 반도체의 내압 측정에 적합하게 사용할 수 있는 반도체 테스트 치구 및 그것을 이용한 내압 측정방법에 관한 것이다.
고내압의 반도체인 와이드 밴드갭 반도체를 사용한 파워 디바이스 반도체는, 패키지에 실장하기 전의 칩의 상태에서 전기 특성의 측정(이하, 테스트라고도 부른다)을 행한다. 전기 특성의 측정 항목에는 내압 측정이 포함되어 있다. 파워 디바이스에 있어서 내압은 중요한 성능의 한개로 들 수 있고, 내압 측정은 반드시 행해져야 하는 항목이다.
종래의 일반적인 고내압 파워 디바이스 반도체의 칩(이하, 반도체 칩이라고도 부른다)의 전기 특성을 행하기 위한 장치로서, 예를 들면, 스테이지 위에 재치된 반도체 칩의 표면에 프로브 침을 접촉시키고, 전압을 인가함으로써, 전기 특성의 시험(측정)을 행하는 장치가 있다(예를 들면, 특허문헌 1 참조). 또한, 절연 용액에 반도체 웨이퍼(칩)를 액침해서 전기 특성을 측정하는 장치도 있다(예를 들면, 특허문헌 2, 3 참조).
일본국 특개 2006-337247호 공보(도 10) 일본국 특개 2003-100819호 공보 일본국 특허 제4482061호 공보
고내압의 파워 디바이스 반도체는, 수 100V 이상의 내압을 갖고 있고, 반도체 칩의 표면에 형성된 전극으로부터 칩 단부까지의 거리가 짧다. 그 때문에, 인용문헌 1에 있어서, 반도체 칩의 내압 측정을 행할 때에, 반도체 칩의 표면 전극에 접촉한 프로브 침과, 반도체 칩의 이면 전극이 접촉하고 있는 스테이지에 대해 고전압을 인가하면, 반도체 칩의 표면 전극과 스테이지 사이에서 대기가 절연파괴되어 방전(대기 방전, 연면 방전(creeping discharge))이 발생하여, 반도체 칩의 파괴나 측정장치의 전원의 파손 등의 문제가 있었다.
또한, 대기 방전은 연면 거리(creeping distance), 공간거리, 대기의 습도·온도·압력, 반도체 칩의 표면에 형성된 보호막에 의한 흡습 등에 의해서도 영향을 받기 때문에, 대기 방전의 발생에 의해 내압을 정확하게 측정할 수 없다고 하는 문제가 있었다. 따라서, 내압특성이 부정확한 반도체 칩이라도, 해당 반도체 칩을 패키지에 조립한 후가 아니면 평가(정확한 내압 측정)를 할 수 없어, 측정의 효율을 대폭 저하시키는 원인이 되고 있었다.
또한, 탄화 규소나 질화 갈륨 등의 와이드 밴드갭 반도체의 재료는, 실리콘보다도 1자릿수 큰 절연파괴 전계를 갖기 때문에, 내압을 확보하기 위해 설치되는 칩의 종단구조를 축소화시키는 것이 가능하다. 종단구조를 축소화하면, 벌크중의 절연파괴 전계보다도, 종단부에 형성되는 보호막의 개구 끝으로부터 칩의 단부까지의 거리에 있어서의 대기의 절연파괴 전계 쪽이 작아져, 연면 방전이 생기기 쉬워진다고 하는 문제가 있었다. 더구나, MOS(Metal Oxide Semiconductor) 구조를 갖는 반도체 디바이스에서는, 방전에 의해 게이트 산화막이 대미지를 받는다고 하는 문제도 있었다.
또한, 특허문헌 2, 3은, 상기한 방전에 의한 반도체 칩에의 영향을 피하기 위해 제안된 기술이지만, 절연 용액의 공급과 배출을 행하기 위한 설비가 필요하기 때문에 코스트가 들어, 저렴하게 반도체 칩의 전기 특성의 측정을 행할 수 없다고 하는 문제가 있었다.
본 발명은, 이들 문제를 해결하기 위한 것으로서, 반도체 칩의 내압 측정을 대기 방전을 발생시키지 않고 저렴하게 행하는 것이 가능한 반도체 테스트 치구 및 그것을 이용한 내압 측정방법을 제공하는 것을 목적으로 한다.
상기한 과제를 해결하기 위해, 본 발명에 따른 반도체 테스트 치구는, 프로브 핀과, 프로브 핀을 평면에서 볼 때 둘러싸도록 설치된 절연물이 배치된 치구 토대(jig base)와, 치구 토대의 프로브 핀 및 절연물이 배치된 측의 면에 대향해서 배치되고, 치구 토대측의 면 위에 피검체를 재치하는 것이 가능한 스테이지를 구비하고, 스테이지에 피검체를 재치해서 치구 토대와 스테이지가 접근하는 방향으로 이동할 때, 프로브 핀이 피검체에 형성된 전극과 접촉하는 동시에, 절연물이 피검체 및 스테이지의 양쪽에 접촉하는 것을 특징으로 한다.
또한, 본 발명에 따른 내압 측정방법은, 프로브 핀과, 프로브 핀을 평면에서 볼 때 둘러싸도록 설치된 절연물이 배치된 치구 토대와, 치구 토대의 프로브 핀 및 절연물이 배치된 측의 면에 대향해서 배치되고, 치구 토대의 면 위에 피검체를 재치하는 것이 가능한 스테이지를 구비한 반도체 테스트 치구를 사용해서 피검체의 내압을 측정하는 내압 측정방법으로서, (a) 스테이지에 피검체를 재치하는 공정과, (b) 공정 (a)의 후, 치구 토대와 스테이지가 접근하는 방향으로 이동하여, 프로브 핀이 피검체에 형성된 전극과 접촉하는 동시에, 절연물이 피검체 및 스테이지에 순차적으로 눌러져 양자에 접촉하는 공정과, (c) 프로브 핀과 스테이지에 전압을 인가해서 피검체의 내압을 측정하는 공정을 구비한다.
본 발명에 따르면, 스테이지에 피검체를 재치해서 치구 토대와 스테이지가 접근하는 방향으로 이동할 때, 프로브 핀이 피검체에 형성된 전극과 접촉하는 동시에, 절연물이 피검체 및 스테이지의 양쪽에 접촉하기 때문에, 반도체 칩의 내압 측정을 대기 방전을 발생시키지 않고 저렴하게 행하는 것이 가능해진다.
도 1은 본 발명의 실시형태 1에 따른 반도체 테스트 치구의 구성의 일례를 도시한 도면이다.
도 2는 본 발명의 실시형태 1에 따른 반도체 테스트 치구의 구성의 일례를 도시한 도면이다.
도 3은 본 발명의 실시형태 1에 따른 서셉터(susceptor)의 형상의 일례를 도시한 도면이다.
도 4는 본 발명의 실시형태 2에 따른 반도체 테스트 치구의 구성의 일례를 도시한 도면이다.
도 5는 본 발명의 실시형태 3에 따른 반도체 테스트 치구의 구성의 일례를 도시한 도면이다.
도 6은 본 발명의 실시형태 3에 따른 반도체 테스트 치구의 구성의 일례를 도시한 도면이다.
도 7은 전제기술에 따른 반도체 테스트 치구의 구성의 일례를 도시한 도면이다.
본 발명의 실시형태에 대해, 도면에 근거하여 이하에서 설명한다.
우선, 본 발명의 전제가 되는 기술(전제기술)에 대해 설명한다.
<전제기술>
도 7은, 전제기술에 따른 반도체 테스트 치구의 구성의 일례를 도시한 도면이다. 도 7에 나타낸 것과 같이, 전제기술에 따른 반도체 테스트 치구는, 서셉터(1)(치구 토대), 프로브 핀(3), 및 하부 전극 스테이지(7)(스테이지)를 구비하고 있다. 서셉터(1)에는 프로브 핀(3)이 설치되어 있고, 하부 전극 스테이지(7)에는 종단부에 보호막(6)이 형성된 반도체 칩(4)(피검체)이 재치되어 있다. 이때, 도 7은, 반도체 칩(4)에 대해 내압 측정(테스트)을 행할 때의 상태를 나타내고 있고, 내압 측정을 행할 때에는 프로브 핀(3)이 반도체 칩(4)의 표면에 형성된 표면 전극(5)과 접촉한다.
도 7에 나타낸 전제기술에 따른 반도체 테스트 치구에서는, 반도체 칩(4)의 종단부에 형성된 보호막(6)이 축소화되면, 표면 전극(5)과 하부 전극 스테이지(7)의 서셉터(1)측의 면의 절연 거리가 가깝게 되어, 반도체 칩(4)의 종단부에서 방전이 생긴다고 하는 문제가 있다.
본 발명은, 상기한 문제를 해결하기 위한 것으로서, 이하에서 상세를 설명한다.
<실시형태 1>
도 1은, 본 발명의 실시형태 1에 따른 반도체 테스트 치구의 구성의 일례를 도시한 도면이다. 이때, 도 1은, 본 실시형태 1에 따른 반도체 테스트 치구를 사용한 내압 측정(테스트)을 행할 때의 상태를 나타내고 있다. 도 1에 나타낸 것과 같이, 본 실시형태 1에 따른 반도체 테스트 치구는, 프로브 핀(3)과, 프로브 핀(3)을 평면에서 볼 때 중공으로 둘러싸도록 설치된 절연물(2)이 설치된 서셉터(1)(치구 토대)와, 서셉터(1)의 프로브 핀(3)및 절연물(2)이 설치된 측의 면에 대향해서 배치되고, 서셉터(1)측의 면 위에 반도체 칩(4)(피검체)을 재치하는 것이 가능한 하부 전극 스테이지(7)(스테이지)를 구비하고 있다. 또한, 반도체 칩(4)에는, 표면(서셉터(1)측의 면)에 표면 전극(5)이 형성되고, 종단부에 보호막(6)이 설치되어 있다.
이하, 도 1에 나타낸 반도체 테스트 치구를 이용한 내압 측정방법에 대해 설명한다.
우선, 하부 전극 스테이지(7)에 반도체 칩(4)을 재치한다. 도 1에서는, 반도체 칩(4)을 하부 전극 스테이지(7)에 재치함으로써, 반도체 칩(4)의 이면 전극(표면 전극(5)에 대향해서 형성된 전극(미도시))과 하부 전극 스테이지(7)가 콘택(접촉)한다.
다음에, 서셉터(1)와 하부 전극 스테이지(7)가 접근하는 방향으로 이동하여, 프로브 핀(3)이 반도체 칩(4)에 형성된 표면 전극(5)과 접촉하는 동시에, 절연물(2)이 반도체 칩(4) 및 하부 전극 스테이지(7)에 순차적으로 눌러져 양자(양쪽)에 접촉한다. 도 1에서는, 프로브 핀(3)은 반도체 칩(4)의 표면 전극(5)과 콘택하고, 절연물(2)은 반도체 칩(4)의 보호막(6), 보호막(6)이 형성되는 반도체 칩(4)의 표면에 이어지는 측면, 및 하부 전극 스테이지(7)에 콘택한다. 여기에서, 반도체 칩(4)은 두께가 40∼500㎛ 정도이다. 다음에, 프로브 핀(3)과 하부 전극 스테이지(7)에 고전압을 인가해서 반도체 칩(4)의 내압을 측정함으로써, 내압특성을 검사한다.
상기한 반도체 칩(4)의 내압 측정에 있어서, 절연물(2)은, JISK6253 준거의 타입 E 듀로미터(durometer)에 의해 측정되는 경도가 5∼30이고, 또한, 고절연성을 갖도록 해도 된다. 이와 같이, 절연물(2)의 경도를 규정함으로써, 반도체 칩(4)에 대한 압박에 의한 대미지를 없앨 수 있다. 또한, 절연물(2)의 탄성력을 이용해서 절연물(2)과, 보호막(6), 반도체 칩(4)의 측면, 및 하부 전극 스테이지(7)를 밀착시키고 있다.
또한, 절연물(2)의 두께(절연물(2)의 서셉터(1)로부터 돌출한 부분의 길이)는, 프로브 핀(3)의 서셉터(1)로부터 돌출한 부분의 길이와, 프로브 핀(3)의 누름량(스트로크)과의 차이의 1.0∼2.0배로 해도 된다. 도 2a는 내압 측정(테스트)을 행할 때의 상태를 나타내고 있고, 도 2b는 내압 측정(테스트)을 행하지 않고 있을 때의 상태를 나타내고 있다. 도 2b에 나타낸 것과 같이, 절연물(2)의 두께는, 프로브 핀(3)의 서셉터(1)로부터 돌출한 부분의 길이를 a+b로 하고, 프로브 핀(3)의 누름량을 a로 면, (1.0∼2.0)×b가된다. 이때, 본 실시형태 1에 따른 절연물(2)의 두께는 2.5∼8.5mm 정도이다. 이와 같이, 절연물(2)의 두께를 규정함으로써, 반도체 칩(4)에 대한 압박에 의한 대미지를 없앨 수 있다.
또한, 프로브 핀(3)의 길이(프로브 핀(3)의 서셉터(1)로부터 돌출한 부분의 길이)는 3.0∼10.00mm이고, 또한, 프로브 핀(3)의 누름량(스트로크)은 0.5∼6.0mm으로 해도 된다. 이와 같이, 프로브 핀(3)의 길이와 누름량을 규정함으로써, 반도체 칩(4)에 대한 압박에 의한 대미지를 없앨 수 있다.
이상으로부터, 패키지에 실장하기 전의 칩(반도체 칩4)의 상태에서 내압 측정을 행할 때에 있어서, 절연물(2)과 반도체 칩(4) 및 하부 전극 스테이지(7)가 콘택(접촉)하기 때문에, 반도체 칩(4)의 표면 전극(5)과 하부 전극 스테이지(7)가 분리된다. 따라서, 반도체 칩(4)의 표면 전극(5)과 하부 전극 스테이지(7)의 절연 거리가 길어지기 때문에, 대기 방전(연면 방전)을 발생시키지 않고 10kV 정도까지의 내압 측정을 행할 수 있다. 또한, 절연 용액을 사용한 장치보다도 저렴하게 측정을 행할 수 있다.
이때, 본 실시형태 1에 있어서, 서셉터(1)와 하부 전극 스테이지(7)가 접근하는 방향으로 이동할 때, 하부 전극 스테이지(7)를 고정하고 서셉터(1)가 하강해도 되고, 서셉터(1)를 고정하고 하부 전극 스테이지(7)가 상승해도 되고, 또는, 서셉터(1) 및 하부 전극 스테이지(7)의 각각이 하강·상승해도 된다.
또한, 프로브 핀(3)은, 스프링 프로브(예를 들면, 일본국 특개평 10-253660호 공보를 참조), 와이어 프로브(예를 들면, 일본국 특개 2009-47512호 공보를 참조), 또는 적층 프로브(예를 들면, 일본국 특개 2010-256255호 공보를 참조)의 어느 한 개이어도 되고, 이것들을 포함하는 수직식의 프로브이면 어떠한 것이어도 된다.
또한, 절연물(2)의 재료는, 실리콘(디메틸폴리실록산)계 고무, 유기계 폴리머(폴리테트라플루오르에틸렌 등), 또는 유기·무기 하이브리드 폴리머 중 어느 한 개를 사용해도 된다. 이것들을 사용함으로써, 250℃ 정도의 고온에도 견딜 수 있어, 고온에서의 테스트에도 적용 가능해진다.
또한, 절연물(2)은, 반도체 칩(4) 및 하부 전극 스테이지(7)와 대향하는 면에 박막 코팅을 실시해도 된다. 예를 들면, 상기한 절연물(2)의 두께를 규정한 경우에 있어서, 절연물(2)은 점착성(밀착성)이 있어, 테스트후의 이탈시에 절연물(2)과 반도체 칩(4) 및 하부 전극 스테이지(7)의 이탈성이 나쁘다(즉, 밀착성이 높다). 따라서, 절연물(2)에 박막 코팅을 행함으로써, 테스트시에는 절연물(2)과 반도체 칩(4) 및 하부 전극 스테이지(7)와의 밀착성을 확보하고, 테스트후의 이탈시에는 절연물(2)과 반도체 칩(4) 및 하부 전극 스테이지(7)와의 이탈성을 높일 수 있다(즉, 밀착성을 저감할 수 있다). 이때, 박막 코팅의 재료는, 실리콘계 또는 우레탄계의 재료를 포함하도록 하여도 된다.
또한, 도 3에 나타낸 것과 같이, 서셉터(1)는, 절연물(2)의 형상에 대응하는 카운트보어로 도려낸 홈(counterbored opening)(8)을 가져도 된다. 즉, 절연물(2)의 배치 위치를 규정하는 홈을 가져도 된다. 카운트보어로 도려낸 홈(8)을 가짐으로써, 카운트보어로 도려낸 홈(8)이 없는 평면 위에 절연물(2)을 설치하는 경우에 비해 절연물(2)을 서셉터(1)에 대해 용이하게 정밀도가 좋게 착탈할 수 있어, 본 실시형태 1에 따른 반도체 테스트 치구의 메인티넌스(절연물(2)의 교환)의 효율의 향상을 도모할 수 있다.
또한, 본 실시형태에 따른 반도체 테스트 치구는, 반도체 칩(4)으로서 탄화 규소(SiC), 질화 갈륨(GaN) 등의 와이드 밴드갭 반도체에 유효하다. 특히, 종단구조가 축소화된 와이드 밴드갭 반도체에 대한 테스트시에는, 와이드 밴드갭 반도체에 고전압이 인가되면 종단부에서 방전이 생기기 쉬워지는데, 그와 같은 경우에 본 실시형태에 따른 반도체 테스트 치구는 유효하다.
또한, 본 실시형태 1에서는, 반도체 테스트 치구에 의한 내압 측정방법에 대해 설명했지만, 내압 측정에 한정되지 않고, 패키지에 실장하기 전의 칩의 상태에서의 다른 전기 특성의 측정에도 유용하다.
<실시형태 2>
도 4는, 본 발명의 실시형태 2에 따른 반도체 테스트 치구의 구성의 일례를 도시한 도면이다. 이때, 도 4는, 본 실시형태 2에 따른 반도체 테스트 치구를 사용한 내압 측정(테스트)을 행할 때의 상태를 나타내고 있다.
도 4에 나타낸 것과 같이, 본 실시형태 2에 따른 반도체 테스트 치구에서는, 절연물(2)이, 반도체 칩(4)(피검체)의 서셉터(1)(치구 토대)의 면과, 이 면에 이어지는 측면의 적어도 일부(도 4에서는, 측면 상부)와, 하부 전극 스테이지(7)(스테이지)에 접촉하는 것을 특징으로 한다. 즉, 테스트시에 있어서, 절연물(2)과 반도체 칩(4)의 측면 사이에 공간이 생기고 있는 것을 특징으로 한다. 그 밖의 구성 및 동작은, 실시형태 1과 같기 때문에, 여기에서는 설명을 생략한다.
상기한 것과 같이, 테스트시에 절연물(2)과 반도체 칩(4)의 측면 사이에 공간이 생겼다고 하더라도, 실시형태 1과 동일한 효과가 얻어진다.
<실시형태 3>
도 5 및 도 6은, 본 발명의 실시형태 3에 따른 반도체 테스트 치구의 구성의 일례를 도시한 도면이다. 이때, 도 5 및 도 6은, 본 실시형태 3에 따른 반도체 테스트 치구를 사용한 내압 측정(테스트)을 행할 때의 상태를 나타내고 있다.
도 5에 나타낸 것과 같이, 절연물(2)은, 보호막(6), 반도체 칩(4)의 측면, 및 하부 전극 스테이지(7) 이외에, 표면 전극(5)의 외주부에도 콘택(접촉)하고 있다. 또한, 도 6에 나타낸 것과 같이, 프로브 핀(3)은, 평면에서 볼 때 중실(solid) 구조를 갖는 절연물(2)에 둘러싸여져 있다. 즉, 도 5 및 도 6에 나타낸 것과 같이, 본 실시형태 3에 따른 반도체 테스트 치구에서는, 절연물(2)이 반도체 칩(4)의 표면 전극(5)에도 콘택하는 것을 특징으로 한다. 그 밖의 구성 및 동작은, 실시형태 1과 같기 때문에, 여기에서는 설명을 생략한다.
상기한 것과 같이, 테스트시에 절연물(2)이 반도체 칩(4)의 표면 전극(5)에 콘택(접촉)하고 있어도, 실시형태 1과 동일한 효과가 얻어진다.
이때, 본 발명은, 그 발명의 범위 내에 있어서, 각 실시형태를 자유롭게 조합하거나, 각 실시형태를 적절히, 변형, 생략하는 것이 가능하다.
1 서셉터, 2 절연물, 3 프로브 핀, 4 반도체 칩, 5 표면 전극, 6 보호막, 7 하부 전극 스테이지, 8 카운트보어로 도려낸 홈.

Claims (13)

  1. 프로브 핀과, 상기 프로브 핀을 평면에서 볼 때 둘러싸도록 설치된 절연물이 배치된 치구 토대와,
    상기 치구 토대의 상기 프로브 핀 및 상기 절연물이 배치된 측의 면에 대향해서 배치되고, 상기 치구 토대측의 면 위에 피검체를 재치하는 것이 가능한 스테이지를 구비하고,
    상기 스테이지에 상기 피검체를 재치해서 상기 치구 토대와 상기 스테이지가 접근하는 방향으로 이동할 때, 상기 프로브 핀이 상기 피검체에 형성된 전극과 접촉하는 동시에, 상기 절연물이 상기 피검체 및 상기 스테이지의 양쪽에 접촉하며,
    상기 절연물은, JISK6253 준거의 타입 E 듀로미터에 의해 측정되는 경도가 5∼30이고, 또한, 고절연성을 갖는 것을 특징으로 하는, 반도체 테스트 치구.
  2. 제 1항에 있어서,
    상기 절연물은, 상기 피검체의 상기 치구 토대측의 면과, 이 면에 이어지는 측면의 적어도 일부와, 상기 스테이지에 접촉하는 것을 특징으로 하는, 반도체 테스트 치구.
  3. 삭제
  4. 제 1항 또는 제 2항에 있어서,
    상기 절연물의 상기 치구 토대로부터 돌출한 부분의 길이는, 상기 프로브 핀의 상기 치구 토대로부터 돌출한 부분의 길이와, 상기 프로브 핀의 스트로크의 차이의 1.0∼2.0배인 것을 특징으로 하는, 반도체 테스트 치구.
  5. 제 1항 또는 제 2항에 있어서,
    상기 프로브 핀의 상기 치구 토대로부터 돌출한 부분의 길이는 3.0∼10.00mm이고, 또한, 상기 프로브 핀의 스트로크는 0.5∼6.0mm인 것을 특징으로 하는, 반도체 테스트 치구.
  6. 제 1항 또는 제 2항에 있어서,
    상기 프로브 핀은, 스프링 프로브, 와이어 프로브, 또는 적층 프로브를 포함하는 수직식인 것을 특징으로 하는, 반도체 테스트 치구.
  7. 제 1항 또는 제 2항에 있어서,
    상기 절연물의 재료는, 실리콘계 고무, 유기계 폴리머, 또는 유기·무기 하이브리드 폴리머 중 어느 하나를 포함하는 것을 특징으로 하는, 반도체 테스트 치구.
  8. 제 1항 또는 제 2항에 있어서,
    상기 절연물은, 상기 피검체 및 상기 스테이지와 대향하는 면에 박막 코팅이 실시되어 있는 것을 특징으로 하는, 반도체 테스트 치구.
  9. 제 8항에 있어서,
    상기 박막 코팅의 재료는, 실리콘계 또는 우레탄계의 재료를 포함하는 것을 특징으로 하는, 반도체 테스트 치구.
  10. 제 1항 또는 제 2항에 있어서,
    상기 치구 토대는, 상기 절연물의 배치 위치를 규정하는 홈을 갖는 것을 특징으로 하는, 반도체 테스트 치구.
  11. 제 1항 또는 제 2항에 있어서,
    상기 피검체는, 와이드 밴드갭 반도체인 것을 특징으로 하는, 반도체 테스트 치구.
  12. 프로브 핀과, 상기 프로브 핀을 평면에서 볼 때 둘러싸도록 설치된 절연물이 배치된 치구 토대와,
    상기 치구 토대의 상기 프로브 핀 및 상기 절연물이 배치된 측의 면에 대향해서 배치되고, 상기 치구 토대의 면 위에 피검체를 재치하는 것이 가능한 스테이지를 구비한 반도체 테스트 치구를 사용해서 상기 피검체의 내압을 측정하는 내압 측정방법으로서,
    (a) 상기 스테이지에 상기 피검체를 재치하는 공정과,
    (b) 상기 공정 (a)의 후, 상기 치구 토대와 상기 스테이지가 접근하는 방향으로 이동하여, 상기 프로브 핀이 상기 피검체에 형성된 전극과 접촉하는 동시에, 상기 절연물이 상기 피검체 및 상기 스테이지에 순차적으로 눌러져 양자에 접촉하는 공정과,
    (c) 상기 프로브 핀과 상기 스테이지에 전압을 인가해서 상기 피검체의 내압을 측정하는 공정을 구비하고,
    상기 절연물은, JISK6253 준거의 타입 E 듀로미터에 의해 측정되는 경도가 5∼30이고, 또한, 고절연성을 갖는 것을 특징으로 하는, 내압 측정방법.
  13. 제 12항에 있어서,
    상기 공정 (b)에 있어서,
    상기 절연물은, 상기 피검체의 상기 치구 토대측의 면과, 이 면에 이어지는 측면의 적어도 일부와, 상기 스테이지에 순차적으로 눌러져 상기 피검체의 상기 치구 토대측의 면과, 이 면에 이어지는 측면의 적어도 일부와, 상기 스테이지에 접촉하는 것을 특징으로 하는, 내압 측정방법.
KR1020120118843A 2011-11-01 2012-10-25 반도체 테스트 치구 및 그것을 이용한 내압 측정방법 KR101389812B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011239841A JP5687172B2 (ja) 2011-11-01 2011-11-01 半導体テスト治具およびそれを用いた耐圧測定方法
JPJP-P-2011-239841 2011-11-01

Publications (2)

Publication Number Publication Date
KR20130048157A KR20130048157A (ko) 2013-05-09
KR101389812B1 true KR101389812B1 (ko) 2014-04-29

Family

ID=48084547

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120118843A KR101389812B1 (ko) 2011-11-01 2012-10-25 반도체 테스트 치구 및 그것을 이용한 내압 측정방법

Country Status (5)

Country Link
US (1) US9007081B2 (ko)
JP (1) JP5687172B2 (ko)
KR (1) KR101389812B1 (ko)
CN (2) CN107037332A (ko)
DE (1) DE102012218492B4 (ko)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5943742B2 (ja) * 2012-07-04 2016-07-05 三菱電機株式会社 半導体試験治具およびそれを用いた半導体試験方法
AT14209U1 (de) * 2013-09-24 2015-06-15 T I P S Messtechnik Gmbh Vorrichtung zum elektrischen Prüfen von Halbleiterbauelementen
US9207153B2 (en) * 2013-09-30 2015-12-08 Lg Chem, Ltd. Test jig
KR101551534B1 (ko) * 2013-09-30 2015-09-08 주식회사 엘지화학 테스트 지그
CN103760477A (zh) * 2013-12-27 2014-04-30 广州奥迪通用照明有限公司 一种耐压测试机构
AT14210U1 (de) * 2014-01-20 2015-06-15 Rainer Dr Gaggl Vertikalnadelkarte
JP6160567B2 (ja) 2014-06-17 2017-07-12 三菱電機株式会社 測定装置、測定方法
JP6285292B2 (ja) * 2014-06-23 2018-02-28 株式会社日本マイクロニクス プローブカードおよび検査装置
JP6265872B2 (ja) * 2014-09-22 2018-01-24 三菱電機株式会社 半導体試験装置及び半導体試験方法
CN104297650B (zh) * 2014-10-30 2017-02-15 南通市华冠电器有限公司 一种端子耐压绝缘自动测试系统及控制方法
JP6223317B2 (ja) * 2014-11-14 2017-11-01 三菱電機株式会社 半導体検査装置および半導体検査方法
FR3032038B1 (fr) * 2015-01-27 2018-07-27 Soitec Procede, dispositif et systeme de mesure d'une caracteristique electrique d'un substrat
JP6233331B2 (ja) 2015-02-27 2017-11-22 トヨタ自動車株式会社 半導体基板の温度検査方法、半導体装置の製造方法及び半導体基板の温度検査装置
CN104678130B (zh) * 2015-03-11 2017-07-14 中国科学院上海硅酸盐研究所 可用于在高电压下进行电学性能测试的夹具
WO2017195300A1 (ja) * 2016-05-11 2017-11-16 Ｗｉｔ株式会社 多機能型基板検査装置および多機能型基板検査方法
JP6686825B2 (ja) * 2016-09-28 2020-04-22 三菱電機株式会社 評価装置、半導体装置の評価方法
JP6562896B2 (ja) * 2016-12-22 2019-08-21 三菱電機株式会社 半導体装置の評価装置およびそれを用いた半導体装置の評価方法
DE102017209443A1 (de) * 2017-06-02 2018-12-06 Feinmetall Gmbh Kontaktmodul zur elektrischen Berührungskontaktierung eines Bauteils und Kontaktsystem
CN110389240B (zh) * 2018-04-20 2020-11-20 株洲中车时代半导体有限公司 一种电耐久试验用芯片工装
KR102501675B1 (ko) * 2018-07-13 2023-02-17 삼성전자주식회사 반도체 장치 및 그 제조 방법
JP2020095000A (ja) * 2018-12-10 2020-06-18 プローブイノベーション株式会社 垂直プローブと垂直プローブ用治具
WO2021041917A1 (en) * 2019-08-29 2021-03-04 Hrl Laboratories, Llc Small pitch integrated knife edge temporary bonding microstructures
CN111044392B (zh) * 2019-11-12 2022-07-26 浙江耀阳新材料科技有限公司 一种阵列式薄膜击穿测试装置
CN111551838B (zh) * 2020-04-21 2022-04-05 深圳瑞波光电子有限公司 半导体激光芯片组件的测试装置
US11562984B1 (en) 2020-10-14 2023-01-24 Hrl Laboratories, Llc Integrated mechanical aids for high accuracy alignable-electrical contacts
CN112433123B (zh) * 2020-11-25 2022-08-09 云南电网有限责任公司电力科学研究院 一种端子电气性能测试装置及方法
CN112833946B (zh) * 2020-12-31 2022-07-15 深圳市展芯科技有限公司 一种芯片快速检测设备及快速检测方法
CN113430495B (zh) * 2021-06-11 2022-12-09 北京北方华创微电子装备有限公司 一种半导体工艺设备
CN115389793A (zh) * 2022-09-13 2022-11-25 浙江固驰电子有限公司 整流桥绝缘耐压测试夹具

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010010503A (ko) * 1999-07-21 2001-02-15 이석행 웨이퍼 테스트용 박판탐침유니트
KR20110015902A (ko) * 2009-08-10 2011-02-17 삼성전기주식회사 인쇄회로기판의 검사 장치

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5345170A (en) * 1992-06-11 1994-09-06 Cascade Microtech, Inc. Wafer probe station having integrated guarding, Kelvin connection and shielding systems
JPH07161426A (ja) * 1993-12-03 1995-06-23 Furukawa Electric Co Ltd:The ベアチップバーンインテスト用ソケット及びその製造方法
JPH10253660A (ja) 1997-03-07 1998-09-25 Fujitsu Ltd スプリングプローブおよびそれを有するフィクスチャ
JP2001051011A (ja) * 1999-08-12 2001-02-23 Toshiba Corp 高耐圧半導体チップの評価方法、高耐圧電子機器基板およびその製造方法、および高耐圧半導体装置
JP3773396B2 (ja) * 2000-06-01 2006-05-10 住友電気工業株式会社 コンタクトプローブおよびその製造方法
CN2476088Y (zh) * 2001-02-27 2002-02-06 东莞宏明南方电子陶瓷有限公司 半导体瓷片电容器自动测量联动机
JP2003100819A (ja) 2001-09-26 2003-04-04 Toshiba Corp 耐圧検査方法及びその装置
US6727719B2 (en) * 2002-01-11 2004-04-27 Taiwan Semiconductor Manufacturing Co., Ltd. Piercer combined prober for CU interconnect water-level preliminary electrical test
US20040088855A1 (en) * 2002-11-11 2004-05-13 Salman Akram Interposers for chip-scale packages, chip-scale packages including the interposers, test apparatus for effecting wafer-level testing of the chip-scale packages, and methods
JP4679059B2 (ja) * 2004-01-22 2011-04-27 富士電機システムズ株式会社 パワー半導体素子の試験装置およびこれを用いた試験方法
US7368927B2 (en) * 2004-07-07 2008-05-06 Cascade Microtech, Inc. Probe head having a membrane suspended probe
JP5011661B2 (ja) 2005-06-03 2012-08-29 富士電機株式会社 半導体素子の試験方法
JP2007225501A (ja) * 2006-02-24 2007-09-06 Jsr Corp プローブカードおよびプローブカード用のプローブ接触針固定用ホルダーの製造方法
JP5065674B2 (ja) * 2006-12-28 2012-11-07 ルネサスエレクトロニクス株式会社 半導体集積回路装置の製造方法
US7782118B2 (en) * 2007-04-30 2010-08-24 Northrop Grumman Systems Corporation Gate drive for wide bandgap semiconductor device
JP5134864B2 (ja) * 2007-05-30 2013-01-30 株式会社日本マイクロニクス 半導体検査装置
JP2009047512A (ja) 2007-08-17 2009-03-05 Koyo Technos:Kk 検査冶具および検査装置
US7777514B2 (en) * 2008-01-04 2010-08-17 Texas Instruments Incorporated Methods for transferring integrated circuits to a printed circuit board
JP2009276215A (ja) * 2008-05-15 2009-11-26 Tokyo Electron Ltd プローブ装置及びコンタクト位置の補正方法
JP5067280B2 (ja) * 2008-06-25 2012-11-07 株式会社デンソー 半導体ウエハ測定装置
JP4482061B2 (ja) 2008-08-19 2010-06-16 パナソニック株式会社 半導体素子の耐圧測定装置および耐圧測定方法
JP2010080673A (ja) * 2008-09-26 2010-04-08 Tokyo Electron Ltd 載置台
JP5364877B2 (ja) 2009-04-28 2013-12-11 有限会社清田製作所 積層型プローブ
US8022716B2 (en) * 2009-07-21 2011-09-20 Globalfoundries Inc Dielectric breakdown lifetime enhancement using alternating current (AC) capacitance
CN101718835B (zh) 2009-11-23 2011-01-26 泰兴市航联电连接器有限公司 电连接器绝缘耐压综合测试装置
JP5414739B2 (ja) * 2011-05-25 2014-02-12 三菱電機株式会社 半導体テスト治具
JP2011199306A (ja) * 2011-06-03 2011-10-06 Sumitomo Electric Ind Ltd 半導体装置およびその製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010010503A (ko) * 1999-07-21 2001-02-15 이석행 웨이퍼 테스트용 박판탐침유니트
KR20110015902A (ko) * 2009-08-10 2011-02-17 삼성전기주식회사 인쇄회로기판의 검사 장치

Also Published As

Publication number Publication date
JP2013096837A (ja) 2013-05-20
US9007081B2 (en) 2015-04-14
DE102012218492A1 (de) 2013-05-02
KR20130048157A (ko) 2013-05-09
CN107037332A (zh) 2017-08-11
JP5687172B2 (ja) 2015-03-18
CN103091515A (zh) 2013-05-08
US20130106453A1 (en) 2013-05-02
DE102012218492B4 (de) 2022-04-21

Similar Documents

Publication Publication Date Title
KR101389812B1 (ko) 반도체 테스트 치구 및 그것을 이용한 내압 측정방법
KR101322745B1 (ko) 반도체 테스트 치구
CN102713650B (zh) 探针装置
KR100810550B1 (ko) 피검사체의 전기적 특성을 검사하는 검사 방법 및 검사장치
US20100033199A1 (en) Holding member for inspection, inspection device and inspecting method
Bayer et al. Enhancing partial discharge inception voltage of DBCs by geometrical variations based on simulations of the electric field strength
JP5691092B2 (ja) 半導体装置の電気的特性検査装置の電極構造およびそれを備えた半導体装置の電気的特性検査装置
Sadik et al. Humidity testing of SiC power MOSFETs—An update
KR101248439B1 (ko) 반도체 소자의 특성 측정방법 및 반도체장치의 제조방법
CN111798780B (zh) 测试装置及测试方法
US20140167800A1 (en) Method for Testing Semiconductor Chips or Semiconductor Chip Modules
CN107870294B (zh) 评价装置、半导体装置的评价方法
Deltour et al. Partial Discharges and AC Breakdown Voltage Tests on Thick Metallized Aluminum Nitride Substrates for High Voltage Power Modules
Hori et al. Enhanced breakdown voltage for all-SiC modules
CN110208677B (zh) 一种测量垂直结构功率器件阻断电压的装置
CN103887150A (zh) 一种测试样品的制备方法
JP2018119868A (ja) パワー半導体チップの電気特性測定装置および電気特性測定方法
JP6747374B2 (ja) 半導体装置の評価装置、半導体装置の評価方法
JP2018115941A (ja) 半導体装置の評価装置
JP2017096903A (ja) パワー半導体検査用コンタクトプローブ
JP2015200545A (ja) 半導体部品の検査装置
TW200628795A (en) Measuring module suitable for all kind of electric characteristics and small measuring point
CN113791325A (zh) 半导体器件的应力测量装置以及方法
Zhang et al. The electrical behaviors of the interface in solid-insulated distribution equipments
JPH05183027A (ja) 半導体装置の測定用治具

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170322

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180403

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190328

Year of fee payment: 6