JP4482061B2 - 半導体素子の耐圧測定装置および耐圧測定方法 - Google Patents
半導体素子の耐圧測定装置および耐圧測定方法 Download PDFInfo
- Publication number
- JP4482061B2 JP4482061B2 JP2009541665A JP2009541665A JP4482061B2 JP 4482061 B2 JP4482061 B2 JP 4482061B2 JP 2009541665 A JP2009541665 A JP 2009541665A JP 2009541665 A JP2009541665 A JP 2009541665A JP 4482061 B2 JP4482061 B2 JP 4482061B2
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- insulating liquid
- voltage
- withstand voltage
- semiconductor element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/26—Testing of individual semiconductor devices
- G01R31/2607—Circuits therefor
- G01R31/2621—Circuits therefor for testing field effect transistors, i.e. FET's
- G01R31/2623—Circuits therefor for testing field effect transistors, i.e. FET's for measuring break-down voltage therefor
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/12—Testing dielectric strength or breakdown voltage ; Testing or monitoring effectiveness or level of insulation, e.g. of a cable or of an apparatus, for example using partial discharge measurements; Electrostatic testing
- G01R31/20—Preparation of articles or specimens to facilitate testing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Description
以下、図面を参照しながら、本発明による耐圧測定装置および耐圧測定方法の実施形態を説明する。
以下、図面を参照しながら、本発明による耐圧測定装置および耐圧測定方法の他の実施形態を説明する。
2 半導体素子
9 ソース電極パッド
10 ゲート電極パッド
11 スクライブライン
12 層間絶縁膜
13 保護膜
13a 開口端部
14 基板
15 n型半導体ドリフト層
16 p型半導体領域
17 空乏層
18 ソース電極
19 ゲート電極
21 ゲート絶縁膜
50 耐圧測定装置
51 ウェハ位置制御部
52 絶縁液吐出部
53 電圧印加部
54 電流測定部
55 制御部
56 ノズル
57 ステージ
58、59 プローブ
60 絶縁液
Claims (13)
- ウェハ表面に形成された複数の半導体素子の耐圧を測定する耐圧測定方法であって、
ステージに前記ウェハを固定する工程(A)と、
前記ウェハ表面の一部のみであって、少なくとも前記複数の半導体素子から選ばれる1つの半導体素子に設けられた、耐圧を測定する大気に露出した1つ以上の電極を絶縁液で覆い、かつ、プローブと接触させる工程(B)と、
前記絶縁液で覆われ、かつ、前記プローブと接触した前記1つ以上の電極および前記ステージ表面から選ばれる2つの間の耐圧を測定する工程(C)と、
を包含する耐圧測定方法。 - 前記工程(B)において、前記1つの半導体素子と前記1つの半導体素子を囲む大気に露出したスクライブラインとを前記絶縁液で覆う請求項1に記載の耐圧測定方法。
- 前記絶縁液は、大気よりも高い絶縁性を有する請求項1または2に記載の耐圧測定方法。
- 前記複数の半導体素子から異なる1つの半導体素子を繰り返し選択し、選択した半導体素子に対して、前記工程(B)および(C)を行う請求項1から3のいずれかに記載の耐圧測定方法。
- 前記工程(A)と(B)との間に、前記ウェハ表面に設けられた2つ以上のアライメントマークを用いて、前記ウェハに設けられた前記複数の半導体素子の配列方向と前記ステージの移動可能な方向が一致するように前記ステージを回転させる工程をさらに包含する請求項1から4のいずれかに記載の耐圧測定方法。
- 前記工程(B)は、
前記1つの半導体素子の前記耐圧を測定する大気に露出した1つ以上の電極にプローブを接触させる工程(B1)と、
前記工程(B1)の後、前記ウェハ表面の一部のみであって、少なくとも前記1つの半導体素子に設けられた、前記大気に露出し、プローブと接触した1つ以上の電極を絶縁液で覆う工程(B2)と、
を含む請求項5に記載の耐圧測定方法。 - 前記工程(B)は、
前記ウェハ表面の一部のみであって、少なくとも前記1つの半導体素子に設けられた前記耐圧を測定する大気に露出した1つ以上の電極を絶縁液で覆う工程(B3)と、
前記工程(B3)の後、前記1つの半導体素子の前記絶縁液で覆われた1つ以上の電極にプローブを接触させる工程(B4)と、
を含む請求項5に記載の耐圧測定方法。 - 前記工程(B3)は、
前記ウェハが前記プローブに近接するように前記ステージを移動させる工程と、
前記絶縁液をウェハ上に吐出する工程と、
を含む請求項7に記載の耐圧測定方法。 - 前記半導体素子は炭化珪素半導体パワー素子である請求項1から8のいずれかに記載の耐圧測定方法。
- ウェハ表面に形成された複数の半導体素子の耐圧を測定する耐圧測定装置であって、
制御部と、
少なくとも1つのプローブと、
前記ウェハを固定するステージを含み、前記制御部からの指令に基づき、前記ステージに固定したウェハの前記複数の半導体素子のうち、選択した1つの半導体素子に設けられた耐圧を測定する1つ以上の電極と、前記少なくとも1つのプローブとが接触可能なように前記ステージを移動させるウェハ位置制御部と、
前記制御部からの指令に基づき、前記ウェハ表面の一部のみであって、少なくとも前記選択した1つの半導体素子の大気に露出した前記1つ以上の電極を絶縁液で覆うように絶縁液を吐出する絶縁液吐出部と、
前記制御部からの指令に基づき、前記少なくとも1つのプローブおよび前記ステージ表面から選ばれる2つの間の耐圧を測定する電圧印加部と、
を備える耐圧測定装置。 - 前記絶縁液吐出部は、少なくとも1つのプローブに近接した吐出口を有するノズルを含む請求項10に記載の耐圧測定装置。
- 前記絶縁液吐出部は、前記選択した1つの半導体素子と前記1つの半導体素子を囲む大気に露出したスクライブラインとを覆うように前記絶縁液を吐出する請求項11に記載の耐圧測定装置。
- 前記絶縁液は、大気よりも高い絶縁性を有する請求項10から12のいずれかに記載の耐圧測定装置。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008210412 | 2008-08-19 | ||
JP2008210412 | 2008-08-19 | ||
PCT/JP2009/002088 WO2010021070A1 (ja) | 2008-08-19 | 2009-05-13 | 半導体素子の耐圧測定装置および耐圧測定方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP4482061B2 true JP4482061B2 (ja) | 2010-06-16 |
JPWO2010021070A1 JPWO2010021070A1 (ja) | 2012-01-26 |
Family
ID=41706964
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009541665A Expired - Fee Related JP4482061B2 (ja) | 2008-08-19 | 2009-05-13 | 半導体素子の耐圧測定装置および耐圧測定方法 |
Country Status (3)
Country | Link |
---|---|
JP (1) | JP4482061B2 (ja) |
CN (1) | CN102741992A (ja) |
WO (1) | WO2010021070A1 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102012218492A1 (de) | 2011-11-01 | 2013-05-02 | Mitsubishi Electric Corporation | Aufspannvorrichtung zur Verwendung im Halbleitertest und Verfahren für das Messen einer Durchschlagspannung unter Verwendung der Aufspannvorrichtung |
EP4239675A1 (en) * | 2022-03-02 | 2023-09-06 | Infineon Technologies Austria AG | Semiconductor wafer with alignment mark indicating the wafer orientation and method for fabricating said semiconductor wafer |
IT202200006356A1 (it) * | 2022-03-31 | 2023-10-01 | Crea Collaudi Elettr Automatizzati S R L | Sistema di test per il test ad alta tensione ed alta corrente su una pluralità di dispositivi a semiconduttore di potenza compresi in un wafer, e sistema di contattazione |
Families Citing this family (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012191083A (ja) * | 2011-03-11 | 2012-10-04 | Sharp Corp | 半導体素子試験方法および半導体素子試験装置 |
JP2014225557A (ja) * | 2013-05-16 | 2014-12-04 | 住友電気工業株式会社 | 炭化珪素半導体装置および半導体モジュールの製造方法、ならびに炭化珪素半導体装置および半導体モジュール |
JP6289962B2 (ja) | 2013-07-11 | 2018-03-07 | 東京エレクトロン株式会社 | プローブ装置 |
JP2015046491A (ja) | 2013-08-28 | 2015-03-12 | 住友電気工業株式会社 | ワイドバンドギャップ半導体装置および半導体モジュールの製造方法、ならびにワイドバンドギャップ半導体装置および半導体モジュール |
JP6318832B2 (ja) * | 2014-05-13 | 2018-05-09 | 住友電気工業株式会社 | 半導体素子の耐圧測定方法 |
JP6354345B2 (ja) | 2014-06-02 | 2018-07-11 | 住友電気工業株式会社 | 耐圧測定方法および半導体装置の製造方法 |
JP6160567B2 (ja) | 2014-06-17 | 2017-07-12 | 三菱電機株式会社 | 測定装置、測定方法 |
JP2016054189A (ja) | 2014-09-03 | 2016-04-14 | 住友電気工業株式会社 | 半導体素子の耐圧測定方法および半導体素子の製造方法 |
JP6304445B2 (ja) * | 2015-03-16 | 2018-04-04 | 富士電機株式会社 | 半導体装置の製造方法 |
CN106291265A (zh) * | 2015-05-13 | 2017-01-04 | 无锡华润上华半导体有限公司 | Dc-dc电路中开关管的耐压测试方法 |
KR102419083B1 (ko) * | 2015-10-19 | 2022-07-07 | 한국전기연구원 | 반도체 웨이퍼 측정 장치 |
JP6917911B2 (ja) * | 2018-01-15 | 2021-08-11 | 三菱電機株式会社 | テスト条件決定装置及びテスト条件決定方法 |
CN108535628A (zh) * | 2018-03-20 | 2018-09-14 | 力特半导体(无锡)有限公司 | 一种避免烧伤的功率半导体芯片失效定位方法 |
CN111599794B (zh) * | 2019-02-20 | 2022-11-04 | 深圳通锐微电子技术有限公司 | 半导体集成电路及耐压试验方法 |
JP7215240B2 (ja) * | 2019-03-07 | 2023-01-31 | 富士電機株式会社 | 半導体装置の試験方法 |
JP7217688B2 (ja) | 2019-09-26 | 2023-02-03 | 三菱電機株式会社 | 半導体装置、及び半導体素子の製造方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6233433A (ja) * | 1985-08-07 | 1987-02-13 | Toshiba Corp | 高耐圧半導体素子の製造方法 |
JP2000206149A (ja) * | 1999-01-14 | 2000-07-28 | Sony Corp | プロ―ブカ―ドおよび被検査体の電気特性検査方法 |
JP2003100819A (ja) * | 2001-09-26 | 2003-04-04 | Toshiba Corp | 耐圧検査方法及びその装置 |
JP2003130889A (ja) * | 2001-10-29 | 2003-05-08 | Vector Semicon Kk | 半導体装置検査装置及び検査方法 |
-
2009
- 2009-05-13 WO PCT/JP2009/002088 patent/WO2010021070A1/ja active Application Filing
- 2009-05-13 JP JP2009541665A patent/JP4482061B2/ja not_active Expired - Fee Related
- 2009-05-13 CN CN2009801007518A patent/CN102741992A/zh active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6233433A (ja) * | 1985-08-07 | 1987-02-13 | Toshiba Corp | 高耐圧半導体素子の製造方法 |
JP2000206149A (ja) * | 1999-01-14 | 2000-07-28 | Sony Corp | プロ―ブカ―ドおよび被検査体の電気特性検査方法 |
JP2003100819A (ja) * | 2001-09-26 | 2003-04-04 | Toshiba Corp | 耐圧検査方法及びその装置 |
JP2003130889A (ja) * | 2001-10-29 | 2003-05-08 | Vector Semicon Kk | 半導体装置検査装置及び検査方法 |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102012218492A1 (de) | 2011-11-01 | 2013-05-02 | Mitsubishi Electric Corporation | Aufspannvorrichtung zur Verwendung im Halbleitertest und Verfahren für das Messen einer Durchschlagspannung unter Verwendung der Aufspannvorrichtung |
DE102012218492B4 (de) | 2011-11-01 | 2022-04-21 | Mitsubishi Electric Corporation | Aufspannvorrichtung zur Verwendung im Halbleitertest und Verfahren für das Messen einer Durchschlagspannung unter Verwendung der Aufspannvorrichtung |
EP4239675A1 (en) * | 2022-03-02 | 2023-09-06 | Infineon Technologies Austria AG | Semiconductor wafer with alignment mark indicating the wafer orientation and method for fabricating said semiconductor wafer |
IT202200006356A1 (it) * | 2022-03-31 | 2023-10-01 | Crea Collaudi Elettr Automatizzati S R L | Sistema di test per il test ad alta tensione ed alta corrente su una pluralità di dispositivi a semiconduttore di potenza compresi in un wafer, e sistema di contattazione |
WO2023187701A1 (en) * | 2022-03-31 | 2023-10-05 | Crea Collaudi Elettronici Automatizzati S.R.L. | Test system for high-voltage and high-current testing on a plurality of power semiconductor devices comprised in a wafer, and contacting system |
Also Published As
Publication number | Publication date |
---|---|
JPWO2010021070A1 (ja) | 2012-01-26 |
WO2010021070A1 (ja) | 2010-02-25 |
CN102741992A (zh) | 2012-10-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4482061B2 (ja) | 半導体素子の耐圧測定装置および耐圧測定方法 | |
US7481885B2 (en) | Semiconductor device manufacturing apparatus, semiconductor device manufacturing method and semiconductor device | |
US8310028B2 (en) | Semiconductor device with crystal defect and manufacturing method thereof | |
US11333702B2 (en) | Semiconductor device test method | |
US11410892B2 (en) | Semiconductor device and method of inspecting semiconductor device | |
CN111354779A (zh) | 半导体装置及半导体装置的制造方法 | |
CN110176430B (zh) | 用于管芯分离的光学可检测的参考特征 | |
CN112582290B (zh) | 半导体测试装置、半导体装置的测试方法及半导体装置的制造方法 | |
JP5719182B2 (ja) | 絶縁ゲートバイポーラトランジスタの検査方法、製造方法、及びテスト回路 | |
JP4449428B2 (ja) | 半導体装置の製造方法および半導体装置の試験方法 | |
JP2016054189A (ja) | 半導体素子の耐圧測定方法および半導体素子の製造方法 | |
WO2014185192A1 (ja) | 炭化珪素半導体装置および半導体モジュールの製造方法、ならびに炭化珪素半導体装置および半導体モジュール | |
US11333700B2 (en) | Inspection apparatus of semiconductor device and method for inspecting semiconductor device | |
CN115377064A (zh) | 碳化硅半导体装置的制造方法 | |
JP2022175891A (ja) | 炭化珪素半導体装置および炭化珪素半導体装置の製造方法 | |
CN107845599A (zh) | 晶片吸盘、使用所述晶片吸盘以及用于测试半导体晶片的方法 | |
JP2000031161A (ja) | バイポーラトランジスタのコレクタ・エミッタ間耐圧の測定方法 | |
JP2022176695A (ja) | 炭化珪素半導体装置の製造方法 | |
US20220359314A1 (en) | Semiconductor device with termination structure and field-free region | |
JP2011077077A (ja) | 半導体試験装置 | |
WO2022202060A1 (ja) | 検査用半導体構造 | |
JPH08153763A (ja) | 半導体装置の測定方法 | |
US20220178979A1 (en) | Semiconductor devices for improved measurements and related methods | |
US11500009B2 (en) | Testing apparatus, testing method, and manufacturing method | |
US20230145744A1 (en) | Semiconductor wafer and testing module |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100223 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100318 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130326 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130326 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140326 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |