CN103887150A - 一种测试样品的制备方法 - Google Patents

一种测试样品的制备方法 Download PDF

Info

Publication number
CN103887150A
CN103887150A CN201410106589.3A CN201410106589A CN103887150A CN 103887150 A CN103887150 A CN 103887150A CN 201410106589 A CN201410106589 A CN 201410106589A CN 103887150 A CN103887150 A CN 103887150A
Authority
CN
China
Prior art keywords
pad
conductive
preparation
conductive tape
measured
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410106589.3A
Other languages
English (en)
Other versions
CN103887150B (zh
Inventor
陈强
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Microelectronics Corp
Original Assignee
Shanghai Huali Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Microelectronics Corp filed Critical Shanghai Huali Microelectronics Corp
Priority to CN201410106589.3A priority Critical patent/CN103887150B/zh
Publication of CN103887150A publication Critical patent/CN103887150A/zh
Application granted granted Critical
Publication of CN103887150B publication Critical patent/CN103887150B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Sampling And Sample Adjustment (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

综上所述，本发明提供一种测试样品的制备方法，应用于电性失效分析中，将一芯片固定在基座上，并通过银胶将芯片上的若干个Pad和基座上的导电胶带相连，特别对于四个以上Pad需要连接后进行电性测试分析的样品，具有易操作、耗时极短、成本低等特点，从而可以大大降低电性失效分析的周期，为提高产品质量和可靠性提供帮助。

Description

一种测试样品的制备方法
技术领域
本发明涉及半导体制造领域，尤其涉及一种测试样品的制备方法。
背景技术
在半导体芯片进行失效分析的时候，常常需要对芯片上的几个Pad之间，或几组Pad之间进行电性测试，然后在添加外加电压的状况下，使用光发射显微镜等设备进行失效点的定位。
但是现有技术中FA的电测试设备和失效点定位设备多数是使用四根探针的探针台，因此对于需要连接四个Pad以内的情况，可以使用探针台直接进行。
但对于需要连接四个以上Pad的情况，目前有两种方法。种是在分析设备上使用探针卡，但是这种方法成本很高，探针卡的准备周期很长，并不适用于失效分析，并且对于封装中取出的芯片也不好操作。另一种方法是对样品进行焊线或再次焊线（re-bonding）（如图1和图2），但这种方法必须使用焊线设备，成本高且制样时间长，并且容易损伤样品。
中国专利（CN103441096A）提出一种半导体场效应晶体管MOSFET的测试结构，由测试平台通过从MOSFET引出的焊垫对MOSFET进行测试，该结构包括：MOSFET和金属引线，还包括：两个源极pad：分别通过金属引线连接至MOSFET的两个源极；一个漏极pad，通过金属引线连接至MOSFET的漏极；一个栅极pad，通过金属引线连接至MOSFET的栅极；一个电压感应pad，通过金属引线连接至MOSFET的漏极。本发明还提供了一种MOSFET的测试方法，所述测试结构及测试方法提高了MOSFET测试准确性。
该专利主要解决了针对拥有4个以内Pad的MOSFET，但并未涉及多于4个Pad的情况。
中国专利（CN102468134A）公开了一种封装基板以及芯片封装结构。该专利的封装基板可用以承载一芯片，该封装基板包含一柔性介电层、多根引脚、多根引脚以及多个标记。该柔性介电层定义有一芯片接合区，用以设置该芯片。该多根引脚以及该多根引脚设置于该柔性介电层上，并分别由该芯片接合区内向外延伸。该多个标记位于芯片接合区内，并对应该多根引脚设置于该柔性介电层上。其中，该多根引脚中的每M根引脚成为一引脚组，并且若干该等引脚位于各该引脚组之间，M是正整数。
该专利主要是通过探针卡接触来进行电性失效分析，但这种方法成本很高，探针卡的准备周期很长，并不适用于失效分析。
发明内容
本发明提供一种测试样品的制备方法，应用于电性失效分析中，将一芯片固定在基座上，并通过银胶将芯片上的若干个Pad和基座上的导电胶带相连，特别对于四个以上Pad需要连接后进行电性测试分析的样品，具有易操作、耗时极短、成本低等特点，从而可以大大降低电性失效分析的周期，为提高产品质量和可靠性提供帮助。
本发明记载了一种测试样品的制备方法，应用于电性失效分析中，其中，所述方法包括：
S1：提供一设置有若干Pad的芯片；
S2：将所述芯片固定在一基板的上表面；
S3：在所述芯片周围的基板上表面设置至少2条导电胶带；
S4：在所述芯片上表面全覆盖一有机层；
S5：选出若干待测Pad，并分别将若干所述待测Pad上方的有机层去除，形成若干涂覆区；
S6：将一导电银胶涂覆在若干所述涂覆区和相对应的导电胶带的上表面，使所述若干待测Pad和相对应的导电胶带均导电连通；
S7：在所述芯片上方再次覆盖一有机层；
S8：从剩余的若干Pad中，再次选出若干待测Pad，并分别将该若干待测Pad上方的所有有机层去除，再次形成若干涂覆区；
S9：将一导电银胶涂覆在S8中形成的涂覆区和相对应的导电胶带的上表面，使在S8中选出的待测Pad和相对应的导电胶带导电连通；
S10：当导电胶带的数量等于2时，测试样品制备完成；
当导电胶带的数量大于2时，重复S7、S8、S9直至每条所述导电胶带都与相对应待测Pad导电连通，完成测试样品的制备。
上述制备方法，其中，步骤S2中，采用热熔胶或双面胶将所述芯片固定在所述基板的上表面。
上述制备方法，其中，所述基板的材质为玻璃或塑料。
上述制备方法，其中，所述导电胶带为铜胶带或铝胶带。
上述制备方法，其中，通过激光轰击去除S5和S8中若干待测Pad上方的有机层，从而形成所述涂覆区。
上述制备方法，其中，选取距离所述涂覆区最近的导电胶带作为其相对应的导电胶带。
上述制备方法，其中，根据电性失效测试的工艺要求设定导电胶带的数量。
本发明具有如下技术优势：
1、本发明可用于四个以上Pad需要连接后进行电性测试分析的样品，具有易操作、耗时极短、成本低等特点。
2、本发明通过银胶对芯片上的Pad进行连接，大大降低了电性失效分析的周期及成本。
附图说明
参考所附附图，以更加充分的描述本发明的实施例。然而，所附附图仅用于说明和阐述，并不构成对本发明范围的限制。
图1为本发明测试样品制备流程图；
图2为本发明实施例一设置有若干Pad的芯片示意图；
图3为本发明实施例一芯片和导电胶带固定在基板上表面的示意图；
图4为本发明实施例一中第一次设置有机层及其覆涂区的示意图；
图5为本发明实施例一中第一次覆涂导电银胶在覆涂区的示意图；
图6为本发明实施例一中第二次设置有机层及其覆涂区的示意图；
图7为本发明实施例一中第二次覆涂导电银胶在覆涂区的示意图。
具体实施方式
本发明公开了一种测试样品的制备方法，图1为本发明测试样品制备流程图，如图1所示，S1：提供一设置有若干Pad的芯片，该芯片可从晶圆或封装材料中取出，具体地，图2为本发明实施例一中设置有若干Pad的芯片示意图，如图2所示，若干Pad2一一并排在芯片1的上表面，优选地，本实施例有两列Pad2一一并排在芯片1，每列有4个Pad2并列。
S2：将所述芯片固定在一基板的上表面，该基板的材料采用玻璃或塑料；S3：在芯片周围的基板上表面设置至少2条导电胶带，优选地，本实施例为2条导电胶带；采用热熔胶或双面胶将芯片固定在所述基板的上表面，优选地，图3为本发明实施例一中芯片和导电胶带固定在基板上表面的示意图，如图3所示，芯片1固定在基板3上表面的中心位置，距离芯片1两边一定距离设置有2条导电胶带4。
S4：在芯片上表面全覆盖一有机层；S5：选出若干待测Pad，并分别将若干待测Pad上方的有机层去除，形成若干涂覆区，具体地，通过激光轰击去除若干待测Pad上方的有机层，优选地，图4为本发明第一次设置有机层及其覆涂区的示意图，如图4所示，在芯片上表面使用油性笔等工具涂覆有机层5，并选出若干待测Pad（图中未标注），该若干个待测Pad为相邻Pad或不相邻Pad，去除若干待测Pad上方的有机材料，形成若干涂覆区6，（本实施例为一个涂覆区6）。
图5为本发明第一次覆涂导电银胶在覆涂区的示意图，如图5所示，S6：选取距离涂覆区6最近的导电胶带作为其相对应的导电胶带，将一导电银胶7涂覆在若干涂覆区6和相对应的导电胶带4的上表面，使若干待测Pad和相对应的导电胶带均导电连通，具体地，导电银胶7是一种固化或干燥后具有导电性能的胶黏剂，通过涂覆具有流动性的导电银胶液体可以灵活的选择涂覆区域的大小，可以应用于多个Pad所组成的涂覆区。
S7：在芯片上方在此覆盖一有机层；S8：从剩余的若干Pad中，再次选出若干待测Pad（图中未标注），并分别将该若干待测Pad上方的所有有机层去除，再次形成若干涂覆区，具体地，通过激光轰击去除待测Pad上方的所有有机层，图6为本发明第二次设置有机层及其覆涂区的示意图，如图6所示，在芯片上方再次使用油性笔等工具涂覆一有机层8，并选出若干待测Pad（图中未标注），该若干个待测Pad为相邻Pad或不相邻Pad，去除若干待测Pad上方的有机材料，形成若干涂覆区9，（本实施例为一个涂覆区9）。
图7为本实施例中第二次覆涂导电银胶在覆涂区的示意图，如图7所示，S9：选取距离涂覆区9最近的导电胶带作为其相对应的导电胶带，将一导电银胶7涂覆在若干涂覆区9和相对应的导电胶带4的上表面，使若干待测Pad和相对应的导电胶带4均导电连通，具体地，导电银胶7是一种固化或干燥后具有导电性能的胶黏剂，通过涂覆具有流动性的导电银胶液体可以灵活的选择涂覆区域的大小，可以应用于多个Pad所组成的涂覆区。
根据电性失效分析的工艺要求设定导电胶带的数量，当S10：当导电胶带的数量等于2时，测试样品制备完成；当导电胶带的数量大于2时，重复S7、S8、S9直至每条所述导电胶带都与相对应待测Pad导电连通，优选地，本实施例为2条导电胶带，完成电性失效样品的制备，并通过这2条导电胶带和电性失效测试的设备的正负极连接，进行电性失效测试。
综上所述，本发明提供一种测试样品的制备方法，应用于电性失效分析中，将一芯片固定在基座上，并通过银胶将芯片上的若干个Pad和基座上的导电胶带相连，特别对于四个以上Pad需要连接后进行电性测试分析的样品，具有易操作、耗时极短、成本低等特点，从而可以大大降低电性失效分析的周期，为提高产品质量和可靠性提供帮助。
对于本领域的技术人员而言，阅读上述说明后，各种变化和修正无疑将显而易见。因此，所附的权利要求书应看作是涵盖本发明的真实意图和范围的全部变化和修正。在权利要求书范围内任何和所有等价的范围与内容，都应认为仍属本发明的意图和范围内。

Claims (7)

1.一种测试样品的制备方法，应用于电性失效分析中，其特征在于，所述方法包括：
S1：提供一设置有若干Pad的芯片；
S2：将所述芯片固定在一基板的上表面；
S3：在所述芯片周围的基板上表面设置至少2条导电胶带；
S4：在所述芯片上表面全覆盖一有机层；
S5：选出若干待测Pad，并分别将若干所述待测Pad上方的有机层去除，形成若干涂覆区；
S6：将一导电银胶涂覆在若干所述涂覆区和相对应的导电胶带的上表面，使所述若干待测Pad和相对应的导电胶带均导电连通；
S7：在所述芯片上方再次覆盖一有机层；
S8：从剩余的若干Pad中，再次选出若干待测Pad，并分别将该若干待测Pad上方的所有有机层去除，再次形成若干涂覆区；
S9：将一导电银胶涂覆在S8中形成的涂覆区和相对应的导电胶带的上表面，使在S8中选出的待测Pad和相对应的导电胶带导电连通；
S10：当导电胶带的数量等于2时，测试样品制备完成；
当导电胶带的数量大于2时，重复S7、S8、S9直至每条所述导电胶带都与相对应待测Pad导电连通，完成测试样品的制备。
2.如权利要求1所述的一种电性失效样品的制备方法，其特征在于，步骤S2中，采用热熔胶或双面胶将所述芯片固定在所述基板的上表面。
3.如权利要求1所述的一种电性失效样品的制备方法，其特征在于，所述基板的材质为玻璃或塑料。
4.如权利要求3所述的一种电性失效样品的制备方法，其特征在于，所述导电胶带为铜胶带或铝胶带。
5.如权利要求1所述的一种电性失效样品的制备方法，其特征在于，通过激光轰击去除S5和S8中若干待测Pad上方的有机层，从而形成所述涂覆区。
6.如权利要求1所述的一种电性失效样品的制备方法，其特征在于，选取距离所述涂覆区最近的导电胶带作为其相对应的导电胶带。
7.如权利要求1所述的一种电性失效样品的制备方法，其特征在于，根据电性失效测试的工艺要求设定导电胶带的数量。
CN201410106589.3A 2014-03-20 2014-03-20 一种测试样品的制备方法 Active CN103887150B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410106589.3A CN103887150B (zh) 2014-03-20 2014-03-20 一种测试样品的制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410106589.3A CN103887150B (zh) 2014-03-20 2014-03-20 一种测试样品的制备方法

Publications (2)

Publication Number Publication Date
CN103887150A true CN103887150A (zh) 2014-06-25
CN103887150B CN103887150B (zh) 2016-06-08

Family

ID=50955988

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410106589.3A Active CN103887150B (zh) 2014-03-20 2014-03-20 一种测试样品的制备方法

Country Status (1)

Country Link
CN (1) CN103887150B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104897446A (zh) * 2015-05-27 2015-09-09 上海华力微电子有限公司 一种基于动态电压衬度分析的样品制备方法
CN106323709A (zh) * 2016-07-29 2017-01-11 武汉新芯集成电路制造有限公司 测试样品的制备方法以及测试方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002026091A (ja) * 2000-07-11 2002-01-25 Nec Corp 半導体装置の故障解析方法
TWI220026B (en) * 2000-08-31 2004-08-01 United Microelectronics Corp Method and structure of automatically setting integrated circuit operating mode for failure analysis
US20050098780A1 (en) * 2003-11-06 2005-05-12 Chartered Semiconductor Manufacturing Ltd. Planar voltage contrast test structure and method
JP2005258542A (ja) * 2004-03-09 2005-09-22 Sony Corp テストパッド配置装置およびプログラム
CN102468122A (zh) * 2010-11-01 2012-05-23 中芯国际集成电路制造(上海)有限公司 半导体器件失效分析样品制作方法及分析方法
CN102621437A (zh) * 2012-03-14 2012-08-01 上海华力微电子有限公司 一种主动测试电压对比度失效定位的方法
CN103344932A (zh) * 2013-07-09 2013-10-09 上海华力微电子有限公司 标准测试样品

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002026091A (ja) * 2000-07-11 2002-01-25 Nec Corp 半導体装置の故障解析方法
TWI220026B (en) * 2000-08-31 2004-08-01 United Microelectronics Corp Method and structure of automatically setting integrated circuit operating mode for failure analysis
US20050098780A1 (en) * 2003-11-06 2005-05-12 Chartered Semiconductor Manufacturing Ltd. Planar voltage contrast test structure and method
JP2005258542A (ja) * 2004-03-09 2005-09-22 Sony Corp テストパッド配置装置およびプログラム
CN102468122A (zh) * 2010-11-01 2012-05-23 中芯国际集成电路制造(上海)有限公司 半导体器件失效分析样品制作方法及分析方法
CN102621437A (zh) * 2012-03-14 2012-08-01 上海华力微电子有限公司 一种主动测试电压对比度失效定位的方法
CN103344932A (zh) * 2013-07-09 2013-10-09 上海华力微电子有限公司 标准测试样品

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104897446A (zh) * 2015-05-27 2015-09-09 上海华力微电子有限公司 一种基于动态电压衬度分析的样品制备方法
CN104897446B (zh) * 2015-05-27 2017-08-22 上海华力微电子有限公司 一种基于动态电压衬度分析的样品制备方法
CN106323709A (zh) * 2016-07-29 2017-01-11 武汉新芯集成电路制造有限公司 测试样品的制备方法以及测试方法

Also Published As

Publication number Publication date
CN103887150B (zh) 2016-06-08

Similar Documents

Publication Publication Date Title
KR100443476B1 (ko) 반도체 장치와 그 패키지 방법
JP5016892B2 (ja) 検査装置及び検査方法
JP2014122882A (ja) 予備空間変換器及びこれを用いて製造された空間変換器、並びに前記空間変換器を備える半導体素子検査装置
US20200256918A1 (en) Testing apparatus and testing method
US20140184261A1 (en) Testing apparatus and testing method
CN206348429U (zh) 一种mos器件hci可靠性测试结构
CN103887150A (zh) 一种测试样品的制备方法
CN108649053B (zh) 显示基板及其检测方法、显示面板及显示装置
CN103837809B (zh) 测试mosfet匹配性的ic布局及测试方法
CN205484687U (zh) 通用型芯片失效分析的测试装置
CN205484688U (zh) 芯片失效分析仪
CN101752345B (zh) 半导体器件p2id和sm的测试结构
TWI708415B (zh) 封蓋結構和包含封蓋結構的半導體裝置封裝
US20140342544A1 (en) Method for manufacturing semiconductor device
CN106876366A (zh) 半导体测试结构及应力迁移测试方法
JP2008028274A (ja) 半導体装置の製造方法
CN103928523A (zh) 一种测试器件群场效应晶体管及其测试器件群测试方法
TW201738576A (zh) 元件配置結構組裝體及測試方法
CN103176116B (zh) 一种半导体器件测试装置及其测试方法
KR20140020627A (ko) 전기 검사용 지그의 제조방법
CN103389307A (zh) 用于背面emmi失效分析的装置及失效分析方法
JP2008141111A (ja) 半導体装置及び半導体装置のチップクラック検査方法
CN106304627A (zh) 一种测试焊盘结构及其制备方法
CN107958849A (zh) 无阻挡层金属层功率器件igss失效点定位方法
CN107656099A (zh) 一种针对压接型半导体芯片电气特性测试的施压夹具

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant