TWI708415B - 封蓋結構和包含封蓋結構的半導體裝置封裝 - Google Patents

封蓋結構和包含封蓋結構的半導體裝置封裝 Download PDF

Info

Publication number
TWI708415B
TWI708415B TW105133358A TW105133358A TWI708415B TW I708415 B TWI708415 B TW I708415B TW 105133358 A TW105133358 A TW 105133358A TW 105133358 A TW105133358 A TW 105133358A TW I708415 B TWI708415 B TW I708415B
Authority
TW
Taiwan
Prior art keywords
adhesive layer
cover
semiconductor device
conductive adhesive
carrier
Prior art date
Application number
TW105133358A
Other languages
English (en)
Other versions
TW201724612A (zh
Inventor
陳俊翰
詹勳偉
吳玫憶
Original Assignee
日月光半導體製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日月光半導體製造股份有限公司 filed Critical 日月光半導體製造股份有限公司
Publication of TW201724612A publication Critical patent/TW201724612A/zh
Application granted granted Critical
Publication of TWI708415B publication Critical patent/TWI708415B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/071—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H01L2924/16153—Cap enclosing a plurality of side-by-side cavities [e.g. E-shaped cap]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/163—Connection portion, e.g. seal
    • H01L2924/164—Material

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Micromachines (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Adhesives Or Adhesive Processes (AREA)
  • Pressure Sensors (AREA)

Abstract

本發明關於一種半導體裝置封裝，其包含載體、封蓋、第一黏合劑層和約束結構。載體包含表面和載體表面上的第一導電墊。封蓋包含在載體的表面上的第一部分和與第一部分分離的第二部分。第一導電墊安置于封蓋的第一部分與載體的表面之間。第一黏合劑層包含在封蓋的第一部分與第一導電墊之間的第一部分。約束結構包圍第一黏合劑層。

Description

封蓋結構和包含封蓋結構的半導體裝置封裝
本發明關於一種半導體裝置封裝，且更明確地說關於一種包含封蓋結構的半導體裝置封裝。
在封裝半導體裝置的過程中，使用封蓋來保護承載件上的晶片和其它電子裝置免遭損壞。封蓋被膠合到承載件而形成半導體裝置封裝。
在一或多個實施例中，一種半導體裝置封裝包含載體、封蓋、第一黏合劑層和約束結構。所述載體包含表面和載體的所述表面上的第一導電墊。封蓋包含在載體的所述表面上的第一部分和與所述第一部分分離的第二部分。第一導電墊安置于封蓋的第一部分與載體的表面之間。第一黏合劑層包含在封蓋的第一部分與第一導電墊之間的第一部分。約束結構包圍第一黏合劑層。 在一或多個實施例中，一種用於半導體裝置封裝的封蓋包含底部部分、第一部分和第二部分。第一部分在某一方向上從底部部分延伸。第二部分在所述方向上從底部部分延伸且由第一部分包圍。底部部分、第一部分和第二部分界定在第一部分與第二部分之間且使第一部分與第二部分分離的溝槽。 在一或多個實施例中，一種半導體裝置封裝包含載體、封蓋、電子元件和封蓋與載體之間的導電黏合劑層。封蓋安置於載體上且界定空間和溝槽。電子元件在所述空間中安置於載體上。
本申請案主張2015年10月16日申請的第62/242,806號美國臨時申請案的權益和優先權，所述臨時申請案的內容全文以引用的方式併入本文中。 以下揭示內容提供用於實施所提供的標的物的不同特徵的許多不同實施例或實例。下文描述元件及佈置的特定實例以簡化本發明。當然，這些元件以及佈置僅為實例且並不希望進行限制。舉例來說，在以下描述中，第一特徵形成在第二特徵之上或上可包含第一特徵與第二特徵直接接觸地形成的實施例，並且還可包含額外特徵可形成於第一特徵與第二特徵之間從而使得第一特徵與第二特徵可以不直接接觸的實施例。此外，本發明可在各種實例中重複參考數位和/或字母。此重複是出於簡單和清楚的目的，且本身並不指示所論述的各種實施例和/或配置之間的關係。 此外，本文可為易於描述而使用例如“下方”、“之下”、“下部”、“上方”、“之上”、“上部”、“上”等等空間相對術語來描述如圖中所說明的一個元件或特徵與另一(或多個)元件或特徵的關係。除圖中所描繪的定向之外，本發明還希望涵蓋在使用或操作中的裝置的不同定向。裝置可以其它方式定向(旋轉90度或呈其它定向)，且本文中所使用的空間相對描述詞同樣地可相應地進行解釋。 在一些感測器裝置中，裝置的封蓋包含導電材料，使得當觸摸封蓋時，電傳導到在上面安置封蓋的承載件。為在封蓋與承載件之間提供導電路徑，導電黏合劑材料(例如，導電環氧樹脂)可施加在封蓋與承載件之間，例如施加在結合墊或承載件的其它導電區域上。另外，不導電黏合劑材料(例如，不導電環氧樹脂)可施加在封蓋與承載件之間以將封蓋附接到承載件。不導電黏合劑材料可施加在封蓋與承載件之間在並不存在導電黏合劑材料的任何地方，或可施加在沿著封蓋的各種位置處。 導電黏合劑材料和不導電黏合劑材料中的一或兩者可滲移超過既定安置區域。此外，當導電黏合劑材料和不導電黏合劑材料彼此接觸時，導電黏合劑材料和不導電黏合劑材料可擴散在一起，或導電黏合劑材料和不導電黏合劑材料中的一者可滲移到另一者中。滲移和/或擴散可致使(例如)斷路、短路或較差粘合，這些可導致可靠性問題。 圖1A為根據本發明的一些實施例的半導體裝置封裝1a的橫截面圖。如圖1A中所示，半導體裝置封裝1a包含載體10、晶片131和132以及封蓋14。 載體10可為具有頂部表面101的承載件。載體10包含表面101上的結合墊111、112和113。結合墊111、112和113為導電的，且也可被稱作導電墊。結合墊111經配置以電連接到晶片131。結合墊112經配置以電連接到封蓋14。結合墊112用於傳導不同於接地信號的電信號。結合墊112用於在封蓋14與載體10之間傳導電信號；例如，結合墊112用於從導電的封蓋14接收電信號。在操作中，初始電信號經由結合墊112從封蓋14傳遞到載體10上的晶片131或132，物件(圖1A中未圖示)可隨後接觸導電封蓋14以改變封蓋14上的電信號，且所改變的電信號可經由結合墊112發送到晶片131或132。載體10包含互連結構(例如，跡線、通孔等)以將晶片131或132電連接到結合墊112。結合墊113經配置以電連接到晶片132。載體10可為(例如)印刷電路板、插入件、引線框或任何其它合適的載體。在本發明的其它實施例中，結合墊112可接地。 晶片131和132安置於載體10上。晶片131和132中的每一者為導線結合型晶片或其它電子元件。在本發明的其它實施例中，晶片131和132中的至少一者為覆晶型晶片或其它電子元件。晶片131和132中的每一者的表面(未表示)直接安置在載體10的表面101上，而不用黏合劑材料。在本發明的其它實施例中，晶片131和132中的每一者的表面(未表示)用黏合劑材料(未圖示)(例如環氧樹脂或其它合適的黏合劑材料)附接到載體10的表面101。晶片131和132中的至少一者為用以檢測封蓋14上電力的變化的感測器裝置。 導電元件W1和W2在圖1A中說明為結合線，其將晶片131連接到載體10的結合墊111且將晶片132連接到載體10的結合墊113。然而，應理解，可作為替代或另外使用其它類型的導電元件W1和W2，例如(但不限於)焊料凸塊、柱或類似者。舉例來說，接觸件(未圖示)可安置於晶片131和132中的每一者的表面(未表示)上，且導電元件W1和W2可將晶片131和132中的每一者的表面上的接觸件(未圖示)分別電連接到載體10的結合墊111和113。然而，在其它實施例中，導電元件W1和W2被省略，且晶片131和132中的每一者的表面上的接觸件(未圖示)例如通過超音波焊接或其它技術直接結合到載體10的結合墊111和113。 封蓋14為導電的，且包含導電材料。封蓋14具有部分141、部分142和基底部分143。部分141在某一方向上從基底部分143延伸(例如，部分141從基底部分143朝下延伸，如圖1A中所展示)。部分142在某一方向上從基底部分143延伸(例如，部分142從基底部分143朝下延伸)。如圖1A中所描繪，部分141和部分142在相同方向上從基底部分143延伸。部分141與部分142分離。封蓋14在載體10的表面101上方界定空間A。封蓋14在載體10的表面101上方界定空間B。封蓋14還在載體10的表面101上方界定溝槽C。溝槽C由部分141、部分142和基底部分143界定。溝槽C使部分141和部分142分離，且安置於部分141與部分142之間。封蓋14的部分141界定空間A。空間A容納晶片131、結合墊111和導電組件W1。封蓋14的部分141還界定空間B。空間B容納晶片132、結合墊113和導電組件W2。部分141具有朝向載體10的表面101的底部表面144。部分142具有朝向載體10的表面101的底部表面145。 導電黏合劑層16安置于封蓋14的部分142與載體10的結合墊112之間。導電黏合劑層16安置于封蓋14的部分142的底部表面145上。導電黏合劑層16包含導電黏合劑材料或由導電黏合劑材料形成。導電黏合劑層16將封蓋14的部分142電連接到載體10的結合墊112使得封蓋14上的電信號的改變可由晶片131或132檢測，經由由封蓋14、導電黏合劑層16、結合墊112和載體10的互連結構(圖1A中未圖示)形成的導電路徑檢測到。不導電黏合劑層15安置于封蓋14的部分141與載體10的表面101之間。不導電黏合劑層15安置于封蓋14的部分141的底部表面144上以將封蓋14牢固地附接到載體10。不導電黏合劑層15安置于封蓋14與載體10之間在並不存在導電黏合劑層16的任何地方。不導電黏合劑層16包含不導電或絕緣黏合劑材料或由不導電或絕緣黏合劑材料形成。 圖1E為根據本發明的一些實施例的封蓋14的結構的透視圖。部分141通過溝槽C與部分142分離。溝槽C包圍(例如，完全包圍)部分142。部分141包圍(例如，完全包圍)部分142。溝槽C由部分141、部分142和基底部分143界定。溝槽C在部分141與部分142之間。封蓋14的部分141界定空間A。封蓋14的部分141還界定空間B。部分141具有底部表面144。部分142具有底部表面145。在將封蓋14附接到載體10的操作中(如參看圖1A所說明和描述)，導電黏合劑層16的導電黏合劑材料施加在封蓋14的部分142的底部表面145上，不導電黏合劑層15的不導電黏合劑材料施加在封蓋14的部分141的底部表面144上，且接著封蓋14倒置並安置於載體10的表面101上從而形成半導體裝置封裝1a。導電黏合劑層16的材料可首先施加，不導電黏合劑層15的材料在後續階段中施加。不導電黏合劑層15的材料可首先施加，導電黏合劑層16的材料在後續階段中施加。或者，導電黏合劑層16和不導電黏合劑層15兩者的材料可在相同階段中施加。 返回參看圖1A，導電黏合劑層16的材料具有相對高粘性，或以相對較小量施加，或這兩者。由此，導電黏合劑層16並不滲移或延伸超過既定安置區域(例如，結合墊112)。並且，導電黏合劑層16並不滲移或延伸到溝槽C中。導電黏合劑層16以溝槽C為界。導電黏合劑層16的任何超出量由溝槽C接納。 不導電黏合劑層15的材料具有相對高粘性，或以相對較小量施加，或這兩者。由此，不導電黏合劑層15並不滲移或延伸超過既定安置區域。並且，不導電黏合劑層15並不滲移或延伸到溝槽C中。不導電黏合劑層15並不滲移或延伸到空間A中。不導電黏合劑層15也不滲移或延伸到空間B中。不導電黏合劑層15以溝槽C為界。不導電黏合劑層15的任何超出量由溝槽C接納。 圖1B為根據本發明的一些實施例的半導體裝置封裝1b的橫截面圖。如圖1B中所示，半導體裝置封裝1b類似於如參看圖1A所說明和描述的半導體裝置封裝1a，只是導電黏合劑層16的材料具有相對較低粘性或以相對較大量施加，且不導電黏合劑層15的材料具有相對較低粘性或以相對較大量施加。 導電黏合劑層16滲移或延伸超過既定安置區域(例如，結合墊112)。導電黏合劑層16滲移或延伸到溝槽C中。導電黏合劑層16的超出量由溝槽C接納。導電黏合劑層16的超出量以溝槽C為界。導電黏合劑層16包含封蓋14的部分142與結合墊112之間的部分161。導電黏合劑層16還包含滲移或延伸到溝槽C中的部分162。部分162包圍封蓋14的部分142，且包圍部分161。溝槽C可充當約束結構以約束導電黏合劑層16。溝槽C可充當約束結構以約束導電黏合劑層16的部分162。溝槽C接納導電黏合劑層16的部分162。 不導電黏合劑層15滲移或延伸超過既定安置區域。不導電黏合劑層15滲移或延伸到溝槽C中。不導電黏合劑層15包含封蓋14的部分141與既定安置區域(未表示)之間的部分151。不導電黏合劑層15包圍導電黏合劑層16。不導電黏合劑層15還包含滲移或延伸到溝槽C中、滲移或延伸到空間A中，且滲移或延伸到空間B中的部分152。不導電黏合劑層15包含滲移或延伸以包圍封蓋14的部分141的若干部分的部分152。部分152包圍部分151的若干部分。部分152包圍部分162。溝槽C可充當約束結構以約束不導電黏合劑層15的部分152。不導電黏合劑層15可充當約束結構以約束導電黏合劑層16。部分152可充當約束結構以約束導電黏合劑層16。部分152可充當約束結構以約束導電黏合劑層16的部分162。溝槽C接納不導電黏合劑層15的部分152。 圖1C為根據本發明的一些實施例的半導體裝置封裝1c的橫截面圖。如圖1C中所示，半導體裝置封裝1c類似於如參看圖1A所說明和描述的半導體裝置封裝1a，只是導電黏合劑層16的材料具有相對較低粘性或以相對較大量施加，且不導電黏合劑層15的材料具有相對較高粘性或以相對較小量施加。 導電黏合劑層16滲移或延伸超過既定安置區域(例如，結合墊112)。導電黏合劑層16滲移或延伸到溝槽C中。導電黏合劑層16的超出量由溝槽C接納。導電黏合劑層16的超出量以溝槽C為界。導電黏合劑層16包含封蓋14的部分142與結合墊112之間的部分161。導電黏合劑層16還包含滲移或延伸到溝槽C中的部分162。部分162包圍封蓋14的部分142，且包圍部分161。溝槽C可充當約束結構以約束導電黏合劑層16。溝槽C可充當約束結構以約束導電黏合劑層16的部分162。溝槽C接納導電黏合劑層16的部分162。 不導電黏合劑層15滲移或延伸超過既定安置區域。不導電黏合劑層15包含封蓋14的部分141與既定安置區域(未表示)之間的部分151。不導電黏合劑層15還包含滲移或延伸到空間A以及滲移或延伸到空間B中的部分152。不導電黏合劑層15包含滲移或延伸以包圍封蓋14的部分141的若干部分的部分152。部分152包圍部分151的若干部分。部分151包圍導電黏合劑層16。溝槽C可充當約束結構以約束不導電黏合劑層15的部分151。不導電黏合劑層15可充當約束結構以約束導電黏合劑層16。部分151可充當約束結構以約束導電黏合劑層16。部分151可充當約束結構以約束導電黏合劑層16的部分162。 圖1D為根據本發明的一些實施例的半導體裝置封裝1d的橫截面圖。如圖1D中所示，半導體裝置封裝1d類似於如參看圖1A所說明和描述的半導體裝置封裝1a，只是導電黏合劑層16的材料具有相對較高粘性或以相對較小量施加，且不導電黏合劑層15的材料具有相對較低粘性或以相對較大量施加。 導電黏合劑層16並不滲移或延伸超過既定安置區域(例如，結合墊112)。並且，導電黏合劑層16並不滲移或延伸到溝槽C中。導電黏合劑層16以溝槽C為界。導電黏合劑層16的任何超出量由溝槽C接納。 不導電黏合劑層15滲移或延伸超過既定安置區域。不導電黏合劑層15滲移或延伸到溝槽C中。不導電黏合劑層15包含封蓋14的部分141與既定安置區域(未表示)之間的部分151。不導電黏合劑層15包圍導電黏合劑層16。不導電黏合劑層15還包含滲移或延伸到溝槽C、滲移或延伸到空間A中，且滲移或延伸到空間B中的部分152。不導電黏合劑層15包含滲移或延伸以包圍封蓋14的部分141的若干部分的部分152。部分152包圍部分151的若干部分。部分152包圍導電黏合劑層16。溝槽C可充當約束結構以約束不導電黏合劑層15的部分152。不導電黏合劑層15可充當約束結構以約束導電黏合劑層16。部分152可充當約束結構以約束導電黏合劑層16。溝槽C接納不導電黏合劑層15的部分152。 圖2A為根據本發明的一些實施例的半導體裝置封裝2a的橫截面圖。如圖2A中所示，半導體裝置封裝2a類似於如參看圖1A所說明和描述的半導體裝置封裝1a，只是封蓋14'包含不同于封蓋14的結構，其中如圖1A中所展示的封蓋14的在溝槽C與空間A之間的部分141和封蓋14的在溝槽C與空間B之間的部分141被省略從而形成如圖2A中所展示的封蓋14'的部分141'，且相應地省略溝槽C。導電黏合劑層16可與不導電黏合劑層15相比提供封蓋14'與載體10之間相對減少的粘合。 圖2B為根據本發明的一些實施例的半導體裝置封裝2b的橫截面圖。如圖2B中所示，半導體裝置封裝2b類似於如參看圖2A所說明和描述的半導體裝置封裝2a，只是導電黏合劑層16的材料具有相對較低粘性或以相對較大量施加，且不導電黏合劑層15的材料具有相對較低粘性或以相對較大量施加。 導電黏合劑層16滲移或延伸超過既定安置區域(例如，結合墊112)。導電黏合劑層16滲移或延伸到空間A中。導電黏合劑層16還滲移或延伸到空間B中。導電黏合劑層16包含封蓋14'的部分142與結合墊112之間的部分161。導電黏合劑層16還包含滲移或延伸到空間A中以及滲移或延伸到空間B中的部分162。部分162包圍封蓋14'的部分142。部分162包圍部分161。空間A接納導電黏合劑層16的部分162，且空間B接納導電黏合劑層16的部分162。 不導電黏合劑層15滲移或延伸超過既定安置區域。不導電黏合劑層15滲移或延伸到空間A中。不導電黏合劑層15還滲移或延伸到空間B中。不導電黏合劑層15包含封蓋14'的部分141'與既定安置區域(未表示)之間的部分151。不導電黏合劑層15還包含滲移到空間A中以及滲移到空間B中的部分152。不導電黏合劑層15包含滲移或延伸以包圍封蓋14'的部分141'的若干部分的部分152。部分152包圍部分151的若干部分。 圖3A為根據本發明的一些實施例的半導體裝置封裝3a的橫截面圖。如圖3A中所示，導電封蓋14"借助于施加在封蓋14"與載體10之間的不導電黏合劑層15(例如，環氧樹脂)和施加在封蓋14"與載體10上的結合墊112之間的導電黏合劑層16(例如，導電環氧樹脂)附接到載體10。 圖3B為根據本發明的一些實施例的半導體裝置封裝3b的橫截面圖。如圖3B中所示，半導體裝置封裝3b類似於如參看圖3A所說明和描述的半導體裝置封裝3a，只是不導電黏合劑層15在結合墊112上方的導電黏合劑層16上方滲移或延伸(和/或與其一起擴散)，從而導致封蓋14"與結合墊112之間的導電路徑中的完全斷路狀況。在其它情形中，部分斷路由不導電黏合劑層15的滲移和/或不導電黏合劑層15與導電黏合劑層16的擴散產生。 圖3C為根據本發明的一些實施例的半導體裝置封裝3c的橫截面圖。如圖3C中所示，半導體裝置封裝3c類似於如參看圖3A所說明和描述的半導體裝置封裝3a，只是導電黏合劑層16滲移或延伸到不導電黏合劑層15中(和/或與其一起擴散)超出用於結合墊112上的導電黏合劑層16的既定安置區域，這可導致封蓋14"與載體10之間的相應減少的粘合。 圖3D為根據本發明的一些實施例的半導體裝置封裝3d的橫截面圖。如圖3D中所示，半導體裝置封裝3d類似於如參看圖3A所說明和描述的半導體裝置封裝3a，只是導電黏合劑層16在不導電黏合劑層15上方滲移或延伸(和/或與其一起擴散)超出用於結合墊112上的導電黏合劑層16的既定安置區域，這可導致封蓋14"與載體10之間的相應減少的粘合。導電黏合劑層16進一步滲移和/或擴散到載體10上的附近導電區域(例如，結合墊113)，從而導致結合墊112與附近導電區域(例如，結合墊113)之間的短路。 如本文所用，除非上下文另外明確規定，否則單數術語“一”和“所述”可包含複數指代物。 如本文所使用，術語“導電(conductive)”、“導電(electrically conductive)”和“電導率”指代傳遞電流的能力。導電材料通常指示展現對於電流流動的極少或零對抗的那些材料。電導率的一個量度為西門子/米(S/m)。通常，導電材料為具有大於約104 S/m(例如至少105 S/m或至少106 S/m)的導電性的一種材料。通常，不導電或絕緣材料為具有低於上述範圍(例如不超過10-6 S/m、不超過10-7 S/m，或不超過10-8 S/m)的導電性的一種材料。材料的電導率有時可隨溫度而變化。除非另外規定，否則材料的電導率在室溫下測量。 如本文中所使用，術語“大致”、“大體上”、“實質”及“約”用以描述及考慮小的變化。當與事件或情形結合使用時，所述術語可以指其中事件或情形精確發生的情況以及其中事件或情形極接近地發生的情況。舉例來說，當結合數值使用時，術語可指代小於或等於所述數值的±10%的變化範圍，例如小於或等於±5%、小於或等於±4%、小於或等於±3%、小於或等於±2%、小於或等於±1%、小於或等於±0.5%、小於或等於±0.1%，或小於或等於±0.05%。對於另一實例，如果兩個數值之間的差值小於或等於所述值的平均值的±10%(例如小於或等於±5%、小於或等於±4%、小於或等於±3%、小於或等於±2%、小於或等於±1%、小於或等於±0.5%、小於或等於±0.1%，或小於或等於±0.05%)，那麼可認為所述兩個數值“大體上”相同。舉例來說，“大體上”平行可指代相對於0°的小於或等於±10°的角變化範圍，例如小於或等於±5°、小於或等於±4°、小於或等於±3°、小於或等於±2°、小於或等於±1°、小於或等於±0.5°、小於或等於±0.1°，或小於或等於±0.05°。舉例來說，“大體上”垂直可指代相對於90°的小於或等於±10°的角變化範圍，例如小於或等於±5°、小於或等於±4°、小於或等於±3°、小於或等於±2°、小於或等於±1°、小於或等於±0.5°、小於或等於±0.1°，或小於或等於±0.05°。 另外，有時在本文中按範圍格式呈現量、比率及其它數值。應理解，此類範圍格式是用於便利和簡潔起見，且應靈活地理解，不僅包含明確地指定為範圍限制的數值，而且包含涵蓋於所述範圍內的所有個別數值或子範圍，如同明確地指定每一數值和子範圍一般。 雖然已參考本發明的特定實施例描述及說明本發明，但這些描述及說明並不限制本發明。所屬領域的技術人員應理解，可在不脫離如由所附申請專利範圍界定的本發明的真實精神和範圍的情況下，作出各種改變且可用等效物替代。所述圖解可能未必按比例繪製。歸因於製造工藝和容差，本發明中的藝術再現與實際設備之間可存在區別。可存在並未特定說明的本發明的其它實施例。應將本說明書及圖式視為說明性的而非限制性的。可做出修改，以使具體情況、材料、物質組成、方法或工藝適應于本發明的目標、精神和範圍。所有此類修改都既定在所附申請專利範圍的範圍內。雖然本文中所揭示的方法已參考按特定次序執行的特定操作加以描述，但應理解，可在不脫離本發明的教示的情況下組合、細分或重新排序這些操作以形成等效方法。因此，除非本文中特別指示，否則操作的次序和分組並非對本發明的限制。
1a‧‧‧半導體裝置封裝 1b‧‧‧半導體裝置封裝 1c‧‧‧半導體裝置封裝 1d‧‧‧半導體裝置封裝 2a‧‧‧半導體裝置封裝 2b‧‧‧半導體裝置封裝 3a‧‧‧半導體裝置封裝 3b‧‧‧半導體裝置封裝 3c‧‧‧半導體裝置封裝 3d‧‧‧半導體裝置封裝 10‧‧‧載體 14‧‧‧封蓋 14'‧‧‧封蓋 14"‧‧‧封蓋 15‧‧‧不導電黏合劑層 16‧‧‧導電黏合劑層 101‧‧‧表面 111‧‧‧結合墊 112‧‧‧結合墊 113‧‧‧結合墊 131‧‧‧晶片 132‧‧‧晶片 141‧‧‧部分 141'‧‧‧部分 141"‧‧‧部分 142‧‧‧部分 142"‧‧‧部分 143‧‧‧基底部分 143'‧‧‧基底部分 143"‧‧‧基底部分 144‧‧‧底部表面 144'‧‧‧底部表面 144"‧‧‧底部表面 145‧‧‧底部表面 145'‧‧‧底部表面 145"‧‧‧底部表面 151‧‧‧部分 152‧‧‧部分 161‧‧‧部分 162‧‧‧部分 A‧‧‧空間 B‧‧‧空間 C‧‧‧溝槽 W1‧‧‧導電元件 W2‧‧‧導電元件
當結合附圖閱讀時，從以下詳細描述最好地理解本發明的各方面。應注意，各種結構可能未按比例繪製，且各種結構的尺寸可出於論述的清楚起見任意增大或減小。 圖1A為根據本發明的一些實施例的半導體裝置封裝的橫截面圖； 圖1B為根據本發明的一些實施例的半導體裝置封裝的橫截面圖； 圖1C為根據本發明的一些實施例的半導體裝置封裝的橫截面圖； 圖1D為根據本發明的一些實施例的半導體裝置封裝的橫截面圖； 圖1E為根據本發明的一些實施例的封蓋結構的透視圖； 圖2A為根據本發明的一些實施例的半導體裝置封裝的橫截面圖； 圖2B為根據本發明的一些實施例的半導體裝置封裝的橫截面圖； 圖3A為根據本發明的一些實施例的半導體裝置封裝的橫截面圖； 圖3B為根據本發明的一些實施例的半導體裝置封裝的橫截面圖； 圖3C為根據本發明的一些實施例的半導體裝置封裝的橫截面圖；以及 圖3D為根據本發明的一些實施例的半導體裝置封裝的橫截面圖。
1a‧‧‧半導體裝置封裝
10‧‧‧載體
14‧‧‧封蓋
15‧‧‧不導電黏合劑層
16‧‧‧導電黏合劑層
101‧‧‧表面
111‧‧‧結合墊
112‧‧‧結合墊
113‧‧‧結合墊
131‧‧‧晶片
132‧‧‧晶片
141‧‧‧部分
142‧‧‧部分
143‧‧‧基底部分
144‧‧‧底部表面
145‧‧‧底部表面
A‧‧‧空間
B‧‧‧空間
C‧‧‧溝槽
W1‧‧‧導電元件
W2‧‧‧導電元件

Claims (18)

  1. 一種半導體裝置封裝，其包括：一載體，其包括一表面和該載體的該表面上的一第一導電墊；一封蓋，其包括該載體的表面上的一第一部分和與該第一部分分離的一第二部分，其中該第一導電墊安置於該封蓋的該第一部分與該載體的該表面之間；一第一黏合劑層，其包括該封蓋的該第一部分與該第一導電墊之間的一第一部分；一電子元件，其安置於該載體上由該封蓋的該第二部份界定的一空間中；以及一約束結構，其由該封蓋的該第一部份和該第二部份所界定且包圍該第一黏合劑層，該封蓋的該第二部份將該約束結構與該空間分開。
  2. 根據請求項1之半導體裝置封裝，其中該約束結構包括包圍該第一黏合劑層的一第二黏合劑層。
  3. 根據請求項2之半導體裝置封裝，其中該第一黏合劑層為導電的。
  4. 根據請求項3之半導體裝置封裝，其中該第二黏合劑層為絕緣的。
  5. 根據請求項1之半導體裝置封裝，其中該封蓋界定該封蓋的該第一部 分與該第二部分之間的一溝槽，且該約束結構包括界定該溝槽之該封蓋的若干部分。
  6. 根據請求項5之的半導體裝置封裝，其中該第一黏合劑層包括在該溝槽中且包圍該封蓋之該第一部分的一第二部分。
  7. 根據請求項6之半導體裝置封裝，其中該約束結構進一步包括包圍該溝槽中之該第一黏合劑層的該第二部分的一第二黏合劑層。
  8. 根據請求項1之半導體裝置封裝，其中該載體進一步包括在該載體之該表面上且電連接到該電子元件的一第二導電墊。
  9. 根據請求項1之半導體裝置封裝，其中該第一導電墊經配置以傳導一電信號。
  10. 一種用於半導體裝置封裝的封蓋，其包括：一基底部分；一第一部分，其在一方向上從該基底部分延伸；以及一第二部分，其在該方向上從該基底部分延伸且由該第一部分包圍，其中該基底部分、該第一部分和該第二部分界定一環狀溝槽，該環狀溝槽位於該第一部分與該第二部分之間且使該第一部分與該第二部分分離，該環狀溝槽包圍該第二部份，且該第二部份不包含空 間。
  11. 根據請求項10之封蓋，其中該第一部分界定一第一空間以容納一第一電子裝置。
  12. 根據請求項11之封蓋，其中該第一部分界定與該第一空間分離的一第二空間以容納一第二電子裝置。
  13. 一種半導體裝置封裝，其包括：一載體；一封蓋，其安置於該載體上且界定一空間和一溝槽，其中該封蓋包括一第一部分和通過該溝槽與該第一部分分離的一第二部分，其中該封蓋的該第二部分不包含空間；一電子元件，其安置於該載體上及該空間中；以及一導電黏合劑層，其在該封蓋與該載體之間。
  14. 根據請求項13之半導體裝置封裝，其進一步包括包圍該導電黏合劑層的一絕緣黏合劑層。
  15. 根據請求項14之半導體裝置封裝，其中該絕緣黏合劑層的一部分安置在該溝槽中。
  16. 根據請求項13之半導體裝置封裝，其中該導電黏合劑層的一部分安 置在該溝槽中。
  17. 根據請求項14之半導體裝置封裝，其中該導電黏合劑層的一部分安置在該溝槽中且包圍該封蓋之該第一部分。
  18. 根據請求項17之半導體裝置封裝，其進一步包括包圍該導電黏合劑層的一絕緣黏合劑層。
TW105133358A 2015-10-16 2016-10-14 封蓋結構和包含封蓋結構的半導體裝置封裝 TWI708415B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201562242806P 2015-10-16 2015-10-16
US62/242,806 2015-10-16

Publications (2)

Publication Number Publication Date
TW201724612A TW201724612A (zh) 2017-07-01
TWI708415B true TWI708415B (zh) 2020-10-21

Family

ID=58524308

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105133358A TWI708415B (zh) 2015-10-16 2016-10-14 封蓋結構和包含封蓋結構的半導體裝置封裝

Country Status (3)

Country Link
US (2) US10804173B2 (zh)
CN (1) CN106960824B (zh)
TW (1) TWI708415B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102018204772B3 (de) 2018-03-28 2019-04-25 Infineon Technologies Ag Chip-Stapelanordnung und Verfahren zum Herstellen derselben
US20210242098A1 (en) * 2020-02-03 2021-08-05 International Business Machines Corporation Variable thickness lid adhesive

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050260797A1 (en) * 2002-06-19 2005-11-24 Brian Farrell Electronic and optoelectronic component packaging technique
WO2006112576A1 (en) * 2005-04-21 2006-10-26 Wavenicsesp Method for manufacturing passive device and semiconductor package using thin metal piece
US20090057884A1 (en) * 2007-08-29 2009-03-05 Seah Sun Too Multi-Chip Package
TW200933765A (en) * 2007-12-13 2009-08-01 Stats Chippac Ltd Integrated circuit package system for shielding electromagnetic interference
WO2011103720A1 (en) * 2010-02-26 2011-09-01 Ubotic Intellectual Property Co., Ltd. Semiconductor package for mems device and method of manufacturing the same
US8362597B1 (en) * 2004-11-17 2013-01-29 Amkor Technology, Inc. Shielded package having shield lid
US20150043171A1 (en) * 2013-08-07 2015-02-12 Taiyo Yuden Co., Ltd. Circuit module

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4410905A (en) * 1981-08-14 1983-10-18 Amp Incorporated Power, ground and decoupling structure for chip carriers
US5446316A (en) * 1994-01-06 1995-08-29 Harris Corporation Hermetic package for a high power semiconductor device
KR100411206B1 (ko) 2001-02-19 2003-12-18 삼성전자주식회사 반도체 패키지
US20040016995A1 (en) * 2002-07-25 2004-01-29 Kuo Shun Meen MEMS control chip integration
WO2010134181A1 (ja) 2009-05-21 2010-11-25 パナソニック電工株式会社 チップの実装構造、及びそれを備えたモジュール
KR20110054710A (ko) * 2009-11-18 2011-05-25 한국전자통신연구원 소자 패키지 및 그 제조 방법
US20210242098A1 (en) * 2020-02-03 2021-08-05 International Business Machines Corporation Variable thickness lid adhesive

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050260797A1 (en) * 2002-06-19 2005-11-24 Brian Farrell Electronic and optoelectronic component packaging technique
US8362597B1 (en) * 2004-11-17 2013-01-29 Amkor Technology, Inc. Shielded package having shield lid
WO2006112576A1 (en) * 2005-04-21 2006-10-26 Wavenicsesp Method for manufacturing passive device and semiconductor package using thin metal piece
US20090057884A1 (en) * 2007-08-29 2009-03-05 Seah Sun Too Multi-Chip Package
TW200933765A (en) * 2007-12-13 2009-08-01 Stats Chippac Ltd Integrated circuit package system for shielding electromagnetic interference
WO2011103720A1 (en) * 2010-02-26 2011-09-01 Ubotic Intellectual Property Co., Ltd. Semiconductor package for mems device and method of manufacturing the same
US20150043171A1 (en) * 2013-08-07 2015-02-12 Taiyo Yuden Co., Ltd. Circuit module

Also Published As

Publication number Publication date
US11776862B2 (en) 2023-10-03
US20210005522A1 (en) 2021-01-07
CN106960824A (zh) 2017-07-18
US10804173B2 (en) 2020-10-13
US20170110426A1 (en) 2017-04-20
CN106960824B (zh) 2020-08-28
TW201724612A (zh) 2017-07-01

Similar Documents

Publication Publication Date Title
CN104851814B (zh) 集成电路封装件及其形成方法
CN102867800B (zh) 将功能芯片连接至封装件以形成层叠封装件
JP4828164B2 (ja) インタポーザおよび半導体装置
US9922917B2 (en) Semiconductor package including substrates spaced by at least one electrical connecting element
US20100270667A1 (en) Semiconductor package with multiple chips and substrate in metal cap
US9271388B2 (en) Interposer and package on package structure
US9147600B2 (en) Packages for multiple semiconductor chips
CN104966702A (zh) 半导体封装件
KR100825784B1 (ko) 휨 및 와이어 단선을 억제하는 반도체 패키지 및 그제조방법
US9633966B2 (en) Stacked semiconductor package and manufacturing method thereof
CN105321908A (zh) 半导体器件及半导体器件的制造方法
US20110175212A1 (en) Dual die semiconductor package
US11776862B2 (en) Lid structure and semiconductor device package including the same
TWI555101B (zh) 封裝結構及其製法
US9048223B2 (en) Package structure having silicon through vias connected to ground potential
TWI468088B (zh) 半導體封裝件及其製法
US10192842B2 (en) Package for environmental parameter sensors and method for manufacturing a package for environmental parameter sensors
JP2009049249A (ja) 半導体装置及びその製造方法
KR101391081B1 (ko) 플립칩 반도체 패키지 및 그 제조방법
CN104183577A (zh) 具有压接互连的柔性基板
CN107611098A (zh) 电子封装件及其制法
TW201005903A (en) Semiconductor package with holes through holes
KR20150029856A (ko) 칩 적층형 반도체 패키지 및 이의 제조 방법
US20060108681A1 (en) Semiconductor component package
TWM555065U (zh) 電子封裝件及其封裝基板