CN206348429U

CN206348429U - 一种mos器件hci可靠性测试结构

Info

Publication number: CN206348429U
Application number: CN201621492931.9U
Authority: CN
Inventors: 陈文君; 宋永梁
Original assignee: Semiconductor Manufacturing International Shanghai Corp; Semiconductor Manufacturing International Beijing Corp
Current assignee: Semiconductor Manufacturing International Shanghai Corp; Semiconductor Manufacturing International Beijing Corp
Priority date: 2016-12-30
Filing date: 2016-12-30
Publication date: 2017-07-21
Anticipated expiration: 2026-12-30

Abstract

本实用新型提供一种MOS器件HCI可靠性测试结构，包括第一MOS器件、第二MOS器件、第三MOS器件以及五个测试焊垫，其中，所述第一MOS器件的衬底和源极、第二MOS器件的衬底和源极以及第三MOS器件的衬底和源极均连接同一测试焊垫，所述第一MOS器件的栅极与第三MOS器件的栅极均连接同一测试焊垫，所述第二MOS器件的栅极与第三MOS器件的漏极均连接同一测试焊垫，所述第一MOS器件的漏极和第二MOS器件的漏极分别连接一测试焊垫。实用新型的测试结构将MOS器件开启状态和关闭状态下的HCI可靠性测试在同一测试结构上完成，节约了测试时间、提高了测试效率、降低了测试成本且该测试结构的适用范围广。

Description

一种MOS器件HCI可靠性测试结构

技术领域

本实用新型属于半导体可靠性测试技术领域，特别是涉及一种MOS器件HCI可靠性测试结构。

背景技术

金属-氧化物-半导体器件(MOS)的热载流子注入(HCI)效应是评估MOS器件可靠性的一项重要测试，它是造成MOS器件电性能参数(如Idsat—源漏饱和电流，Idlin—源漏线性电流，Vt—阈值电压，Gm—跨导)退化的重要因素之一。

MOS器件HCI可靠性测试主要包括两种模式：MOS器件开启状态下的HCI可靠性测试和MOS器件关闭状态下的HCI可靠性测试。而目前针对同一个MOS器件样品需要分别准备上述两次测试，具有以下缺点：1)测试时间长；2)浪费晶圆空间；3)机器占用时间长；4)测试效率低。

实用新型内容

鉴于以上所述现有技术的缺点，本实用新型的目的在于提供一种MOS器件HCI可靠性测试结构。用于解决现有技术中MOS器件的HCI测试时间长、成本高、测试效率低以及机台占用时间长的问题。

为实现上述目的，本实用新型提供一种MOS器件HCI可靠性测试结构，包括第一MOS器件、第二MOS器件、第三MOS器件以及五个测试焊垫，其中，所述第一MOS器件的衬底和源极、所述第二MOS器件的衬底和源极以及所述第三MOS器件的衬底和源极均连接同一测试焊垫，所述第一MOS器件的栅极与所述第三MOS器件的栅极均连接同一测试焊垫，所述第二MOS器件的栅极与所述第三MOS器件的漏极均连接同一测试焊垫，所述第一MOS器件的漏极和所述第二MOS器件的漏极分别连接一测试焊垫。

于本实用新型的一实施方式中，所述第一MOS器件、所述第二MOS器件以及所述第三MOS器件为N型MOS器件或P型MOS器件。

于本实用新型的一实施方式中，所述第一MOS器件在HCI可靠性测试中为开启状态模式。

于本实用新型的一实施方式中，所述第二MOS器件在HCI可靠性测试中为关闭状态模式。

于本实用新型的一实施方式中，五个所述测试焊垫连接三个或四个电压源。

于本实用新型的一实施方式中，所述电压源根据HCI可靠性测试的需要输出相应的电压值。

于本实用新型的一实施方式中，所述第一MOS器件、所述第二MOS器件、所述第三MOS器件与五个所述测试焊垫之间均通过金属线电连接。

于本实用新型的一实施方式中，所述HCI可靠性测试包括对MOS器件施加老化应力、源漏饱和电流参数测量以及阈值电压参数测量。

如上所述，本实用新型的MOS器件HCI可靠性测试结构，具有以下有益效果：

1、使得MOS器件开启状态和关闭状态下的HCI可靠性测试在同一测试结构上完成，节约了一半的测试时间；

2、减小了测试结构的版图面积，降低了测试成本；

3、减少了设备的占用时间；

4、提高测试效率，满足客户对产品的紧急需求；

5、该测试结构适用范围广，适合所有的工艺制程，且可以应用于N型MOS管和P型MOS管。

附图说明

图1为本实用新型MOS器件HCI可靠性测试结构的示意图。

图2为图1的电路连接示意图。

图3为测试结构在HCI施加老化应力时与电压源的连接示意图。

图4为测试结构在源漏饱和电流参量测试中MOS器件开启模式下与电压源连接示意图。

图5为测试结构在源漏饱和电流参量测试中MOS器件关闭模式下与电压源连接示意图。

图6为测试结构在阈值电压参量测试中MOS器件开启模式下与电压源连接示意图。

图7为测试结构在阈值电压参量测试中MOS器件关闭模式下与电压源连接示意图。

元件标号说明

1 第一MOS器件

2 第二MOS器件

3 第三MOS器件

4 测试焊垫

41 测试焊垫一

42 测试焊垫二

43 测试焊垫三

44 测试焊垫四

45 测试焊垫五

5 金属线

6 电压源

具体实施方式

以下由特定的具体实施例说明本实用新型的实施方式，熟悉此技术的人士可由本说明书所揭露的内容轻易地了解本实用新型的其他优点及功效。

请参阅图1至图7。须知，本说明书所附图式所绘示的结构、比例、大小等，均仅用以配合说明书所揭示的内容，以供熟悉此技术的人士了解与阅读，并非用以限定本实用新型可实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本实用新型所能产生的功效及所能达成的目的下，均应仍落在本实用新型所揭示的技术内容能涵盖的范围内。同时，本说明书中所引用的如“上”、“下”、“左”、“右”、“中间”及“一”等的用语，亦仅为便于叙述的明了，而非用以限定本实用新型可实施的范围，其相对关系的改变或调整，在无实质变更技术内容下，当亦视为本实用新型可实施的范畴。

请参阅图1和图2，本实用新型提供一种MOS器件HCI可靠性测试结构，包括第一MOS器件1、第二MOS器件2、第三MOS器件3以及五个测试焊垫4，其中，所述第一MOS器件1的衬底和源极、所述第二MOS器件2的衬底和源极以及所述第三MOS器件3的衬底和源极均连接同一测试焊垫4，所述第一MOS器件1的栅极与所述第三MOS器件3的栅极均连接同一测试焊垫4，所述第二MOS器件2的栅极与所述第三MOS器件3的漏极均连接同一测试焊垫4，所述第一MOS器件1的漏极和所述第二MOS器件2的漏极分别连接一测试焊垫4。

本实用新型所述的MOS器件是一个包括源极、栅极、漏极和衬底的四端器件，为了方便描述，在该实施例中，设所述第一MOS器件1的栅极与所述第三MOS器件3的栅极均连接测试焊垫一41，所述第一MOS器件1的漏极连接测试焊垫二42，所述第一MOS器件1的衬底和源极、所述第二MOS器件2的衬底和源极以及所述第三MOS器件3的衬底和源极均连接测试焊垫三43，所述第二MOS器件2的栅极与所述第三MOS器件3的漏极均连接测试焊垫四44，所述第二MOS器件2的漏极连接测试焊垫五45。

作为示例，所述第一MOS器件1、所述第二MOS器件2、所述第三MOS器件3与五个所述测试焊垫4之间均通过金属线5电连接。

作为示例，所述第一MOS器件1、所述第二MOS器件2以及所述第三MOS器件3为N型MOS器件或P型MOS器件，同时，该测试结构适用于所有节点的工艺制程。

作为示例，所述第一MOS器件1在HCI可靠性测试中为开启状态模式。

作为示例，所述第二MOS器件2在HCI可靠性测试中为关闭状态模式。

作为示例，所述第三MOS器件3在测试结构中的作用是解决电压源6数量不足的问题，由图2的电路图可知，当第一MOS器件1的栅极施加电压启动时，所述第三MOS器件3也处于工作状态，所述第一MOS器件1的衬底和源极、所述第二MOS器件2的衬底和源极以及所述第三MOS器件3的衬底和源极的电势均相等，所述测试焊垫四44相当于接地，电压为0V。所以节约了电压源6的个数，同时节约了测试结构中测试焊垫4在晶圆上占用的面积。

作为示例，五个所述测试焊垫4连接三个或四个电压源6。

作为示例，所述电压源6根据HCI可靠性测试的需要输出对应所需的电压值。

作为示例，所述HCI可靠性测试包括对MOS管施加老化应力(HCI退化加压)、源漏饱和电流(Idsat)参数测量以及阈值电压(Vt)参数测量，当然还可以包括其它的一些电性能的参数测试。

作为示例，利用本实用新型的测试结构，对所述电压源6进行适当的电压设置，施加老化应力以及进行电特性参数的测试(源漏饱和电流以及阈值电压测试)。需要注意的是，虽然在本实用新型的测试结构上可以一次完成MOS器件两种模式下的应力施加，但是，该两种模式Idsat和Vt的测试过程不是同时进行的，而是一先一后进行的。

请参阅图3，为测试结构在HCI老化应力施加的过程中与电压源6的连接示意图。在老化测试过程中，所施加的测试电压的值要高于器件所承受的标准值，以便缩短测试时间。作为示例，在应力老化测试中，所述第一MOS器件1、所述第二MOS器件2以及所述第三MOS器件3的各个器件端施加电压的具体情况为：

对于所述第一MOS器件1(开启状态模式)：所述第一MOS器件1的栅极和第三MOS器件3的栅极均通过测试焊垫一41连接一电压源6提供测试电压Vgstress1；所述第一MOS器件1的漏极通过测试焊垫二42连接一电压源6提供测试电压Vdstress1；所述第一MOS器件1的源极和衬底通过测试焊垫三43连接一电压源6提供测试电压为0V。对于所述第二MOS器件2(关闭状态模式)：所述第二MOS器件2(未导通)的栅极与所述第三MOS器件3的漏极均连接测试焊垫四44，相当于所述测试焊垫四44接地，电压均为0V；所述第二MOS器件2的漏极通过测试焊垫五45连接一电压源6提供测试电压Vdstress2；所述第二MOS器件2的源极和衬底通过测试焊垫三43连接一电压源6提供测试电压为0V。

作为示例，在源漏饱和电流参量测试中，所述第一MOS器件1、所述第二MOS器件2以及所述第三MOS器件3的各个器件端施加电压的情况为：

请参阅图4，为测试结构在源漏饱和电流参量测试中MOS器件开启模式下与电压源6连接示意图。所述第一MOS器件1的栅极和所述第三MOS器件3的栅极通过测试焊垫一41连接一电压源6提供操作电压Vop；所述第一MOS器件1的漏极通过测试焊垫二42连接一电压源6提供操作电压Vop；所述第一MOS器件1的源极和衬底通过测试焊垫三43连接一电压源6提供电压为0V。

请参阅图5，为测试结构在源漏饱和电流参量测试中MOS器件关闭模式下与电压源6连接示意图。所述第二MOS器件2的栅极通过测试焊垫四44连接一电压源6提供操作电压Vop，所述第二MOS器件2的漏极通过测试焊垫五45连接一电压源6提供操作电压Vop，所述第二MOS器件2的源极和衬底通过测试焊垫三43连接一电压源6提供电压为0V；同时，所述第一MOS器件1的栅极和所述第三MOS器件3的栅极通过测试焊垫一41连接一电压源6提供电压为0V。

作为示例，在阈值电压参量测试中，所述第一MOS器件1、所述第二MOS器件2以及所述第三MOS器件3的各个器件端施加电压的情况为：

请参阅图6，为测试结构在阈值电压参量测试中MOS器件开启模式下与电压源6连接示意图。所述第一MOS器件1的栅极和所述第三MOS器件3的栅极通过测试焊垫一41连接一电压源6，所述电压源6的电压随着时间的变化范围为Vstart～Vstop(其中Vstart为测试的初始电压值，Vstop为施加应力的时间结束时的电压值)；所述第一MOS器件1的漏极通过测试焊垫二42连接一提供0.1V电压的电压源6；所述第一MOS器件1的源极和衬底通过测试焊垫三43连接一电压源6提供电压为0V。

请参阅图7，为测试结构在阈值电压参量测试中MOS器件关闭模式下与电压源6连接示意图。所述第二MOS器件2的栅极和所述第三MOS器件3的漏极通过测试焊垫四44连接一电压源6，所述电压源6的电压随着时间的变化范围为Vstart～Vstop，所述第二MOS器件2的漏极通过测试焊垫五45连接一提供0.1V电压的电压源6；所述第二MOS器件2的源极和衬底通过测试焊垫三43连接一电压源6提供电压为0V；同时，所述第一MOS器件1的栅极和所述第三MOS器件3的栅极通过测试焊垫一41连接一电压源6提供电压为0V。

需要注意的是，虽然图4和图6的结构中电压源6的接法相同，图5和图7的结构中电压源6的接法也相同，但是针对不同类型的测试，施加的电压值是不相同的。

综上所述，本实用新型的MOS器件HCI可靠性测试结构既可用于测试MOS器件开启状态下的HCI可靠性测试，也可用于MOS器件关闭状态下的HCI可靠性测试，在同一测试结构上完成MOS器件两种模式下的测试，节约了一半的测试时间；减少了测试结构的数量也即节约了占用晶圆的空间，从而降低了成本；减少了设备的占用时间，提高测试效率，满足客户对产品的紧急需求；且该测试结构适用范围广，适合所有的工艺制程，可以应用于N型MOS管和P型MOS管。

上述实施例仅例示性说明本实用新型的原理及其功效，而非用于限制本实用新型。任何熟悉此技术的人士皆可在不违背本实用新型的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本实用新型所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本实用新型的权利要求所涵盖。

Claims

1.一种MOS器件HCI可靠性测试结构，其特征在于，包括第一MOS器件、第二MOS器件、第三MOS器件以及五个测试焊垫，其中，所述第一MOS器件的衬底和源极、所述第二MOS器件的衬底和源极以及所述第三MOS器件的衬底和源极均连接同一测试焊垫，所述第一MOS器件的栅极与所述第三MOS器件的栅极均连接同一测试焊垫，所述第二MOS器件的栅极与所述第三MOS器件的漏极均连接同一测试焊垫，所述第一MOS器件的漏极和所述第二MOS器件的漏极分别连接一测试焊垫。

2.根据权利要求1所述的MOS器件HCI可靠性测试结构，其特征在于，所述第一MOS器件、所述第二MOS器件以及所述第三MOS器件为N型MOS器件或P型MOS器件。

3.根据权利要求1所述的MOS器件HCI可靠性测试结构，其特征在于，所述第一MOS器件在HCI可靠性测试中为开启状态模式。

4.根据权利要求1所述的MOS器件HCI可靠性测试结构，其特征在于，所述第二MOS器件在HCI可靠性测试中为关闭状态模式。

5.根据权利要求1所述的MOS器件HCI可靠性测试结构，其特征在于，五个所述测试焊垫连接三个或四个电压源。

6.根据权利要求5所述的MOS器件HCI可靠性测试结构，其特征在于，所述电压源根据HCI可靠性测试的需要输出相应的电压值。

7.根据权利要求1所述的MOS器件HCI可靠性测试结构，其特征在于，所述第一MOS器件、所述第二MOS器件、所述第三MOS器件与五个所述测试焊垫之间均通过金属线电连接。

8.根据权利要求1-7任一项所述的MOS器件HCI可靠性测试结构，其特征在于，所述HCI可靠性测试包括对MOS器件施加老化应力、源漏饱和电流参数测量以及阈值电压参数测量。