JP2005079211A - 超音波フリップチップ実装方法 - Google Patents

超音波フリップチップ実装方法 Download PDF

Info

Publication number
JP2005079211A
JP2005079211A JP2003305578A JP2003305578A JP2005079211A JP 2005079211 A JP2005079211 A JP 2005079211A JP 2003305578 A JP2003305578 A JP 2003305578A JP 2003305578 A JP2003305578 A JP 2003305578A JP 2005079211 A JP2005079211 A JP 2005079211A
Authority
JP
Japan
Prior art keywords
bump
electrode
circuit board
bonding
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003305578A
Other languages
English (en)
Inventor
Naoto Nakatani
直人 中谷
Takashi Sekimoto
隆司 関本
Takeshi Nakagawa
剛 中川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Avionics Co Ltd
Original Assignee
Nippon Avionics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Avionics Co Ltd filed Critical Nippon Avionics Co Ltd
Priority to JP2003305578A priority Critical patent/JP2005079211A/ja
Publication of JP2005079211A publication Critical patent/JP2005079211A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H01L2224/05557—Shape in side view comprising protrusions or indentations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13016—Shape in side view
    • H01L2224/13018—Shape in side view comprising protrusions or indentations
    • H01L2224/13019—Shape in side view comprising protrusions or indentations at the bonding interface of the bump connector, i.e. on the surface of the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8134—Bonding interfaces of the bump connector
    • H01L2224/81345—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]

Landscapes

  • Wire Bonding (AREA)

Abstract

【課題】 上面が平坦なめっきバンプを用いた場合でも、超音波フリップチップ実装によるバンプの接合を強固なものにする。
【解決手段】 チップ４の電極上に金バンプ５を形成し、回路基板１上に金バンプ５と接合する電極３を形成し、この回路基板１の電極３と金バンプ５との接合面に押圧力と超音波振動とを付与してフェイスダウン接合する場合、電極３が形成する回路基板１上での突起の上面の少なくとも一方向の寸法が、この方向に対応する金バンプ５の接合面の寸法より小さくなるようにする。
【選択図】 図１

Description

ＩＣチップ等のベアチップを回路基板に実装する場合に、チップの電極に形成したバンプを介してチップと回路基板とをフェイスダウン状態で挟持し、接合面に押圧力と超音波振動とを付与して金属間接合する超音波フリップチップ実装方法に関するものである。
ここで図８、図９、図１０および図１１に基づいて従来の超音波フリップチップ実装方法を説明する。図８はチップの電極にワイヤのボールボンディング工法を利用してバンプを形成する方法、図９は図８で示す方法でバンプを形成したチップを回路基板にフェイスダウン実装する方法を示す。
まず図８（ａ）において、キャピラリ２０１に保持された金等の金属から成るワイヤ２０２の先端に放電作用によりボール２０３を形成し、キャピラリ２０１を矢印アの方向に移動させることによりボール２０３をチップ２０４の電極２０５に押圧し接合する。この接合には熱圧着あるいはこれに矢印イの方向に超音波振動を加える方法がある。ここで２０６はパッシベーション膜と一般に呼ばれ、電極２０５の周辺に形成される絶縁保護皮膜である。
さらに図８（ｂ）で示すように、ワイヤ２０２と共にキャピラリ２０１を矢印ウの方向に移動させることによりワイヤ２０２を引きちぎり、電極２０５上にバンプ２０７を形成する。このようにして形成されたバンプ２０７は台座部２０７Ａと突出部２０７Ｂで構成された鋲形状を呈する。これを鋲状バンプと称する。
次にこのようにして鋲状バンプ２０７が形成されたチップ２０４の背面を、図９（ａ）で示すように接合ツール１０１で吸着保持し、回路基板２５１の方向（矢印エの方向）に移動させる。これにより鋲状バンプ２０７の突出部２０７Ｂの先端が回路基板２５１上に形成された電極２５２に当接し、僅かに潰れる。この潰れしろにより、複数の鋲状バンプ２０７に高さのばらつきがあっても、チップ２０４に形成された全ての鋲状バンプ２０７の先端を、対応する電極２５２に当接させることが可能となる。
さらに図９（ｂ）で示すように、接合ツール１０１で矢印エの方向に押圧しつつ回路基板２５１の主面と略平行方向（矢印オの方向）に超音波振動を発生させる。この動作により鋲状バンプ２０７は大きく変形して潰れ、突出部２０７Ｂがほぼ認められないような形状になる。
このような鋲状バンプ２０７の大きな変形により、バンプ内部の金属がバンプ表面の酸化皮膜等を破壊して表面に露出し、露出した新生面が回路基板２５１の電極２５２と接触し、この接触面に押圧力と超音波振動によるエネルギーが付与されることで金属間接合がなされる。このときのバンプの大きな変形が、強固な接合を得るのに大きく寄与していることが近年知られてきた。
次に、チップ上にバンプを形成し回路基板にフェイスダウン接合する他の方法を、図１０および図１１に基づいて説明する。まず図１０（ａ）で示すように、チップ２０４の電極２０５が在る方の面にめっき電極用金属膜２０８を形成し、さらに電極２０５の上部空間２１０を避けて所定の厚さにマスキング層２０９を形成する。
その後図１０（ｂ）で示すように、前記めっき電極用金属膜２０８を共通の電極として電気めっき処理を行い、電極２０５の上部に金属層２１１を形成する。さらに図１０（ｃ）で示すように前記マスキング層２０９とバンプ周辺の不要なめっき電極用金属膜２０８を除去することにより、金属層２１１によって角柱あるいは円柱形状のバンプを形成する。これをめっきバンプと称する。
次にこのようにしてめっきバンプ２１１が形成されたチップ２０４の背面を、図１１（ａ）で示すように接合ツール１０１で吸着保持し、回路基板２５１の方向（矢印エの方向）に移動させる。さらに図１１（ｂ）で示すように、接合ツール１０１で矢印エの方向に押圧しつつ回路基板２５１の主面と略平行方向（矢印オの方向）に超音波振動を発生させる。この動作によりめっきバンプ２１１は１０〜２０％程度潰れて金属間接合がなされる。
このようなめっきバンプは、接合前の状態から図１０（ｃ）に示すような形状を呈し、回路基板の電極との接合面である上面が平坦であるのが一般的である。したがってめっきバンプによる接合は、鋲状バンプによる接合のように接合時の大きな変形がなく、これに伴う新生面の露出も少ないため、超音波接合におけるめっきバンプの接合強度は鋲状バンプと比較して一般的に弱いことが知られている。そのためめっきバンプを用いた場合は、３５０℃程度あるいはこれ以上に加熱して押圧する熱圧着接合が主流であった。
そこで特許文献１では、この課題を解決するために図１２で示すような工夫を行っており、めっき層３０１が所定のめっき厚に達してからは、めっき条件（電流密度、めっき液攪拌速度、めっき液イオン濃度）をコントロールし、故意にメッキ層表面に凹凸３０１Ａを形成する方法が開示されている。
また、特許文献２においては図１３で示すように、チップの電極２５２の中央部に嵩上げ部材３０２を形成してからめっき電極用金属膜３０３を形成し、その上に電気めっきでバンプ３０４を形成することにより、バンプ３０４の上面に突起部３０４Ａを形成することが開示されている。
特開２００３−７７６２号公報（第３頁、図１） 特開２００１−１９６４１６号公報（第９頁、図５）
しかしながら図１２で示す特許文献１の方法では、バンプ上面に形成される凹凸が、先端が鋭い針形状の微細な突起群で構成されるため、接合相手である回路基板の電極に当接して初期荷重が加わった段階で潰れてしまい、超音波が付与される本接合時においては鋲状バンプのような大きな変形は望めない。
さらに、所定のめっき厚に達してからめっき条件を切換えて凹凸表面を形成する必要があり、通常のめっき作業においても緻密な管理を要するめっき条件管理を、さらに難易度が高く手間のかかるものにしてしまう。
また、図１３で示す特許文献２の方法では、図で模式的に示すように嵩上げ部材の形状がそのまま電気めっき上面に転写されたように反映されるものではなく、嵩上げ部材の側面方向にも電気めっき層が成長するため、嵩上げ部材の形状を工夫しても、電気めっき上面の極端な突起形状は望めない。
したがって、特許文献２における嵩上げ部材形成の目的である、超音波接合時にバンプの中央部から周縁部に向って接合が進行するようにすることが可能となるに止まり、特許文献１の結果と同様に、接合時のバンプの大きな変形は望めない。さらに、バンプ形成時において嵩上げ部材の形成ための複数の工程を追加することで、ウエハをダイシングする前のバンプ形成工程を大きな割合で増加させてしまう。
本発明は第１の態様として、チップの電極上に金バンプを形成し、このチップを実装する回路基板上に前記金バンプと接合する電極を形成し、この回路基板の電極と前記金バンプとの接合面に押圧力と超音波振動とを付与してフェイスダウン接合するフリップチップ実装方法であって、前記回路基板の電極が形成する回路基板上での突起の上面の少なくとも一方向の寸法が、この方向に対応する前記金バンプの接合面の寸法より小さいことを特徴とする超音波フリップチップ実装方法を提供する。
また第２の態様として、前記回路基板の電極が形成する突起の上面の少なくとも一方向の寸法が、この方向に対応する前記バンプの接合面の寸法の８０％以下であり、且つ前記突起の高さが、前記バンプの高さの５０％以上であることを特徴とする第１の態様として記載の超音波フリップチップ実装方法を提供する。
さらに第３の態様として、前記回路基板の電極の最終仕上げが、厚さが０．１５μｍ以上であり且つ純度が９９．５％以上の金めっきであることを特徴とする第１あるいは第２の態様のいずれかに記載の超音波フリップチップ実装方法を提供する。
本発明によれば、上面がほぼ平坦なめっきバンプを用いた接合であっても、鋲状バンプを用いた接合と同様に、接合時のバンプの大きな変形が得られ、この大きな変形によって酸化皮膜等の破壊と共に新生面の露出が発生し、超音波フリップチップ実装による強固な接合が実現できる。
これにより、めっきバンプによる超音波フリップチップ実装を安定して行うことが可能となり、鋲状バンプのようにバンプを１個ずつ形成する必要がなくなり、ウエハのダイシング前の多数のチップにある多数の電極に対して、めっきにより一括でバンプ形成することができ、近年の傾向であるフリップチップ実装用チップの多ピン化に対応すると共に経済的にも有利な方法が得られる。
図２は本発明による超音波フリップチップ実装方法で使用する回路基板の斜視図である。ここで１は回路基板、２は回路パターン、３は回路パターン２と接続された電極である。また図３は、図２で表わした回路基板１上の電極３のうち１個を拡大したものであり、超音波フリップチップ実装によってこの電極３に接続されるべきバンプ５を上空に描いてある。
この電極３は回路パターン２と同時に形成するが、回路基板１の絶縁基材表面からの高さを、バンプ５の高さに応じてコントロールして形成する。電極３の高さは、めっきバンプ５の高さの５０％以上とするため、バンプ高さＨ１を２０μｍとした本実施例の場合、電極３の高さＨ２を１２μｍとした。
また、電極の上面の一方向の寸法をこの方向に対応するバンプ５の接合面の寸法の８０％以下とするため、バンプの接合面の一方向の寸法Ｗ１を３６μｍとした本実施例の場合、この方向に対応する電極３の上面の寸法Ｗ２を２５μｍとした。ここで、バンプ５の接合面の他の方向の寸法Ｄ１とこの方向に対応する電極３の上面の寸法Ｄ２に関しては特に考慮しなかった。
バンプ５は従来技術に関して図１０に基づいて説明した方法で形成し、その上面がほぼ平坦な金バンプとした。また、電極３にはニッケル下地の金めっき処理を施し、この金めっき厚は超音波による接合性を確保するために０．１５μｍ以上とし、さらに、この金めっきの純度を９９．５％以上とした。ここでこの金めっきの純度は９９．９％以上が望ましいが、０．３％程度のコバルトを含む硬度の高い金めっきであっても純度９９．５％以上であればよい。
次に、超音波フリップチップ実装工程の概要を説明する。図４は一般的な超音波フリップチップ実装装置の主要部を示す図である。図４において、電気めっき法で形成したバンプ５を持つチップ４を、バンプ５の形成面を下にして接合ツール１０１で吸着保持する。吸着作用はエア流路１０６を利用して発生させた負圧による。
さらにステージ１０２上に回路基板１を載置して保持する。この保持は例えば吸着による方法があり、ステージ１０２に設けたエア流路１０２Ａに発生させた負圧により回路基板１を吸着して保持する。また他にも吸着作用を利用せずに回路基板１をステージ１０２上に凹設した浅い凹所に嵌合させ、回路基板１のステージ１０２上でのずれを阻止する場合もある。
次に、チップ４に形成されたバンプ５と回路基板１上の電極３とを位置合わせした後、接合ツール１０１を加圧手段１０７により矢印エの方向に下降させる。この結果バンプ５の接合面が電極３の上面に当接する。ここで発振器１０３が電気エネルギーを振動子１０４に出力し、振動子１０４は前記電気エネルギーを機械的な超音波振動に変換する。
さらに前記超音波振動はホーン１０５により矢印オ方向の縦波として伝達され、ホーン１０５に連結あるいは形成された接合ツール１０１に超音波振動を与える。このようにして、接合部に接合界面と平行方向の超音波振動を付与し、同時に接合界面に対して垂直に押圧する矢印エ方向の押圧力を加える。
これらの動作により行われる接合の様子を図１に基づいて詳細に説明する。図１は本発明に係る超音波フリップチップ実装の接合の状態を説明する断面図であり、図３で示したＷ１とＷ２との関係が認識できる方向に描いてある。図１において、１は回路基板、３は電極、４はチップ、５はバンプである。
図１（ａ）は接合前、図１（ｂ）は接合後の状態を示す。ここでは、前述したように電極３の高さＨ２とバンプ５の高さＨ１との関係はＨ２＞Ｈ１×０．５とし、電極３の上面の一方向の寸法Ｗ２とこの方向に対応するバンプ５の接合面の寸法Ｗ１との関係はＷ２＜Ｗ１×０．８としてある。
このような寸法の条件で接合を実施すると、図１（ｂ）のように電極３の上部がバンプ５の中に潜り込み、バンプ５を大きく変形させる。これに伴いバンプ５内部の金属がバンプ５表面の酸化皮膜等を破壊しながら表面に露出し、超音波振動と押圧力による接合面の金属間接合が強固なものとなる。
次に本実施例で得られたデータを開示する。本実施例では前述した条件に加え、超音波振動の周波数を４０ｋＨｚ、加振時間を０．５秒とし、実装後の接合部の剪断強度評価を行った。また図１（ｂ）で示すように、実装後の状態における電極３の上面とバンプ５の形成面６との間隔即ちバンプ潰れ部高さをＨ３とし、Ｈ１−Ｈ３を変形量ΔＨとした。
まず、接合時の温度と超音波振動の全振幅（Ｐ−Ｐ）とを夫々２レベル設け、前記変形量ΔＨと剪断強度との関係を評価した。その結果は図５で示すグラフのようになり、温度による影響を評価すると、常温（２０〜２５℃）では変形量ΔＨが１０μｍ以上になってから安定した高い剪断強度を示した。また、加熱（チップ４側が１５０℃、回路基板１側が４５℃）では変形量ΔＨが５μｍ以上で安定した高い剪断強度を示した。
また、超音波振動の振幅による影響を評価すると、加熱環境では振幅が変ってもほとんど差異がなく、常温では、全振幅１．５μｍの場合は剪断強度が６０ＭＰａ程度しか得られなかったのに対して、全振幅３μｍの場合は７０ＭＰａを超える剪断強度が得られた。
一方本発明のようにバンプを潰す方向に変形させると、バンプが横方向に広がって隣接するバンプとの短絡を招く可能性が生じる。そこで本実施例の条件で、バンプ潰れ部高さと隣接するバンプ間の間隙寸法との相互関係を測定した。その結果は図６で示すグラフのようになり、バンプが潰れてバンプ潰れ部高さ（図１（ｂ）で示すＨ３の寸法）が低くなるにしたがって、バンプ間の間隙寸法は小さくなる。
一般的にはバンプ間の間隙寸法は１０〜１５μｍ程度必要とされていることから、本実施例の場合バンプ潰れ部高さＨ３が１０μｍ程度になるところが限界であると図６から読み取れる。ここでバンプの高さＨ１が２０μｍであることから、変形量ΔＨ（ΔＨ＝Ｈ１−Ｈ３）は１０μｍが限界であることがわかる。したがって図５と図６の結果から、本実施例での適切なバンプの変形量ΔＨは５μｍ〜１０μｍであることがわかり。さらに接合の諸条件が決定する前に形成するのが通常である回路基板１の電極３は、少なくともその突起の高さが対応するバンプ５の高さの５０％以上必要であることがわかる。
またこの評価から、接合部を本実施例のような形態にして、バンプ５の変形量ΔＨを適切に管理することにより、例えばチップ４側を１５０℃、回路基板１側を４５℃にし、全振幅３μｍの超音波振動を付与することで、鋲状バンプの接合強度に匹敵する剪断強度７０〜９０ＭＰａの非常に強固な接合が得られることがわかる。
また本実施形態では、電極３の形状が略直方体であり、回路基板１の基材表面から電極３上面までの全体の高さで高さＨ２の突起を形成しているが、図７（ａ）で示すように電極７に段差７Ａを設け、この段差７Ａの上部を突起としても同様の作用を奏することは言うまでもない。
加えて本実施形態では、図３で示すように回路パターンの幅よりも電極３の幅Ｗ２の方を若干大きくしているが、回路パターンの幅を電極の幅と同じにしてもよいし、図７（ｂ）で示すように電極８の幅を回路パターン２の幅よりも小さくすることで、電極が形成する突起の上面の少なくとも一方向の寸法を、この方向に対応するバンプの接合面の寸法より小さくしてもよい。
本発明の１実施形態の接合状態を示す断面図 本発明の１実施形態の回路基板を示す斜視図 本発明の１実施形態の電極の詳細を示す斜視図 本発明の１実施形態の超音波フリップチップ実装装置を示す側面図 本発明の１実施形態の評価結果を示すグラフ 本発明の１実施形態の評価結果を示すグラフ 本発明の他の実施形態を示す斜視図 従来の技術を示す断面図 従来の技術を示す側面図 従来の技術を示す断面図 従来の技術を示す側面図 従来の技術を示す断面図 従来の技術を示す断面図
符号の説明
１ 回路基板
２ 回路パターン
３ 電極
４ チップ
５ バンプ
６ バンプ形成面
７ 電極
８ 電極
１０１ 接合ツール
１０２ ステージ
１０３ 発振器
１０４ 振動子
１０５ ホーン
１０６ エア流路
１０７ 加圧手段

Claims (3)

  1. チップの電極上に金バンプを形成し、このチップを実装する回路基板上に前記金バンプと接合する電極を形成し、この回路基板の電極と前記金バンプとの接合面に押圧力と超音波振動とを付与してフェイスダウン接合するフリップチップ実装方法であって、前記回路基板の電極が形成する回路基板上での突起の上面の少なくとも一方向の寸法が、この方向に対応する前記金バンプの接合面の寸法より小さいことを特徴とする超音波フリップチップ実装方法。
  2. 前記回路基板の電極が形成する突起の上面の少なくとも一方向の寸法が、この方向に対応する前記バンプの接合面の寸法の８０％以下であり、且つ前記突起の高さが、前記バンプの高さの５０％以上であることを特徴とする請求項１に記載の超音波フリップチップ実装方法。
  3. 前記回路基板の電極の最終仕上げが、厚さが０．１５μｍ以上であり且つ純度が９９．５％以上の金めっきであることを特徴とする請求項１あるいは請求項２のいずれかに記載の超音波フリップチップ実装方法。


JP2003305578A 2003-08-29 2003-08-29 超音波フリップチップ実装方法 Pending JP2005079211A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003305578A JP2005079211A (ja) 2003-08-29 2003-08-29 超音波フリップチップ実装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003305578A JP2005079211A (ja) 2003-08-29 2003-08-29 超音波フリップチップ実装方法

Publications (1)

Publication Number Publication Date
JP2005079211A true JP2005079211A (ja) 2005-03-24

Family

ID=34408892

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003305578A Pending JP2005079211A (ja) 2003-08-29 2003-08-29 超音波フリップチップ実装方法

Country Status (1)

Country Link
JP (1) JP2005079211A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006294665A (ja) * 2005-04-06 2006-10-26 Sharp Corp 半導体装置及びその製造方法
JP2007103735A (ja) * 2005-10-05 2007-04-19 Nec Electronics Corp 半導体装置
JP2008098384A (ja) * 2006-10-11 2008-04-24 Denso Corp 半導体パッケージの製造装置及び半導体パッケージの製造方法
US7470996B2 (en) 2005-07-27 2008-12-30 Denso Corporation Packaging method
JP2011258921A (ja) * 2010-06-10 2011-12-22 Stats Chippac Ltd 部分パット上にバンプを有するフリップチップ相互接続構造を形成する半導体デバイスおよびその方法
US9125332B2 (en) 2008-03-25 2015-09-01 Stats Chippac, Ltd. Filp chip interconnection structure with bump on partial pad and method thereof

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006294665A (ja) * 2005-04-06 2006-10-26 Sharp Corp 半導体装置及びその製造方法
US7470996B2 (en) 2005-07-27 2008-12-30 Denso Corporation Packaging method
JP2007103735A (ja) * 2005-10-05 2007-04-19 Nec Electronics Corp 半導体装置
JP2008098384A (ja) * 2006-10-11 2008-04-24 Denso Corp 半導体パッケージの製造装置及び半導体パッケージの製造方法
US9125332B2 (en) 2008-03-25 2015-09-01 Stats Chippac, Ltd. Filp chip interconnection structure with bump on partial pad and method thereof
US9345148B2 (en) 2008-03-25 2016-05-17 Stats Chippac, Ltd. Semiconductor device and method of forming flipchip interconnection structure with bump on partial pad
JP2011258921A (ja) * 2010-06-10 2011-12-22 Stats Chippac Ltd 部分パット上にバンプを有するフリップチップ相互接続構造を形成する半導体デバイスおよびその方法

Similar Documents

Publication Publication Date Title
JPH10275827A (ja) フェイスダウンボンディング用リードフレーム
JP2003243436A (ja) バンプの形成方法、バンプ付き半導体素子及びその製造方法、半導体装置及びその製造方法、回路基板並びに電子機器
JPH03183139A (ja) ワイヤボンディング方法
JPH08264540A (ja) バンプ構造、バンプ製造用キャピラリ及びバンプ製造方 法
JP2005079211A (ja) 超音波フリップチップ実装方法
WO2014077044A1 (ja) フリップチップ接合方法、および当該フリップチップ接合方法を含むことを特徴とする固体撮像装置の製造方法
JP2005093581A (ja) 超音波フリップチップ実装方法
JPH1012669A (ja) フリップチップの接続方法
JPH1174315A (ja) ボンディング装置及びボンディング方法
JP4041045B2 (ja) 超音波フリップチップ接合方法
JP2821777B2 (ja) フリップチップ用ｉｃ及びその製造方法
JP2001189339A (ja) 半導体チップ素子、半導体チップ素子実装装置及び実装方法
JP2002280416A (ja) フレキシブル配線板とｉｃチップとのマトリックス接合方法
JP3196845B2 (ja) バンプ電極形成方法
JP2002016168A (ja) 実装用基板およびそれを用いた半導体モジュール
JP2003282629A (ja) 超音波フリップチップ実装方法
JP2005286049A (ja) 超音波フリップチップ接合方法および接合装置
JP4286689B2 (ja) バンプボンディング方法及びその装置
JP2004014715A (ja) チップボンディング方法、及びチップボンディング装置
JP2004303952A (ja) 接合方法および接合装置
JP2000150556A (ja) バンプ電極形成方法
JP2002299374A (ja) 半導体装置及びその製造方法
JPH1074767A (ja) 微細ボールバンプ形成方法及び装置
JP2003007773A (ja) ボンディングツールおよびボンディング方法
JPH0341744A (ja) 超音波ワイヤボンディング法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050316

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060712

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060725

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20061121