JP2005093581A - 超音波フリップチップ実装方法 - Google Patents

超音波フリップチップ実装方法 Download PDF

Info

Publication number
JP2005093581A
JP2005093581A JP2003322615A JP2003322615A JP2005093581A JP 2005093581 A JP2005093581 A JP 2005093581A JP 2003322615 A JP2003322615 A JP 2003322615A JP 2003322615 A JP2003322615 A JP 2003322615A JP 2005093581 A JP2005093581 A JP 2005093581A
Authority
JP
Japan
Prior art keywords
chip
circuit board
bump
bonding
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003322615A
Other languages
English (en)
Inventor
Naoto Nakatani
直人 中谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Avionics Co Ltd
Original Assignee
Nippon Avionics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Avionics Co Ltd filed Critical Nippon Avionics Co Ltd
Priority to JP2003322615A priority Critical patent/JP2005093581A/ja
Publication of JP2005093581A publication Critical patent/JP2005093581A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • H01L2224/113Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134Stud bumping, i.e. using a wire-bonding apparatus
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • H01L2224/1147Manufacturing methods using a lift-off mask
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319Arrangement of the layer connectors prior to mounting
    • H01L2224/83192Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01078Platinum [Pt]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01079Gold [Au]

Landscapes

  • Wire Bonding (AREA)

Abstract

【課題】 上面が平坦なめっきバンプを用いた場合でも、超音波フリップチップ実装による接合を強固なものにする。
【解決手段】 チップ3の電極上あるいは回路基板1の電極上のいずれか一方、又はこれらの両方に金バンプ4を形成し、このチップ3と回路基板1とを金バンプ4を介して挟持し、接合面に押圧力と超音波振動とを付与してフェイスダウン接合する場合、非導電性フィラー6を含む熱硬化性の非導電性樹脂5を用意し、接合面に前記非導電性樹脂からなる層を予め形成しておく。
【選択図】 図1

Description

ICチップ等のベアチップを回路基板に実装する場合に、バンプを介してチップと回路基板とをフェイスダウン状態で挟持し、接合面に押圧力と超音波振動とを付与して金属間接合する超音波フリップチップ実装方法に関するものである。
ここで図4、図5、図6および図7に基づいて従来の超音波フリップチップ実装方法を説明する。図4はチップの電極にワイヤのボールボンディング工法を利用してバンプを形成する方法、図5は図4で示す方法でバンプを形成したチップを回路基板にフェイスダウン実装する方法を示す。
まず図4(a)において、キャピラリ201に保持された金等の金属から成るワイヤ202の先端に放電作用によりボール203を形成し、キャピラリ201を矢印アの方向に移動させることによりボール203をチップ204の電極205に押圧し接合する。この接合には熱圧着あるいはこれに矢印イの方向に超音波振動を加える方法がある。ここで206はパッシベーション膜と一般に呼ばれ、電極205の周辺に形成される絶縁保護皮膜である。
さらに図4(b)で示すように、ワイヤ202と共にキャピラリ201を矢印ウの方向に移動させることによりワイヤ202を引きちぎり、電極205上にバンプ207を形成する。このようにして形成されたバンプ207は台座部207Aと突出部207Bで構成された鋲形状を呈する。これを鋲状バンプと称する。
次にこのようにして鋲状バンプ207が形成されたチップ204の背面を、図5で示すように接合ツール101で吸着保持し、回路基板251の方向(矢印エの方向)に移動させる。これにより図5(a)のように鋲状バンプ207の突出部207Bの先端が回路基板251上に形成された電極252に当接し、僅かに潰れる。この潰れしろにより、複数の鋲状バンプ207に高さのばらつきがあっても、チップ204に形成された全ての鋲状バンプ207の先端を、対応する電極252に当接させることが可能となる。
さらに図5(b)で示すように、接合ツール101で矢印エの方向に押圧しつつ回路基板251の主面と略平行方向(矢印オの方向)に超音波振動を発生させる。この動作により鋲状バンプ207は大きく変形して潰れ、突出部207Bがほぼ認められないような形状になる。
このような鋲状バンプ207の大きな変形により、バンプ内部の金属がバンプ表面の酸化皮膜等を破壊して表面に露出し、露出した新生面が回路基板251の電極252と接触し、この接触面に押圧力と超音波振動によるエネルギーが付与されることで金属間接合がなされる。このときのバンプの大きな変形が、強固な接合を得るのに大きく寄与していることが近年知られてきた。
次に、チップ上にバンプを形成し回路基板にフェイスダウン接合する他の方法を、図6および図7に基づいて説明する。まず図6(a)で示すように、チップ204の電極205が在る方の面にめっき電極用金属膜208を形成し、さらに電極205の上部空間210を避けて所定の厚さにマスキング層209を形成する。
その後図6(b)で示すように、前記めっき電極用金属膜208を共通の電極として電気めっき処理を行い、電極205の上部に金属層211を形成する。さらに図6(c)で示すように前記マスキング層209とバンプ周辺の不要なめっき電極用金属膜208を除去することにより、金属層211によって角柱あるいは円柱形状のバンプを形成する。これをめっきバンプと称する。
次にこのようにしてめっきバンプ211が形成されたチップ204の背面を、図7(a)で示すように接合ツール101で吸着保持し、回路基板251の方向(矢印エの方向)に移動させる。さらに図7(b)で示すように、接合ツール101で矢印エの方向に押圧しつつ回路基板251の主面と略平行方向(矢印オの方向)に超音波振動を発生させる。この動作によりめっきバンプ211は10〜20%程度潰れて金属間接合がなされる。
このようなめっきバンプは、接合前の状態から図6(c)に示すような形状を呈し、回路基板の電極との接合面である上面が平坦であるのが一般的である。また、図4で示す鋲状バンプ207の場合は、台座部207Aの高さが約30μmで突出部207Bの高さが30〜50μmのものが一般的であるのに対し、図6で示すめっきバンプ211の場合は、高さが数μmのものから数十μmのものまでの広い範囲が一般に生産されている。
したがってめっきバンプによる接合は、鋲状バンプによる接合のように接合時の大きな変形がなく、これに伴う新生面の露出も少ないため、超音波接合におけるめっきバンプの接合強度は鋲状バンプと比較して一般的に弱いことが知られている。さらに前述のようにめっきバンプ211のバンプ高さが10μmより低い場合は、その差が顕著に現れる。そのため、めっきバンプを用いた場合は、350℃程度あるいはこれ以上に加熱して押圧する熱圧着接合が主流であった。
そこで特許文献1では、この課題を解決するために図8で示すような工夫を行っており、めっき層301が所定のめっき厚に達してからは、めっき条件(電流密度、めっき液攪拌速度、めっき液イオン濃度)をコントロールし、故意にメッキ層表面に凹凸301Aを形成する方法が開示されている。
また、特許文献2においては図9で示すように、チップの電極252の中央部に嵩上げ部材302を形成してからめっき電極用金属膜303を形成し、その上に電気めっきでバンプ304を形成することにより、バンプ304の上面に突起部304Aを形成することが開示されている。
特開2003−7762号公報(第3頁、図1) 特開2001−196416号公報(第9頁、図5)
しかしながら図8で示す特許文献1の方法では、バンプ上面に形成される凹凸301Aが、先端が鋭い針形状の微細な突起群で構成されるため、接合相手である回路基板の電極に当接して初期荷重が加わった段階で潰れてしまい、超音波が付与される本接合時においては鋲状バンプのような大きな変形は望めない。
さらに、所定のめっき厚に達してからめっき条件を切換えて凹凸表面を形成する必要があり、通常のめっき作業においても緻密な管理を要するめっき条件管理を、さらに難易度が高く手間のかかるものにしてしまう。
また、図9で示す特許文献2の方法では、図で模式的に示すように嵩上げ部材302の形状がそのまま電気めっき上面に転写されたように反映されるものではなく、嵩上げ部材302の側面方向にも電気めっき層が成長するため、嵩上げ部材302の形状を工夫しても、電気めっき上面の極端な突起形状は望めない。
したがって、特許文献2における嵩上げ部材形成の目的である、超音波接合時にバンプの中央部から周縁部に向って接合が進行するようにすることが可能となるに止まり、特許文献1の結果と同様に、接合時のバンプの大きな変形は望めない。さらに、バンプ形成時において嵩上げ部材302の形成ための複数の工程を追加することで、ウエハをダイシングする前のバンプ形成工程を大きな割合で増加させてしまう。
また、電気めっき層からなるバンプ304の厚さを薄くした場合には、嵩上げ部材302の上方部分だけしか回路基板の電極と接合しないので、超音波接合として十分な接合強度を確保できない。
本発明は第1の態様として、チップ若しくは回路基板のいずれか一方又はこれらの両方の電極上に金バンプを形成し、この金バンプを介してチップと回路基板とをフェイスダウン状態で挟持し、接合面に押圧力と超音波振動とを付与して接合する場合に、粒状の非導電性フィラーを含む熱硬化性の非導電性樹脂を用意する工程と、接合の前に、チップ若しくは回路基板のいずれか一方又はこれらの両方の接合面に、前記非導電性樹脂からなる層を予め形成する工程とを含むことを特徴とする超音波フリップチップ実装方法を提供する。
また第2の態様として、前記非導電性樹脂が、シリカを主成分とする平均粒径0.3〜0.5μmの非導電性フィラーを40重量%以上含んだエポキシ系の非導電性樹脂であることを特徴とする第1の態様として記載の超音波フリップチップ実装方法を提供する。
さらに第3の態様として、前記チップ若しくは前記回路基板のいずれか一方の電極には、上面が略平坦であり高さが3μm以上の電気めっき法による金バンプが形成され、他方の電極には、最終仕上げとして厚さ0.15μm以上の金めっきが施されていることを特徴とする第1あるいは第2のいずれかの態様として記載の超音波フリップチップ実装方法を提供する。
加えて第4の態様として、前記チップと前記回路基板の両方の電極に、上面が略平坦であり高さが3μm以上の電気めっき法による金バンプが形成されていることを特徴とする第1あるいは第2のいずれかの態様として記載の超音波フリップチップ実装方法を提供する。
本発明によれば、粒状の非導電性フィラーが金バンプの上面に食い込みさらに撹乱するので、上面がほぼ平坦なめっきバンプを用いた超音波接合であっても、鋲状バンプを用いた接合と同様に、バンプの接合面(上面)の酸化皮膜等の破壊と新生面の露出が発生し、超音波フリップチップ実装による強固な接合が実現できる。
また、前記非導電性フィラーを粒径0.3〜0.5μmとし、エポキシ系非導電性樹脂の中に拡散配置しておくことにより、めっき厚3μm程度の薄いめっきバンプであっても強固な接合が可能となり、さらに、接合後前記エポキシ系非導電性樹脂を硬化させることで、接合部を補強し、封止することが可能となる。
これにより、めっきバンプによる超音波フリップチップ実装を安定して行うことが可能となり、鋲状バンプのようにバンプを1個ずつ形成する必要がなくなり、ウエハのダイシング前の多数のチップにある多数の電極に対して、めっきにより一括でバンプ形成することができ、近年の傾向であるフリップチップ実装用チップの多ピン化に対応すると共に経済的にも有利な方法が得られる。
図1は本発明による超音波フリップチップ実装方法で使用するチップと回路基板の断面図である。ここで1は回路基板、2は回路基板の電極、3はチップ、4はチップの電極上に電気めっき法で形成された金バンプである。また、図1(a)は接合前、図1(b)は接合後の状態を示している。
ここで回路基板1の電極2は回路基板上の回路パターン(図示せず)と同時に形成するが、超音波による接合性を良好にするため、最終仕上げとして厚さ0.15μm以上の金めっきが施されている。また、金バンプ4は高さHを3μm以上としている。
さらに回路基板1の接合面にはエポキシ系の非導電性樹脂5を塗布してあり、この中には粒径0.3〜0.5μmのシリカを主成分とする非導電性フィラー6が40重量%以上含まれている。ここで、非導電性樹脂5は液状のものを塗布してもよいし、半固化状態のシート材として用意し、これを載置してもよい。
次に、超音波フリップチップ実装工程の概要を説明する。図2は一般的な超音波フリップチップ実装装置の主要部を示す図である。図2において、電気めっき法で形成した金バンプ4を持つチップ3を、金バンプ4の形成面を下にして接合ツール101で吸着保持する。吸着作用はエア流路106を利用して発生させた負圧による。
さらにステージ102上に回路基板1を載置して保持する。この保持は例えば吸着による方法があり、ステージ102に設けたエア流路102Aに発生させた負圧により回路基板1を吸着して保持する。また他にも吸着作用を利用せずに回路基板1をステージ102上に凹設した浅い凹所に嵌合させ、回路基板1のステージ102上でのずれを阻止する場合もある。
次に、チップ3に形成された金バンプ4と回路基板1上の電極2とを位置合わせした後、接合ツール101を加圧手段107により矢印エの方向に下降させる。この結果金バンプ4の接合面が電極2の上面に当接する。ここで発振器103が電気エネルギーを振動子104に出力し、振動子104は前記電気エネルギーを機械的な超音波振動に変換する。
さらに前記超音波振動はホーン105により矢印オ方向の縦波として伝達され、ホーン105に連結あるいは形成された接合ツール101に超音波振動を与える。このようにして、接合部に接合界面と平行方向の超音波振動を付与し、同時に接合界面に対して垂直に押圧する矢印エ方向の押圧力を加える。
これらの動作により行われる接合の様子を図1に基づいて詳細に説明する。まず図1(a)で示すように、塗布された非導電性樹脂5の中には非導電性フィラー6が含まれており、これら非導電性フィラー6の含有比率が所定の値(本実施例の場合40重量%以上)に調整されているので、電極2の上方には必ず複数の非導電性フィラー6が存在している。
次に図1(b)で示すように、チップ3が下方(矢印エ方向)に押圧され、矢印オ方向の超音波振動が付与されると、非導電性フィラーが接合面に挟まれて金バンプ4に食い込み、さらに前記超音波振動が作用して金バンプ4を撹乱する。これにより、金バンプ4の接合面にあった酸化皮膜等の異物膜が破壊され、金バンプ4の接合面に新生面が露出し、電極2との強固な金属間接合がなされる。また、接合ののち硬化させることで、この非導電性樹脂5を接合後の機械的補強とし、さらにまた接合部に湿気や酸素が直接触れないような封止材とする。
本実施形態では、非導電性樹脂5が回路基板1側に塗布された例を示したが、図3(a)で示すようにチップ3側に塗布あるいは形成してもよい。また本実施例では金バンプ4をチップ3側に形成したが、図3(b)で示すように回路基板1側に形成してもよいし、図3(c)で示すようにチップ3側と回路基板1側の両方に形成しても同様の効果を奏する。
本発明の1実施形態の接合状態を示す断面図 本発明の1実施形態の超音波フリップチップ実装装置を示す側面図 本発明の他の実施形態の構成を示す断面図 従来の技術を示す断面図 従来の技術を示す側面図 従来の技術を示す断面図 従来の技術を示す側面図 従来の技術を示す断面図 従来の技術を示す断面図
符号の説明
1 回路基板
2 電極
3 チップ
4 金バンプ
5 非導電性樹脂
6 非導電性フィラー
101 接合ツール
102 ステージ
103 発振器
104 振動子
105 ホーン
106 エア流路
107 加圧手段

Claims (4)

  1. チップ若しくは回路基板のいずれか一方又はこれらの両方の電極上に金バンプを形成し、この金バンプを介してチップと回路基板とをフェイスダウン状態で挟持し、接合面に押圧力と超音波振動とを付与して接合するフリップチップ実装方法であって、粒状の非導電性フィラーを含む熱硬化性の非導電性樹脂を用意する工程と、接合の前に、チップ若しくは回路基板のいずれか一方又はこれらの両方の接合面に、前記非導電性樹脂からなる層を予め形成する工程とを含むことを特徴とする超音波フリップチップ実装方法。
  2. 前記非導電性樹脂が、シリカを主成分とする平均粒径0.3〜0.5μmの非導電性フィラーを40重量%以上含んだエポキシ系の非導電性樹脂であることを特徴とする請求項1に記載の超音波フリップチップ実装方法。
  3. 前記チップ若しくは前記回路基板のいずれか一方の電極には、上面が略平坦であり高さが3μm以上の電気めっき法による金バンプが形成され、他方の電極には、最終仕上げとして厚さ0.15μm以上の金めっきが施されていることを特徴とする請求項1あるいは請求項2のいずれかに記載の超音波フリップチップ実装方法。
  4. 前記チップと前記回路基板の両方の電極に、上面が略平坦であり高さが3μm以上の電気めっき法による金バンプが形成されていることを特徴とする請求項1あるいは請求項2のいずれかに記載の超音波フリップチップ実装方法。


JP2003322615A 2003-09-16 2003-09-16 超音波フリップチップ実装方法 Pending JP2005093581A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003322615A JP2005093581A (ja) 2003-09-16 2003-09-16 超音波フリップチップ実装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003322615A JP2005093581A (ja) 2003-09-16 2003-09-16 超音波フリップチップ実装方法

Publications (1)

Publication Number Publication Date
JP2005093581A true JP2005093581A (ja) 2005-04-07

Family

ID=34453911

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003322615A Pending JP2005093581A (ja) 2003-09-16 2003-09-16 超音波フリップチップ実装方法

Country Status (1)

Country Link
JP (1) JP2005093581A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7367108B2 (en) 2005-12-20 2008-05-06 Fujitsu Limited Method of bonding flying leads
US7582553B2 (en) 2005-12-20 2009-09-01 Fujitsu Limited Method of bonding flying leads

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7367108B2 (en) 2005-12-20 2008-05-06 Fujitsu Limited Method of bonding flying leads
US7582553B2 (en) 2005-12-20 2009-09-01 Fujitsu Limited Method of bonding flying leads

Similar Documents

Publication Publication Date Title
JP4190525B2 (ja) 半導体装置の製造方法
JP2001313314A (ja) バンプを用いた半導体装置、その製造方法、および、バンプの形成方法
JP2001267359A (ja) 半導体装置の製造方法及び半導体装置
US7134588B2 (en) Bonding tool for ultrasonic bonding and method of ultrasonic bonding
JP2735022B2 (ja) バンプ製造方法
JPH0927516A (ja) 電子部品の接続構造
JPWO2005069364A1 (ja) 実装済基板、電子部品実装方法、電子部品、及び配線基板
JP5476891B2 (ja) 超音波フリップチップ実装方法および超音波実装装置
JP2005093581A (ja) 超音波フリップチップ実装方法
JP2005079211A (ja) 超音波フリップチップ実装方法
JPH09172021A (ja) 半導体装置、半導体装置の製造方法及び実装方法
JP2010258302A (ja) 超音波フリップチップ実装方法およびそれに用いられる基板
JP2001189339A (ja) 半導体チップ素子、半導体チップ素子実装装置及び実装方法
JP4041045B2 (ja) 超音波フリップチップ接合方法
JPH1174315A (ja) ボンディング装置及びボンディング方法
JP2003282629A (ja) 超音波フリップチップ実装方法
JPH11284019A (ja) 半導体装置
JP4154410B2 (ja) 半導体装置の製造方法
JP2002299374A (ja) 半導体装置及びその製造方法
JP4208867B2 (ja) 半導体装置の製造方法
JP2007234960A (ja) 電子デバイスおよびその製造方法
JP2003234427A (ja) 配線基板、それを用いた半導体装置、それらの製造方法
JP2005150441A (ja) チップ積層型半導体装置およびその製造方法
JPS6178128A (ja) 半導体装置およびその製造において用いるボンデイングツ−ル
JP2007103735A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Effective date: 20050316

Free format text: JAPANESE INTERMEDIATE CODE: A621

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060712

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060725

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060912

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061017

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070306