JP2001189339A - 半導体チップ素子、半導体チップ素子実装装置及び実装方法 - Google Patents

半導体チップ素子、半導体チップ素子実装装置及び実装方法

Info

Publication number
JP2001189339A
JP2001189339A JP2000273829A JP2000273829A JP2001189339A JP 2001189339 A JP2001189339 A JP 2001189339A JP 2000273829 A JP2000273829 A JP 2000273829A JP 2000273829 A JP2000273829 A JP 2000273829A JP 2001189339 A JP2001189339 A JP 2001189339A
Authority
JP
Japan
Prior art keywords
semiconductor chip
bump
stud
chip element
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000273829A
Other languages
English (en)
Other versions
JP3655179B2 (ja
Inventor
Norio Kainuma
則夫 海沼
Shunji Baba
俊二 馬場
Hidehiko Kira
秀彦 吉良
Toru Okada
徹 岡田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2000273829A priority Critical patent/JP3655179B2/ja
Publication of JP2001189339A publication Critical patent/JP2001189339A/ja
Application granted granted Critical
Publication of JP3655179B2 publication Critical patent/JP3655179B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1405—Shape
    • H01L2224/14051—Bump connectors having different shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 本発明は超音波接合されて実装された半導体
チップ素子に対するアンダーフィルの充填性の向上を図
ることを課題とする。 【解決手段】 シリコン製のチップ本体１０１と、この
下面１０１ａ上のスタッドバンプ群１１７とよりなる。
信号用のスタッドバンプ１１３はＡｕ製である。電源用
のスタッドバンプ１１４、グランド用のスタッドバンプ
１１５、ダミーのスタッドバンプ１１６は、Ａｕ・パラ
ジウム合金製であり、信号用のスタッドバンプ１１３よ
り硬く、超音波接合のときに潰れにくい。半導体チップ
素子１００が実装された状態で、チップ本体１０１の下
面１０１ａと回路基板１２０の上面１２０ａとの間に約
３０μｍの隙間１１８が確保される。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は超音波ボンディング
が適用される半導体チップ素子、半導体チップ素子実装
構造及び半導体チップ素子実装装置及び実装方法に関す
る。
【０００２】
【従来の技術】図１（Ａ）は超音波ボンディングが適用
される従来の半導体チップ素子１０を示す。半導体チッ
プ素子１０は、シリコン製のチップ本体１１の下面１１
ａに集積回路１２が形成してあり、同じく下面１１ａの
周囲の各Ａｌ製の電極１３上に信号用のスタッドバンプ
１４、電源用のスタッドバンプ１５、グランド用のスタ
ッドバンプ（図示せず）、ダミーのスタッドバンプ（図
示せず）が形成してある構造である。信号用のスタッド
バンプ１４、電源用のスタッドバンプ１５、グランド用
のスタッドバンプ（図示せず）、ダミーのスタッドバン
プ（図示せず）は、半導体チップ素子１０の回路基板３
０への接続部分の電気抵抗を低くするため、全て、純度
が９９．９９％であるＡｕ製である。なお、全てのスタ
ッドバンプ１４、１５は、キャピラリの先端よりＡｕワ
イヤの端を出し、キャピラリをワイヤボンディング時と
同様に動作させることによって形成したものである。
【０００３】この半導体チップ素子１０は、図１（Ｂ）
に示すように、テーブル２０上に固定してある回路基板
３０上に、フェイスダウンの姿勢で、各スタッドバンプ
１４、１５を対応するＡｕ製の電極３１に合うように位
置合わせして搭載し、常温下で半導体チップ素子１０を
ツール２１で加圧すると共に超音波を例えば数秒間印加
することによって、Ａｕ同士のスタッドバンプ１４、１
５と電極３１とが界面をすり合わされて、スタッドバン
プ１４、１５が電極３１と超音波接合される。
【０００４】この後、器具を使用して、図１（Ｃ）に示
すように、半導体チップ素子１０の下面側の隙間４０内
にエポキシ樹脂であるアンダーフィル４１が注入され、
この後に、アンダーフィル４１が熱硬化される。
【０００５】半導体チップ素子１０は、図１（Ｃ）に示
すように、スタッドバンプ１４、１５が電極３１と超音
波接合され、隙間４０内がエポキシ樹脂であるアンダー
フィル４１が充填された状態で、回路基板３０上に実装
してある。アンダーフィル４１は、半導体チップ素子１
０の回路基板３０への接合を補助し、且つ、集積回路１
２を保護する。
【０００６】
【発明が解決しようとする課題】ここで、純度が９９．
９９％であるＡｕは、ビッカース硬度が７５Ｈｖと柔ら
かい。このため、場合によっては、超音波接合のときに
スタッドバンプ１４、１５がひどく潰れ、上記の隙間４
０の寸法Ａが約１０μｍと狭くなってしまい、アンダー
フィル４１が隙間４０内に十分に入り込まず、図１
（Ｃ）に示すように、アンダーフィル未充填部４２がで
きてしまう。
【０００７】アンダーフィル未充填部４２ができると、
アンダーフィル４１の効果が低下してしまい、半導体チ
ップ素子１０の回路基板３０上への実装の信頼性が低下
してしまう。
【０００８】ここで、スタッドバンプ１４、１５を高さ
を高くして形成すると、上記の隙間４０の寸法Ａを１０
μｍより大きくすることは可能である。しかし、スタッ
ドバンプはワイヤボンディングと同様にして形成される
ため、スタッドバンプの高さ寸法ｈを増やすと、スタッ
ドバンプの径ｄも大きくなってしまう。一方、スタッド
バンプの並びのピッチ等の点から、スタッドバンプの径
には制限があり、よって、スタッドバンプの高さ寸法を
増やすことには限度がある。
【０００９】そこで、本発明は、上記の条件の下で、上
記課題を解決した半導体チップ素子、半導体チップ素子
実装装置及び実装方法を提供することを目的とする。
【００１０】
【課題を解決するための手段】上記課題を解決するため
に、請求項１の発明は、チップ本体と、該チップ本体の
バンプ形成面に分散して並んでいる信号用スタッドバン
プ及び非信号用スタッドバンプとよりなり、超音波接合
される半導体チップ素子において、上記非信号用スタッ
ドバンプは、上記信号用スタッドバンプより硬度の高い
材質製である構成としたものである。超音波接合時にお
ける非信号用スタッドバンプの潰れの程度が小さく、よ
って、実装された状態でチップ本体の下面側に従来に比
べて広い間隙が確保され、アンダーフィルの充填性が向
上する。
【００１１】請求項２の発明は、チップ本体と、該チッ
プ本体のバンプ形成面に分散して並んでいるスタッドバ
ンプとよりなり、超音波接合される半導体チップ素子に
おいて、上記チップ本体のバンプ形成面に、メッキバン
プを有し、該メッキバンプに重ねて上記スタッドバンプ
を有する構成としたものである。メッキバンプは超音波
接合時に潰れにくい。よって、実装された状態でチップ
本体の下面側に従来に比べて広い間隙が確保され、アン
ダーフィルの充填性が向上する。
【００１２】請求項３の発明は、チップ本体と該チップ
本体のバンプ形成面に並んでいるスタッドバンプとより
なる半導体チップ素子をボンディングツールによって加
圧すると共に超音波振動を加えて接合して実装する半導
体チップ素子実装装置において、下降する該ボンディン
グツールの高さ位置を規制する手段を有する構成とした
ものである。規制手段によってボンディングツールが最
大下降した高さ位置が定まる。よって、実装された状態
でチップ本体の下面側に従来に比べて広い間隙が確保さ
れ、アンダーフィルの充填性が向上する。
【００１３】請求項４の発明は、チップ本体と該チップ
本体のバンプ形成面に並んでいるスタッドバンプとより
なる半導体チップ素子をボンディングツールによって加
圧すると共に超音波振動を加えて接合して実装する半導
体チップ素子実装方法において、下降する該ボンディン
グツールの高さ位置を規制するようにしたものである。
ボンディングツールが最大下降した高さ位置が定ま
る。よって、実装された状態でチップ本体の下面側に従
来に比べて広い間隙が確保され、アンダーフィルの充填
性が向上する。
【００１４】請求項５の発明は、超音波接合に適した半
導体チップ素子であって、チップ本体と、該チップ本体
のバンプ形成面に分散配置された信号用のスタッドバン
プ及び非信号のメッキバンプとを有する半導体チップ素
子である。メッキバンプは超音波接合時に潰れにくい。
よって、実装された状態でチップ本体の下面側に従来に
比べて広い間隙が確保され、アンダーフィルの充填性が
向上する。
【００１５】
【発明の実施の形態】〔第１実施例〕図２は本発明の第
１実施例になる半導体チップ素子１００を示す。半導体
チップ素子１００は、シリコン製のチップ本体１０１
と、この下面（バンプ形成面）１０１ａ上のスタッドバ
ンプ群１１７とよりなる構造である。スタッドバンプ群
１１７は、信号用のスタッドバンプ１１３、電源用のス
タッドバンプ１１４、グランド用のスタッドバンプ１１
５、ダミーのスタッドバンプ１１６とよりなり、大部分
を占める信号用のスタッドバンプ１１３の中に電源用の
スタッドバンプ１１４、グランド用のスタッドバンプ１
１５、ダミーのスタッドバンプ１１６が略均一に分散し
た状態で、各スタッドバンプ１１３、１１４、１１５、
１１６がチップ本体１０１の周囲に沿って並んでいる構
成である。
【００１６】信号用のスタッドバンプ１１３は白抜き
で、電源用のスタッドバンプ１１４は左下がりのハッチ
ングで、グランド用のスタッドバンプ１１５は右下がり
のハッチングで、ダミーのスタッドバンプ１１６はクロ
スハッチングで示す。信号用のスタッドバンプ１１３の
数が電源用のスタッドバンプ１１４、グランド用のスタ
ッドバンプ１１５、ダミーのスタッドバンプ１１６は、
信号用のスタッドバンプ１１３の中に略均一の分散して
いる。ダミーのスタッドバンプ１１６は、電源用のスタ
ッドバンプ１１４、電源用のスタッドバンプ１１４、グ
ランド用のスタッドバンプ１１５の何れもが形成されな
い部位に、スタッドバンプの欠けを無くして、半導体チ
ップが安定になされることを目的に設けてある。スタッ
ドバンプ１１４、１１５、１１６が「非信号用のスタッ
ドバンプ」を構成する。
【００１７】ここで、説明の便宜上、純度が９９．９９
％であるＡｕと、Ａｕが９９〜９９．５％、パラジウム
が１〜０．５％であるＡｕ・パラジウム合金との特性を
比較する。
【００１８】Ａｕは、ビッカース硬度が７５Ｈｖであ
り、Ａｕ・パラジウム合金は、ビッカース硬度が９５Ｈ
ｖである。
【００１９】チップ本体１０１の下面１０１ａには、集
積回路１０２が形成してあり、周縁に沿って共にＡｌ製
である信号用の電極１０３、電源用の電極１０４、グラ
ンド用の電極１０５、ダミーの電極１０６が並んで形成
してある。大半が信号用の電極１０３であり、電源用の
電極１０４、グランド用の電極１０５、ダミーの電極１
０６は分散している。
【００２０】図３（Ａ）に併せて示すように、信号用の
電極１０３上に信号用のスタッドバンプ１１３が形成し
てある。図３（Ｂ）に併せて示すように、電源用の電極
１０４上に電源用のスタッドバンプ１１４が形成してあ
る。図３（Ｃ）に併せて示すように、グランド用の電極
１０５上にグランド用のスタッドバンプ１１５が形成し
てある。図３（Ｄ）に併せて示すように、ダミーの電極
１０６上にダミーのスタッドバンプ１１６が形成してあ
る。各スタッドバンプ１１３、１１４、１１５、１１６
は、キャピラリの先端よりワイヤの端を出し、キャピラ
リをワイヤボンディング時と同様に動作させることによ
って形成したものであり、サイズは同じである。
【００２１】信号が通る信号用のスタッドバンプ１１３
については、回路基板１２０への接続部分の電気抵抗を
低くするため、純度が９９．９９％であるＡｕワイヤを
使用して形成してあり、純度が９９．９９％であるＡｕ
製である。
【００２２】ダミーの電極１０６については勿論、電源
に接続される電源用のスタッドバンプ１１４及びグラン
ドに接続されるグランド用のスタッドバンプ１１５につ
いては、回路基板１２０への接続部分の電気抵抗は、信
号用のスタッドバンプ１１３による接続部分の電気抵抗
程に低いことは要求されない。よって、電源用のスタッ
ドバンプ１１４、グランド用のスタッドバンプ１１５、
及びダミーの電極１０６は、Ａｕ・パラジウム合金製の
ワイヤを使用して形成してあり、Ａｕ・パラジウム合金
製である。
【００２３】よって、スタッドバンプ群１１７は、大部
分を占める軟らかいスタッドバンプ１１３の中に、スタ
ッドバンプ１１３より硬いスタッドバンプ１１４、１１
５、１１６が略均一に分散している構成である。
【００２４】この半導体チップ素子１００は、図１
（Ｂ）に示すと同じく、テーブル上に固定してある回路
基板１２０上に、フェイスダウンの姿勢で、各スタッド
バンプ１１３、１１４、１１５、１１６を対応するＡｕ
製の電極１２１に合うように位置合わせして搭載し、常
温下で半導体チップ素子１００をツールで加圧すると共
に超音波を例えば数秒間印加することによって、スタッ
ドバンプ１１３、１１４、１１５、１１６が押しつぶれ
るように変形され、Ａｕ同士のスタッドバンプ１１３、
１１４、１１５、１１６と電極１２１とが界面をすり合
わされて、図２に示すように、スタッドバンプ１１３、
１１４、１１５、１１６が電極１２１と超音波接合され
る。
【００２５】ここで、軟らかいスタッドバンプ１１３に
混ざって硬いスタッドバンプ１１４、１１５、１１６が
存在するため、スタッドバンプの潰れの状態が、全部が
軟らかいスタッドバンプで構成されている従来の半導体
チップ素子１０の場合に比べて、少なくなり、よって、
チップ本体１０１の下面１０１ａと回路基板１２０の上
面１２０ａとの間の隙間１１８は、寸法Ｂが約３０μｍ
と、従来の約３倍広い。しかも、硬いスタッドバンプ１
１４、１１５、１１６は集中しているのではなく、全体
に分散しているため、隙間１１８は寸法Ｂが全体に亘っ
て略一様である。即ち、追加の部材を使用しないで、ス
タッドバンプを工夫するだけで、広くて且つ一様な隙間
１１８が確保される。
【００２６】この後、器具を使用して、半導体チップ素
子１００の下面側の隙間１１８内にエポキシ樹脂である
アンダーフィル１２２が注入され、この後に、アンダー
フィル１２２が熱硬化される（図２参照）。アンダーフ
ィル１２２は、半導体チップ素子１００の回路基板１３
０への接合を補助し、且つ、集積回路１０２を保護す
る。
【００２７】ここで、隙間１１８が、寸法Ｂが約３０μ
ｍと従来の約３倍広く、且つ、寸法Ｂが全体に亘って略
一様であるため、アンダーフィル１２２は上記隙間１１
８内に良好に浸入して隙間１１８全体を充填し、アンダ
ーフィル未充填の部分は形成されない。
【００２８】よって、半導体チップ素子１００の回路基
板１２０上への実装状態は、高い信頼性を有する。
【００２９】なお、アンダーフィル１２２を充填しない
場合であっても、以下の効果を有する。隙間１１８が広
いということは、接合してあるスタッドバンプ１１３、
１１４、１１５、１１６の高さが高いことになり、この
ことは、接合してあるスタッドバンプ１１３、１１４、
１１５、１１６による半導体チップ素子１００と回路基
板１２０との間に発生する熱応力を吸収する能力が高い
ことを意味する。よって、半導体チップ素子１００と回
路基板１２０との間に発生する熱応力が効果的に吸収さ
れる。よって、半導体チップ素子１００は回路基板１３
０上へ高い信頼性で実装される。
【００３０】図４は半導体チップ素子１００の実装の変
形例を示す。半導体チップ素子１００は、図４に示すよ
うに、上記の回路基板１２０に代えて、ステンレス板製
のサスペンション１３５上に実装することも可能であ
る。サスペンション１３５は、ハードディスク装置に組
み込まれ、配線パターン１３６及び電極１３７が形成し
てあり、先端にヘッドスライダ１３８が固定される。即
ち、半導体チップ素子１００は上記のサスペンション１
３５上にも高い信頼性で実装される。この場合の半導体
チップ素子１００は具体的にはヘッドを制御するヘッド
ＩＣである。 〔第２実施例〕図５は本発明の第２実施例になる半導体
チップ素子１００Ａを示す。半導体チップ素子１００Ａ
は、シリコン製のチップ本体１０１Ａと、この下面１０
１Ａａ上のスタッドバンプ群１１７Ａとよりなる構造で
ある。スタッドバンプ群１１７Ａは多数の重ね合わせバ
ンプ１４０よりなり、各重ね合わせバンプ１４０は、Ａ
ｕのスタッドバンプ１４１とＡｕのメッキバンプ１４２
とが重ね合わせられた構成である。
【００３１】チップ本体１０１Ａの下面１０１Ａａに
は、集積回路１０２Ａが形成してあり、周縁に沿ってＡ
ｌ製の電極１４３が並んで形成してある。
【００３２】図５中、拡大して示すように、電極１４３
上には、Ａｕのメッキバンプ１４２が形成してあり、こ
のＡｕのメッキバンプ１４２の上にＡｕのスタッドバン
プ１４１が重ねて形成してある構成である。
【００３３】Ａｕのメッキバンプ１４２は、厚さｔが約
３０μｍであり、電解メッキを所定の時間行なうことに
よって形成される。Ａｕのスタッドバンプ１４１は、キ
ャピラリの先端よりＡｕワイヤの端を出し、キャピラリ
をワイヤボンディング時と同様に動作させることによっ
て形成される。また、スタッドバンプ１４１とメッキバ
ンプ１４２とは共にＡｕ製であるため、スタッドバンプ
１４１のメッキバンプ１４２への接続強度は高く及びス
タッドバンプ１４１とメッキバンプ１４２との間の電気
抵抗は低く、スタッドバンプ１４１とメッキバンプ１４
２との接続品質は良い。
【００３４】この半導体チップ素子１００Ａは、図１
（Ｂ）に示すと同じく、テーブル上に固定してある回路
基板１２０上に、フェイスダウンの姿勢で、各重ね合わ
せバンプ１４０を対応するＡｕ製の電極１２１に合うよ
うに位置合わせして搭載し、常温下で半導体チップ素子
１００Ａをツールで加圧すると共に超音波を例えば数秒
間印加することによって、図６に示すように、スタッド
バンプ１４１及びメッキバンプ１４２が押しつぶれるよ
うに変形され、Ａｕ同士のスタッドバンプ１４１と電極
１２１とが界面をすり合わされて、スタッドバンプ１４
１が電極１２１と超音波接合される。
【００３５】この後、器具を使用して、半導体チップ素
子１００の下面側の隙間１１８Ａ内にエポキシ樹脂であ
るアンダーフィル１２２が注入され、この後に、アンダ
ーフィル１２２が熱硬化される（図２参照）。アンダー
フィル１２２は、半導体チップ素子１００の回路基板１
３０への接合を補助し、且つ、集積回路１０２を保護す
る。
【００３６】ここで、Ａｕのメッキバンプ１４２が存在
するため、寸法Ｃが約３０μｍと従来の約３倍広く、且
つ、寸法Ｃが全体に亘って略一様である隙間１１８Ａが
確保され、よって、アンダーフィル１２２は上記隙間１
１８Ａ内に良好に浸入して隙間１１８Ａ全体を充填し、
アンダーフィル未充填の部分は形成されない。よって、
半導体チップ素子１００Ａの回路基板１３０上への実装
状態は、高い信頼性を有する。
【００３７】なお、アンダーフィル１２２を充填しない
場合であっても、重ね合わせバンプ１４０の高さが高い
ことによって、半導体チップ素子１００Ａと回路基板１
２０との間に発生する熱応力が効果的に吸収される。よ
って、半導体チップ素子１００Ａは回路基板１２０上へ
高い信頼性で実装される。
【００３８】また、半導体チップ素子１００Ａは、図４
に示すように、上記の回路基板１２０に代えて、サスペ
ンション１３５上に実装することも可能である。即ち、
半導体チップ素子１００Ａは上記のサスペンション１３
５上にも高い信頼性で実装される。この場合の半導体チ
ップ素子１００Ａは具体的にはヘッドを制御するヘッド
ＩＣである。
【００３９】〔第３及び第４実施例〕図１４は本発明の
第３実施例（Ａ）及び第４実施例（Ｂ）による半導体チ
ップ素子を示す図である。信号用のスタッドバンプ３０
０と非信号用のメッキバンプ３０２とが、前述した第２
実施例と同様の方法で、チップ本体１０１Ａの下面１０
１Ａａ上に分散配置されている。図１４（Ａ）の場合、
非信号用のメッキバンプ３０２はメッキ部３０２Ａのみ
からなる。好ましくは、信号用のスタッドバンプ３００
は金で形成され、非信号のメッキバンプ３０２は金とパ
ラジウムの合金である。メッキバンプ３０２はスタッド
バンプ３００にくらべ潰れ難い。よって、チップ本体１
０１と回路基板との間に充分な間隙が形成でき、アンダ
ーフィルを適切に充填することができる。
【００４０】図１４（Ｂ）に示すように、信号用のスタ
ッドバンプ４００と非信号用の重ね合わせバンプ４０２
とが、前述した第２実施例と同様の方法で、チップ本体
１０１Ａの下面１０１Ａａ上に分散配置されている。非
信号用の重ね合わせバンプ４０２は、金製のスタッドバ
ンプ部４０２Ａと、金とパラジウムの合金で形成された
メッキバンプ部４０２Ｂとからなる。前述した第２実施
例と同様の効果が得られる。
【００４１】〔第５実施例〕図７（Ａ），（Ｂ）は本発
明の第５実施例になる半導体チップ素子実装装置１５０
を示す。半導体チップ素子実装装置１５０は、大略、超
音波振動子１５１を備えたボンディングツール１５２を
下端に支持するロッド１５３が、梁１５４に支持してあ
り、内部に真空弁１５５、加圧機（図１１参照）及び加
圧検出機（ロードセル）１５６を有するボンディングヘ
ッド１５７に支持されており、ハウジング１５８内に、
超音波振動子１５１を駆動させる超音波発振機１５９、
真空弁１５５を制御する真空弁制御機１６０、加圧検出
機１５６を制御する加圧制御機１６１、及び全体を制御
する総合制御機１６２が組み込まれており、ハウジング
１５８上にステージ１６３を有する構成である。
【００４２】半導体チップ素子実装装置１５０は、更
に、ロッド１５３に設けてある可動側ストッパ１６５
と、ステージ１６３上に立っているガイド１６６と、ガ
イド１６６に設けてある受け側ストッパ１６７とを有す
る。
【００４３】半導体チップ素子実装装置１５０は、図９
に示す半導体チップ素子２００を回路基板１３０上に実
装する。半導体チップ素子２００は、チップ本体２０１
の下面の周囲に、Ａｕ製のスタッドバンプ２０２が並ん
でいる構成である。
【００４４】図８（Ａ）は、回路基板１３０がステージ
１６３上に固定され、半導体チップ素子２００がボンデ
ィングツール１５２に吸着された状態で下降した状態を
示す。同図（Ｂ）は、ボンディングツール１５２が、半
導体チップ素子２００に圧力を加え且つ超音波振動を加
えている状態を示す。スタッドバンプ２０１が押しつぶ
れるように変形され、Ａｕ同士のスタッドバンプ２０１
と電極１２１とが界面をすり合わされて、スタッドバン
プ２０１が電極１２１と超音波接合される。
【００４５】ここで、ステージ１６３に対する受け側ス
トッパ１６７の高さＨは、Ｈ＝回路基板１３０の厚さＥ
１＋半導体チップ素子２００のチップ本体２０１の厚さ
Ｅ２＋ボンディングツール１５２の先端から可動側スト
ッパ１６５との間の距離Ｅ３＋約３０μｍと定めてあ
る。
【００４６】よって、ボンディングツール１５２が最大
下降する位置は、図７（Ｂ）に示すように、可動側スト
ッパ１６５が受け側ストッパ１６７に当接する位置であ
り、ボンディングツール１５２はこれ以上は下降しな
い。
【００４７】よって、半導体チップ素子２００は、図８
に示すように、チップ本体２０１と回路基板１２０との
間に寸法ａが約３０μｍである隙間２０４を確保された
状態で、回路基板１２０上に実装される。
【００４８】よって、最後にアンダーフィルを充填した
場合に、アンダーフィル１２２は上記隙間２０４内に良
好に浸入して隙間２０４全体を充填し、アンダーフィル
未充填の部分は形成されない。よって、半導体チップ素
子２００の回路基板１２０上への実装状態は、高い信頼
性を有する。
【００４９】なお、アンダーフィル１２２を充填しない
場合であっても、スタッドバンプ２０１の高さが高いこ
とによって、半導体チップ素子２００と回路基板１２０
との間に発生する熱応力が効果的に吸収される。よっ
て、半導体チップ素子２００は回路基板１２０上へ高い
信頼性で実装される。
【００５０】また、上記の回路基板１２０に代えて、図
４に示すサスペンション１３５をステージ１６３上に固
定し、ステージ１６３に対する受け側ストッパ１６７の
高さＨをサスペンション１３５に合わせた高さＨに調整
することによって、半導体チップ素子２００をサスペン
ション１３５上に隙間の間隔を確保して高い信頼性で実
装される。この場合の半導体チップ素子２００は具体的
にはヘッドを制御するヘッドＩＣである。
【００５１】〔第６実施例〕図９及び図１０は本発明の
第６実施例になる半導体チップ素子実装装置１５０Ａを
示す。図７（Ａ），（Ｂ）に示す半導体チップ素子実装
装置１５０と比較して説明すると、半導体チップ素子実
装装置１５０Ａは、可動側ストッパ１６５と、ガイド１
６６と、受け側ストッパ１６７とが削除され、この代わ
りに、マグネットスケール１８０と、高さ位置センサ１
８１と、高さ位置検出機１８２とを有する構成であり、
図９に示すＡｕスタッドバンプ２０１を有する半導体チ
ップ素子２００を回路基板１２０上に実装するためのも
のである。
【００５２】マグネットスケール１８０は、側面が微細
にＮＳに着磁されており、ステージ１６３上に立ててあ
る。高さ位置センサ１８１は、ロッド１５３より横に突
き出ており、コイル（図示せず）を有し、尖った先端が
マグネットスケール１８０に接近しており、ボンディン
グツール１５２と一体に上下動して、マグネットスケー
ル１８０の側面からの漏洩磁束の変化を検出する。高さ
位置検出機１８２は、高さ位置センサ１８１よりの情報
によってボンディングツール１５２の高さ位置を検出す
る。
【００５３】加圧制御機１６１は、高さ位置検出機１８
２よりの信号を供給されており、総合制御機１６２によ
って、加圧機１８３と加圧検出機１５６とを、超音波振
動子１５１が駆動される前は、圧力を加え、超音波振動
子１５１が駆動されると、圧力を徐々に減らしてボンデ
ィングツール１５２の高さが所定の高さ位置（これが高
さ位置検出機１８２が検出する高さ位置である）に保た
れるように制御する。ここで、所定の高さ位置とは、半
導体チップ素子２００は、図１２（Ｃ）に示すように、
チップ本体２０１と回路基板１２０との間に寸法ａ１が
約２５μｍである隙間２０４Ａが確保される高さ位置で
ある。
【００５４】半導体チップ素子実装装置１５０Ａは、以
下のように動作する。
【００５５】先ず、図１２（Ａ）に示すように、ボンデ
ィングツール１５２が半導体チップ素子２００を吸着し
て、回路基板１２０に対して位置合わせする。次いで、
同図（Ｂ）に示すように、ボンディングツール１５２が
下降し、加圧制御機１６１、加圧機１８３及び加圧検出
機１５６が動作して、半導体チップ素子２００を回路基
板１２０に圧力Ｐ１で加圧する（図１３（Ａ）参照）。
続いて、図１２（Ｃ）に示すように、超音波発振機１５
９が動作して超音波振動子１５１が駆動され（図１３
（Ｂ）参照）、ボンディングツール１５２は、半導体チ
ップ素子２００を加圧すると共に超音波振動させる。Ａ
ｕスタッドバンプ２０１が押しつぶれるように弾性変形
され、Ａｕ同士のスタッドバンプ２０１と電極１２１と
が界面をすり合わされて、スタッドバンプ２０１が電極
１２１と超音波接合される。この後、図１２（Ｄ）に示
すように、ボンディングツール１５２が上昇されて、半
導体チップ素子２００から離れる。
【００５６】ここで、ボンディングツール１５２が半導
体チップ素子２００を加圧すると共に超音波振動させ
る、図１２（Ｃ）に示す状態について、説明する。超音
波振動によって、スタッドバンプ２０１と電極１２１と
が界面をすり合わされて、Ａｕスタッドバンプ２０１が
少しずつ削られる。Ａｕスタッドバンプ２０１が削られ
ることによって、加圧力が一定である場合には、チップ
本体２０１と回路基板１３０との間の隙間は狭くなる方
向に変化してしまう。ここで、加圧力を減らすと、潰れ
るように変形していたＡｕスタッドバンプ２０１の形状
が元の形状の方向に弾性的に回復し、よって、上記の隙
間が狭くなる方向に変化することが抑制される。
【００５７】そこで、超音波振動子１５１の駆動が開始
されると、ボンディングツール１５２については高さ位
置制御が行なわれ、高さ位置検出機１８２が前記所定の
位置を検出し続けるように、加圧制御機１６１は加圧機
１８３が加える圧力を図１３（Ａ）に線ｂで示すように
徐々に減らすように制御する。よって、半導体チップ素
子２００は、図１２（Ｃ）及び図１３（Ｃ）の線ｃ１で
示すように、チップ本体２０１と回路基板１２０との間
に寸法ａ１が約２５μｍである隙間２０４Ａが確保され
た状態で超音波接合を完了する。超音波接合が完了した
段階で、加圧機１８３が加える圧力はＰ２（＜Ｐ１）と
なる。
【００５８】この後、ボンディングツール１５２が半導
体チップ素子２００から離れ、半導体チップ素子２００
への加圧力が零になると、Ａｕスタッドバンプ２０１の
形状が更に元の形状の方向に弾性的に回復し、図１３
（Ｃ）の線ｃ２で示すようになり、チップ本体２０１と
回路基板１２０との間に寸法ａが約３０μｍである隙間
２０４が確保される。
【００５９】よって、最後にアンダーフィルを充填した
場合に、アンダーフィル１２２は上記隙間２０４内に良
好に浸入して隙間２０４全体を充填し、アンダーフィル
未充填の部分は形成されない。よって、半導体チップ素
子２００の回路基板１２０上への実装状態は、高い信頼
性を有する。
【００６０】なお、アンダーフィル１２２を充填しない
場合であっても、スタッドバンプ２０１の高さが高いこ
とによって、半導体チップ素子２００と回路基板１２０
との間に発生する熱応力が効果的に吸収される。よっ
て、半導体チップ素子２００は回路基板１２０上へ高い
信頼性で実装される。
【００６１】また、上記の回路基板１３０に代えて、図
４に示すサスペンション１３５をステージ１６３上に固
定し、ステージ１６３に対する受け側ストッパ１６７の
高さＨをサスペンション１３５に合わせた高さＨに調整
することによって、半導体チップ素子２００をサスペン
ション１３５上に隙間の間隔を確保して高い信頼性で実
装される。この場合の半導体チップ素子２００は具体的
にはヘッドを制御するヘッドＩＣである。 （付記１） チップ本体と、該チップ本体のバンプ形成
面に分散して並んでいる信号用スタッドバンプ及び非信
号用スタッドバンプとよりなり、超音波接合される半導
体チップ素子において、上記非信号用スタッドバンプ
は、上記信号用スタッドバンプより硬度の高い材質製で
あることを特徴とする半導体チップ素子。（１） （付記２） 上記信号用スタッドバンプは、Ａｕ製であ
り、上記非信号用スタッドバンプは、Ａｕ・パラジウム
合金製であることを特徴とする付記（１）記載の半導体
チップ素子。Ａｕ・パラジウム合金製の非信号用スタッ
ドバンプは、Ａｕ製の信号用スタッドバンプより硬い。
Ａｕ製の信号用スタッドバンプは、信号の通路である接
合部分の電気抵抗を低くする。 （付記３） チップ本体と、該チップ本体のバンプ形成
面に分散して並んでいるスタッドバンプとよりなり、超
音波接合される半導体チップ素子において、上記チップ
本体のバンプ形成面に、メッキバンプを有し、該メッキ
バンプに重ねて上記スタッドバンプを有する構成とした
ことを特徴とする半導体チップ素子。（２） （付記４） 上記スタッドバンプは、Ａｕ製であり、メ
ッキバンプは、Ａｕ製であることを特徴とする付記３記
載の半導体チップ素子。Ａｕ製のメッキバンプは、Ａｕ
製のスタッドバンプと、同質であり、スタッドバンプは
メッキバンプと接続品質は高い。 （付記５） 付記（１）乃至付記（４）のうち何れか一
項記載の半導体チップ素子が被実装体に超音波接合され
て実装された構成の半導体チップ素子実装構造。チップ
本体の下面側に従来に比べて広い間隙が確保される。 （付記６） チップ本体と該チップ本体のバンプ形成面
に並んでいるスタッドバンプとよりなる半導体チップ素
子をボンディングツールによって加圧すると共に超音波
振動を加えて接合して実装する半導体チップ素子実装装
置において、下降する該ボンディングツールの高さ位置
を規制する手段を有する構成としたことを特徴とする半
導体チップ素子実装装置。（３） （付記７） チップ本体と該チップ本体のバンプ形成面
に並んでいるスタッドバンプとよりなる半導体チップ素
子をボンディングツールによって加圧すると共に超音波
振動を加えて接合して実装する半導体チップ素子実装方
法において、下降する該ボンディングツールの高さ位置
を規制するようにした半導体チップ素子実装方法。
（４） （付記８） チップ本体と該チップ本体のバンプ形成面
に並んでいるスタッドバンプとよりなる半導体チップ素
子をボンディングツールによって加圧すると共に超音波
振動を加えて接合して実装する半導体チップ素子実装装
置において、上記ボンディングツールの高さ位置を検出
するボンディングツール高さ位置検出手段と、該ボンデ
ィングツール高さ位置検出手段が検出しているボンディ
ングツールの高さ位置が所定の高さに維持されるように
制御する制御手段とを有する構成としたことを特徴とす
る半導体チップ素子実装装置。
【００６２】ボンディングツールの高さ位置が所定の高
さに維持されるように制御することによって、実装され
た状態でチップ本体の下面側に従来に比べて広い間隙が
確保され、アンダーフィルの充填性が向上する。 （付記９） チップ本体と該チップ本体のバンプ形成面
に並んでいるスタッドバンプとよりなる半導体チップ素
子をボンディングツールによって加圧すると共に超音波
振動を加えて接合して実装する半導体チップ素子実装方
法において、上記ボンディングツールの高さ位置を検出
しつつ、該ボンディングツールの高さ位置が所定の高さ
に維持させて接合させるようにした半導体チップ素子実
装方法。
【００６３】ボンディングツールの高さ位置が所定の高
さに維持されるように制御することによって、実装され
た状態でチップ本体の下面側に従来に比べて広い間隙が
確保され、アンダーフィルの充填性が向上する。 （付記１０） 超音波接合に適した半導体チップ素子で
あって、チップ本体と、該チップ本体のバンプ形成面に
分散配置された信号用のスタッドバンプ及び非信号のメ
ッキバンプとを有する半導体チップ素子。（５） （付記１１） 前記信号用のスタッドバンプは金製で、
前記非信号用のメッキバンプは金とパラジウムの合金で
形成されている付記（１０）記載の半導体チップ素子。 （付記１２） 超音波接合に適した半導体チップ素子で
あって、チップ本体と、該チップ本体のバンプ形成面に
分散配置された信号用のスタッドバンプ及び非信号の重
ね合わせメッキバンプとを有し、該非信号の重ね合わせ
メッキバンプは、前記バンプ形成面上に設けられたメッ
キバンプ部とこの上に設けられたスタッドバンプ部とを
有する半導体チップ素子。メッキバンプは超音波接合時
に潰れ難い。よって、実装された状態でチップ本体の下
面側に比べて広い間隙が確保され、アンダーフィルの充
填性が向上する。 （付記１３） 前記重ね合わせメッキバンプのスタッド
バンプ部は金製で、前記非信号用の重ね合わせメッキバ
ンプは金とパラジウムの合金で形成されている付記（１
２）の半導体チップ素子。
【００６４】
【発明の効果】以上説明したように、請求項１の発明の
発明は、チップ本体と、該チップ本体のバンプ形成面に
分散して並んでいる信号用スタッドバンプ及び非信号用
スタッドバンプとよりなり、超音波接合される半導体チ
ップ素子において、上記非信号用スタッドバンプは、上
記信号用スタッドバンプより硬度の高い材質製である構
成としたものであるため、超音波接合時における非信号
用スタッドバンプの潰れの程度が小さく、よって、実装
された状態でチップ本体の下面側に従来に比べて広い間
隙を確保することが出来、これによって、アンダーフィ
ルの充填性を向上させることが出来る。また、チップ本
体の下面側に従来に比べて広い間隙を確保するために、
追加の手段を使用する必要は無く、よって、容易に実施
するコトが出来る。
【００６５】請求項２の発明は、チップ本体と、該チッ
プ本体のバンプ形成面に分散して並んでいるスタッドバ
ンプとよりなり、超音波接合される半導体チップ素子に
おいて、上記チップ本体のバンプ形成面に、メッキバン
プを有し、該メッキバンプに重ねて上記スタッドバンプ
を有する構成としたものであるため、メッキバンプは超
音波接合時に潰れにくく、よって、実装された状態でチ
ップ本体の下面側に、従来に比べて広い間隙を確保する
ことが出来、これによって、アンダーフィルの充填性を
向上させることが出来る。
【００６６】請求項３の発明は、チップ本体と該チップ
本体のバンプ形成面に並んでいるスタッドバンプとより
なる半導体チップ素子をボンディングツールによって加
圧すると共に超音波振動を加えて接合して実装する半導
体チップ素子実装装置において、下降する該ボンディン
グツールの高さ位置を規制する手段を有する構成とした
ものであるため、規制手段によってボンディングツール
が最大下降した高さ位置が定めることが出来、よって、
実装された状態でチップ本体の下面側に、従来に比べて
広い間隙を確保することが出来、これによって、アンダ
ーフィルの充填性を向上させることが出来る。
【００６７】請求項４の発明は、チップ本体と該チップ
本体のバンプ形成面に並んでいるスタッドバンプとより
なる半導体チップ素子をボンディングツールによって加
圧すると共に超音波振動を加えて接合して実装する半導
体チップ素子実装方法において、下降する該ボンディン
グツールの高さ位置を規制するようにしたものであるた
め、ボンディングツールが最大下降した高さ位置を定め
ることが出来、よって、実装された状態でチップ本体の
下面側に、従来に比べて広い間隙を確保することが出
来、これによって、アンダーフィルの充填性を向上させ
ることが出来る。
【００６８】請求項５の発明は、超音波接合に適した半
導体チップ素子であって、チップ本体と、該チップ本体
のバンプ形成面に分散配置された信号用のスタッドバン
プ及び非信号のメッキバンプとを有する半導体チップ素
子である。メッキバンプは超音波接合時に潰れにくい。
よって、実装された状態でチップ本体の下面側に従来に
比べて広い間隙が確保され、アンダーフィルの充填性が
向上する。
【図面の簡単な説明】
【図１】従来例を示す図である。
【図２】本発明の第１実施例になる半導体チップ素子
を、その実装状態と併せて示す図である。
【図３】図２中の各スタッドバンプを拡大して示す図で
ある。
【図４】半導体チップ素子の実装の変形例を示す図であ
る。
【図５】本発明の第２実施例になる半導体チップ素子
を、その実装状態と併せて示す図である。
【図６】重ね合わせバンプの電極との接合を示す図であ
る。
【図７】本発明の第５実施例になる半導体チップ素子実
装装置を示す図である。
【図８】図７の実装装置の実装動作を示す図である。
【図９】実装される半導体チップ素子を示す図である。
【図１０】本発明の第６実施例になる半導体チップ素子
実装装置を示す図である。
【図１１】図１０中、ボンディングツールの高さ位置を
制御する部分を取り出して示す図である。
【図１２】図１０の実装装置の実装動作を示す図であ
る。
【図１３】実装動作時のタイムチャートである。
【図１４】本発明の第３実施例（Ａ）及び第４実施例
（Ｂ）による半導体チップ素子を示す図である。
【符号の説明】
１００、１００Ａ，２００ 半導体チップ素子 １０１，２０１ チップ本体 １１３ 信号用のスタッドバンプ １１４ 電源用のスタッドバンプ １１５ グランド用のスタッドバンプ １１６ ダミーのスタッドバンプ １２０ 回路基板 １２１ 電極 １２２ アンダーフィル １１８、１１８Ａ 隙間 １３５ サスペンション １４０ 重ね合わせバンプ １４１ Ａｕのスタッドバンプ １４２ Ａｕのメッキバンプ １５０，１５０Ａ 半導体チップ素子実装装置 １５１ 超音波振動子 １５２ 超音波振動子 １５６ 加圧検出機 １６１ 加圧制御機 １６５ 可動側ストッパ １６６ ガイド １６７ 受け側ストッパ １８０ マグネットスケール １８１ 高さ位置センサ １８２ 高さ位置検出機 １８３ 加圧機 ３００ 信号用のスタッドバンプ ３０２ 非信号用のメッキバンプ ４００ 信号用のスタッドバンプ ４０２ 非信号用の重ね合わせバンプ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 吉良 秀彦 神奈川県川崎市中原区上小田中４丁目１番 １号 富士通株式会社内 (72)発明者 岡田 徹 神奈川県川崎市中原区上小田中４丁目１番 １号 富士通株式会社内 Ｆターム(参考） 5F044 PP15 QQ03 QQ04

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】 チップ本体と、該チップ本体のバンプ形
    成面に分散して並んでいる信号用スタッドバンプ及び非
    信号用スタッドバンプとよりなり、超音波接合される半
    導体チップ素子において、 上記非信号用スタッドバンプは、上記信号用スタッドバ
    ンプより硬度の高い材質製であることを特徴とする半導
    体チップ素子。
  2. 【請求項２】 チップ本体と、該チップ本体のバンプ形
    成面に分散して並んでいるスタッドバンプとよりなり、
    超音波接合される半導体チップ素子において、 上記チップ本体のバンプ形成面に、メッキバンプを有
    し、該メッキバンプに重ねて上記スタッドバンプを有す
    る構成としたことを特徴とする半導体チップ素子。
  3. 【請求項３】 チップ本体と該チップ本体のバンプ形成
    面に並んでいるスタッドバンプとよりなる半導体チップ
    素子をボンディングツールによって加圧すると共に超音
    波振動を加えて接合して実装する半導体チップ素子実装
    装置において、 下降する該ボンディングツールの高さ位置を規制する手
    段を有する構成としたことを特徴とする半導体チップ素
    子実装装置。
  4. 【請求項４】 チップ本体と該チップ本体のバンプ形成
    面に並んでいるスタッドバンプとよりなる半導体チップ
    素子をボンディングツールによって加圧すると共に超音
    波振動を加えて接合して実装する半導体チップ素子実装
    方法において、 下降する該ボンディングツールの高さ位置を規制するよ
    うにした半導体チップ素子実装方法。
  5. 【請求項５】 超音波接合に適した半導体チップ素子で
    あって、 チップ本体と、該チップ本体のバンプ形成面に分散配置
    された信号用のスタッドバンプ及び非信号のメッキバン
    プとを有する半導体チップ素子。
JP2000273829A 1999-10-20 2000-09-08 半導体チップ素子 Expired - Lifetime JP3655179B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000273829A JP3655179B2 (ja) 1999-10-20 2000-09-08 半導体チップ素子

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP29880499 1999-10-20
JP11-298804 1999-10-20
JP2000273829A JP3655179B2 (ja) 1999-10-20 2000-09-08 半導体チップ素子

Publications (2)

Publication Number Publication Date
JP2001189339A true JP2001189339A (ja) 2001-07-10
JP3655179B2 JP3655179B2 (ja) 2005-06-02

Family

ID=26561666

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000273829A Expired - Lifetime JP3655179B2 (ja) 1999-10-20 2000-09-08 半導体チップ素子

Country Status (1)

Country Link
JP (1) JP3655179B2 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006062091A1 (ja) * 2004-12-06 2006-06-15 Matsushita Electric Industrial Co., Ltd. 部品実装装置及び部品実装方法
JP2008066363A (ja) * 2006-09-05 2008-03-21 Nec Tokin Corp 非接触ｉｃ媒体およびその製造方法
JP2009016557A (ja) * 2007-07-04 2009-01-22 Fujikura Ltd 半導体装置
CN102684064A (zh) * 2011-03-18 2012-09-19 西铁城控股株式会社 光模块的制造方法
JP2014057107A (ja) * 2013-12-20 2014-03-27 Renesas Electronics Corp 半導体装置の製造方法および半導体装置
US8975120B2 (en) 2009-05-29 2015-03-10 Renesas Electronics Corporation Method of manufacturing semiconductor device

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5064804B2 (ja) * 2004-12-06 2012-10-31 パナソニック株式会社 部品実装装置及び部品実装方法
JPWO2006062091A1 (ja) * 2004-12-06 2008-06-12 松下電器産業株式会社 部品実装装置及び部品実装方法
US7748112B2 (en) 2004-12-06 2010-07-06 Panasonic Corporation Component mounting apparatus and component mounting method
WO2006062091A1 (ja) * 2004-12-06 2006-06-15 Matsushita Electric Industrial Co., Ltd. 部品実装装置及び部品実装方法
JP2008066363A (ja) * 2006-09-05 2008-03-21 Nec Tokin Corp 非接触ｉｃ媒体およびその製造方法
JP2009016557A (ja) * 2007-07-04 2009-01-22 Fujikura Ltd 半導体装置
US8975120B2 (en) 2009-05-29 2015-03-10 Renesas Electronics Corporation Method of manufacturing semiconductor device
US20120234458A1 (en) * 2011-03-18 2012-09-20 Kaoru Yoda Method of manufacturing optical module
JP2012198295A (ja) * 2011-03-18 2012-10-18 Citizen Holdings Co Ltd 光モジュールの製造方法
CN102684064A (zh) * 2011-03-18 2012-09-19 西铁城控股株式会社 光模块的制造方法
US9214446B2 (en) 2011-03-18 2015-12-15 Citizen Holdings Co., Ltd. Method of manufacturing optical module
EP2500757B1 (en) * 2011-03-18 2018-06-27 Citizen Watch Co., Ltd. Method of manufacturing optical module
JP2014057107A (ja) * 2013-12-20 2014-03-27 Renesas Electronics Corp 半導体装置の製造方法および半導体装置

Also Published As

Publication number Publication date
JP3655179B2 (ja) 2005-06-02

Similar Documents

Publication Publication Date Title
US6483190B1 (en) Semiconductor chip element, semiconductor chip element mounting structure, semiconductor chip element mounting device and mounting method
US7523775B2 (en) Bonding apparatus and method of bonding for a semiconductor chip
US6269999B1 (en) Semiconductor chip mounting method utilizing ultrasonic vibrations
JP2005064362A (ja) 電子装置の製造方法及びその電子装置並びに半導体装置の製造方法
JPH08264540A (ja) バンプ構造、バンプ製造用キャピラリ及びバンプ製造方 法
JP3655179B2 (ja) 半導体チップ素子
JP2714339B2 (ja) ワイヤボンディング装置
US7150388B2 (en) Method of bonding and bonding apparatus for a semiconductor chip
US20060090833A1 (en) Method of ultrasonic-mounting electronic component and ultrasonic mounting machine
JP4670697B2 (ja) センサ装置の製造方法
JP2008066363A (ja) 非接触ｉｃ媒体およびその製造方法
JP2005079211A (ja) 超音波フリップチップ実装方法
JPH08181175A (ja) ワイヤボンディング方法
JP4337042B2 (ja) 接合方法
JP2000216198A (ja) 半導体装置およびその製造方法
JP2005093581A (ja) 超音波フリップチップ実装方法
JP2003282629A (ja) 超音波フリップチップ実装方法
JP2725116B2 (ja) ワイヤボンディング装置及びその方法
JP2002299374A (ja) 半導体装置及びその製造方法
JP2002016168A (ja) 実装用基板およびそれを用いた半導体モジュール
JP2002043354A (ja) フリップチップ実装方法
JP2007234960A (ja) 電子デバイスおよびその製造方法
JP2657709B2 (ja) ワイヤボンディング装置並びにその方法
JP2005286049A (ja) 超音波フリップチップ接合方法および接合装置
JP2003303844A (ja) 半導体構造およびボンディング方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20041130

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20041207

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050207

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050301

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050302

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080311

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090311

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100311

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100311

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110311

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110311

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120311

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130311

Year of fee payment: 8