JP2002280416A - フレキシブル配線板とicチップとのマトリックス接合方法 - Google Patents

フレキシブル配線板とicチップとのマトリックス接合方法

Info

Publication number
JP2002280416A
JP2002280416A JP2001078568A JP2001078568A JP2002280416A JP 2002280416 A JP2002280416 A JP 2002280416A JP 2001078568 A JP2001078568 A JP 2001078568A JP 2001078568 A JP2001078568 A JP 2001078568A JP 2002280416 A JP2002280416 A JP 2002280416A
Authority
JP
Japan
Prior art keywords
chip
fpc
electrode
bonding
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001078568A
Other languages
English (en)
Inventor
Yoshihiro Hagiwara
良広 萩原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujifilm Business Innovation Corp
Original Assignee
Fuji Xerox Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Xerox Co Ltd filed Critical Fuji Xerox Co Ltd
Priority to JP2001078568A priority Critical patent/JP2002280416A/ja
Publication of JP2002280416A publication Critical patent/JP2002280416A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 BGAの実装信頼度を向上させる。 【解決手段】 ポリイミドフィルム等の片面に銅箔等の
導体パターンを設けたFPC2の電極パッド3a部裏側
の基材部2bにエキシマレーザ加工またはその他の加工
技術により微小な穴4を形成する。FPC2の接合ポイ
ントに対応する基板またはICチップの電極パッド3a
上には接続位置に合わせてAuスタッドバンプ8を形成
する。基板またはICチップの電極パッドを上面に配置
してステージ上に設置し、FPC2をフェースダウンで
位置あわせをし、FPC2の穴4を通して電極部パッド
3a部に直接超音波を印加することにより、FPC2の
電極部と基板またはICチップ電極部のAuスタッドバ
ンプ8をAu−Au非加熱超音波プロセスで接合する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明はフレキシブル配線板
とICチップとのマトリックス接合方法、特に、超音波
振動を利用したフレキシブル配線板とICチップとのマ
トリックス接合方法に関する。
【0002】
【従来の技術】フレキシブル配線板のリードとICチッ
プの電極パッドとを超音波振動を利用して接合する技術
には各種の文献がある。従来のTAB(Tape Au
tomated Bondeng)インナーリードの接
合方法は、半導体素子あるいはインナーリードの何れか
一方にバンプを形成する必要があった。一般にバンプを
形成するためにはリソグラフィ等の複雑な工程が必要で
あり、高価な設備が必要とされる。また、バンプ形成を
100%の歩留りで達成することは困難であり、バンプ
形成工程において高価な半導体素子、あるいは高価なT
ABテープを損傷する問題があった。これらの原因によ
り、従来のバンプ形成工程を必要とするTABインナー
リードの接合方法では、実装コストが高くなる課題があ
った。また、従来のバンプを介してインナーリードを半
導体素子の電極に接続する方法では、バンプ形成の微細
化が困難なため、例えば、電極間ピッチ50〜60μm
のような狭ピッチ接続が困難である課題があった。
【0003】パンプを用いないダイレクトボンディング
法(例えば、特開平02−119153号公報参照)で
は、半導体素子の電極は周囲を電極面に対して凸となる
パッシベーション膜により囲まれているため、インナー
リードを電極に直接接触させることが困難であった。イ
ンナーリードを電極に直接接触させるためには、インナ
ーリード先端の接触部の大きさに比べ、電極開口部を十
分に大きく形成する必要がある。この場合、電極間ピッ
チが増加し狭ピッチ接続が困難となるばかりか、半導体
素子のサイズが大きくなるため、1ウェハ当たり形成で
きる半導体素子数が減少し、半導体素子自体の価格が増
加する課題があった。
【0004】また、インナーリードを電極面に接触させ
ることができても、従来のダイレクトボンディング法で
は、接合時に電極面にクラック等の損傷が生じやすい課
題があった。この原因は以下のように考えられる。イン
ナーリードは一般的にCu箔を基材とし、これにAuや
Snをフラッシュメッキして構成される。Cuは、一般
に用いられているバンプ材料であるAuに比べ硬く変形
しにくいため、ボンディング荷重の印加によりインナー
リードのエッヂ部と電極との接触領域近傍に過大な垂直
応力が発生する。このような接触状態の基で超音波振動
を印加すると、過大なせん断応力がインナーリードのエ
ッヂ部近傍に発生し、電極面にクラック等の損傷が発生
しやすかった。クラック等の損傷を防止するためには、
ボンディング荷重あるいは超音波エネルギを低下させる
必要があり接合強度が低下する。このように、従来のダ
イレクトボンディグでは、電極面にクラック等の損傷を
生じることなく高強度で接合を行うことが困難であっ
た。
【0005】また、従来のダイレクトボンディング法で
は、超音波振動をインナーリードの長手方向に作用させ
るため、対向する2辺に電極が形成された半導体素子に
対しては接合を行うことができるが、半導体素子の4辺
全てに電極が形成された半導体素子に対しては接合が困
難である課題があった。
【0006】従来の技術について、図面を参照して詳細
に説明する。
【0007】図4(a),(b)は第1の従来例を示す
正面図および側面図である。(例えば、特開平06−2
83577号公報参照)。これは、TABテープのイン
ナーリードと半導体素子の電極とを接合する技術であ
る。
【0008】ここでは、半導体素子の電極開口部よりも
先端部が小さなボンディングツールをインナーリードに
押圧し、インナーリードに窪みを形成し、該インナーリ
ードの前記電極側の表面に凸部を形成しながら、前記ボ
ンディングツールに超音波エネルギを印加する。
【0009】ボンディングツールは、先端部に丸みを有
していてもよい。また窪みは、インナーリードの幅より
も小さくてもよい。また半導体素子の電極開口部の前記
インナーリードの幅方向の大きさをインナーリードの幅
よりも小さくしてもよい。
【0010】この接合方法では、インナーリード13と
半導体素子15の電極12とのアライメントを行った
後、ボンディングツール11をインナーリード13に押
圧する。ボンディングツール11は、半導体素子15の
電極12の開口部の大きさよりも先端部が小さいため、
インナーリード13にボンディングツール11の先端形
状が転写された凹状の窪み16が形成され、同時にイン
ナーリード13の底面には微小な凸部19を形成するこ
とができる。このように、接合時にインナーリード底面
に電極面12との接触点となる微小な凸部19を形成す
るため、バンプを用いずに直接インナーリードを電極1
2と接触させることができる。
【0011】一般に半導体素子の電極はAl電極であ
り、電極表層には自然酸化膜が存在するため、インナー
リード接合を行うためには自然酸化膜を破壊することが
条件となる。ここで、電極面上の自然酸化膜を破壊する
のに必要な最小のせん断応力をτmin とおき、電極面1
2にクラックが発生するせん断応力をτmax とおくと、
電極面12にクラック等の損傷を生じることなく接合を
行うためには、接合部17の最大せん断応力がτmax 以
下となるようにボンディングツール11に荷重および超
音波振動を印加する必要がある。電極面に生じるクラッ
ク等の損傷を防止し、しかも十分な強度で接合を行うた
めには、τmin 以上のせん断応力が作用する領域を極力
大きく形成する必要がある。このためには接合部17に
均一なせん断応力分布を形成することが重要となる。
【0012】ここでは、窪み16を形成しながら超音波
振動を印加し、電極12表層に存在する酸化膜を破壊し
接合を行う。凸部19を介して接合を行うため、凸部の
形成を行わない従来のダイレクトボンディング法に比
べ、せん断応力の均一性に優れ、電極面にクラック等の
損傷を発生することなくインナーリード13を電極12
に十分な強度で接合することができる。また、図に示す
ようにインナーリード13は電極周囲のパッシベーショ
ン膜14に接触するが、電極12よりも小さな先端部を
有するボンディングツール11を用いるため、パッシベ
ーション膜14に損傷を与えるような過大な応力を発生
することなく接合を行うことができる。ここで、ボンデ
ィングツール11は窪み16に密着しており、接合面に
超音波エネルギを効率的に伝達することができる。な
お、図面には記載していないが、半導体素子15は加熱
装置により合金層形成に必要な温度(例えば250℃、
特開平07−058155公報参照))まで加熱されて
いる。なおこのように、窪み16を形成しながら超音波
振動を印加しインナリードを電極に接合する方法では、
ボンディングツールをインナーリードに押圧し、インナ
ーリードに窪みを形成した後に超音波振動を印加し接合
する方法に比べ、ボンディング時間の短縮による生産性
向上を図れ、かつ高い強度で接合を行える。
【0013】次にTABのアウターリードの接合方法に
ついて述べる。
【0014】TABでは、予めテープ上に回路形成した
テープキャリアAを用いて半導体素子Bの電極と基板電
極とを接続する。このようにテープキャリアAに半導体
素子Bを搭載したものをテープキャリアパッケージ(略
称:TCP)と呼ぶ。このテープキャリアパッケージの
基板への実装においては、金型でアウタリードをカット
し、それをガルウィング状にフォーミングする。その
後、アウタリードと基板の電極パッドとを位置合わせ
し、アウタリードボンディングする。
【0015】一般に、このアウタリードボンディング方
法としては、加熱したツールで、アウタリードを加圧・
加熱し、全アウタリードを一括ボンディングする方法
(ギャングボンディング)が採用されている。しかし、
この方法では、ツール加圧により基板に15kgf程度
の荷重がかかるため、基板裏面からのバックアップが必
要となり、その部分にチップ部品など他の部品を搭載で
きず、基板設計の自由度が狭くなっていた。
【0016】この問題に対して、近年、レーザ光など非
接触加熱源によるボンディングが注目されている。この
方法では、レーザ光を照射するときに、テープキャリア
を加圧して、アウタリードと電極パッドとを接触させて
おく手段が必要となる。この他の手段としては、アウタ
リードを電極パッドに確実に接触させることを目的とし
て、ガラス板でアウタリードを加圧して電極パッドへ接
触させる方法、あるいは、反った基板へも対応が可能な
シングルポイントボンディングツールでアウタリードを
1本ずつ加圧し、かつ、同時にレーザ光を照射する方法
がある(特開平5−259220号公報参照)。
【0017】しかしながら、テープキャリアを加圧し
て、間接的にアウタリードを電極パッドに押し付ける手
段は、アウタリードの数が増加しさらに微細化した場合
や基板が反っている場合などに、全アウタリードを均一
な状態で基板の電極パッドへ接触させるのが非常に困難
となる。
【0018】さらに、ガラス板Kでアウタリードを加圧
する手段では、ボンディング中にガラス板と被ボンディ
ング部位が接触しているために、レーザ照射によって加
熱され融解・昇華したアウタリードの表面の金属などが
ガラス板に付着する。これによって、レーザ光の透過性
が低下すため、ボンディング毎にガラス板表面をクリー
ニングする必要がある。
【0019】さらにまた、シングルポイントボンディン
グツールでアウタリードを1本ずつ加圧する手段におい
ても、ガラス板の場合と同様に、シングルポイントボン
ディングツールへの付着物が発生するため、これをクリ
ーニングする必要がある。また、シングルポイントボン
ディングツールを用いる場合は、このシングルポイント
ボンディングツールが接合部とともにレーザ照射により
繰り返し加熱・急冷されるため、シングルポイントボン
ディングツール自身の消耗が激しいという問題がある。
【0020】図5(a)〜(c)は第2の従来例を示す
側面図および部分側面図である。(例えば、特開平10
−022328号公報参照)。
【0021】図5(a)に示すボンディング装置は、テ
ープキャリアパッケージ(略称:TCP)方式のチップ
部品101(図6参照)を実装基板102の所定の電極
パッド103上に仮固定する第1ボンディング部104
と、この第1ボンディング部104により仮固定された
チップ部品101にレーザ光を照射してレーザボンディ
ングする第2ボンディング部105と、第1ボンディン
グ部104から第2ボンディング部105にチップ部品
101を移送する移送部106と、第1ボンディング部
104及び第2ボンディング部105及び移送部106
を電気的に統御してボンディング制御部107とから構
成されている。
【0022】第1ボンディング部104は、図5(b)
に示すように、水平面に沿うXY方向に移動自在な第1
XYテーブル8と、この第1XYテーブル108上に搭
載された本体109と、この本体109に揺動自在に取
り付けられた棒状の超音波ホーン110と、この超音波
ホーン110の揺動軸に連結され超音波ホーン110を
揺動駆動するモータ111と、超音波ホーン110の先
端部に取付けられたシングルポイントボンディングツー
ル112と、本体109の上部に設けられ超音波振動を
超音波ホーン110に印加する超音波振動発信器113
とから構成されている。
【0023】この超音波振動発信器113の超音波出力
は、0.3Wである。また、モータ111には、位置検
出器111aが付設され、この位置検出器111aから
出力された位置検出信号SLは、ボンディング制御部1
07に入力すると、この位置検出信号SLに同期して超
音波振動発信器113を作動させる発振信号SSを出力
するように設けられている。
【0024】一方、第2ボンディング部5は、図5
(c)に示すように、第1ボンディング部104に隣接
して設置されたもので、水平面に沿うXY方向に移動自
在な第2XYテーブル114と、この第2XYテーブル
114上に搭載された支持台115と、この支持台11
5から水平方向に延設されたアーム116と、このアー
ム116の先端部に設けられた集光部117と、第2X
Yテーブル114から離間して設置されレーザ光Lを発
振するレーザ発振装置118と、このレーザ発振装置1
18からのレーザ光Lを集光部117まで案内する光フ
ァイバ119とから構成されている。レーザ光Lとして
は、YAGレーザ光が好ましい。また、発振条件の一例
としては、レーザ出力5W、照射時間15m秒を挙げる
ことができる。また、集光部117は、例えば凸レンズ
を基本要素とするもので、これによるレーザ光Lの照射
面におけるスポット径は例えば40μmに設定する。
【0025】さらに、移送部106は、互いに隣接して
設けられた第1ボンディング部104と第2ボンディン
グ部105に沿って設けられたシャトルテーブル106
aなどの移送手段を本体とするものであって、矢印R
1,R2方向に往復動自在である。このシャトルテーブ
ル106aには、実装基板102を所定位置に固定する
ための減圧保持手段が設けられている。
【0026】つぎに、ボンディング方法について述べ
る。図6は、このボンディング方法によりアウタリード
ボンディングされるチップ部品101を示している。こ
のチップ部品101は、TCP方式のパッケージであ
り、その構成は、一方の表面にIC回路(図示せず)及
び端末電極としてのバンプ101aが形成された例えば
縦10mm及び横10mm及び厚さ0.5mmのシリコ
ン・チップ101bと、一方の端部がバンプ101aに
インナリードボンディングされ中途部で段差状に成形さ
れた例えば厚さ35μm及び幅45μmの電解銅製のフ
ィンガ1cとからなっている。前記フィンガ101cの
本数は、例えば300本で、例えば100μmのピッチ
で列設されている。このフィンガ101cの表面には、
厚さ2.0μmのすずめっきが施されている。なお、フ
ィンガ101cの外側に延出している部分をアウタリー
ド101dと呼ぶ。さらに、シリコン・チップ101b
とフィンガ101cとの接続部分は絶縁樹脂101eに
より封止されている。しかして、フィンガ101cは、
プラスチックフィルムからなるサポートリング101f
により支持されている。
【0027】また、実装基板102は、例えば厚さ1.
5mm及び縦50mm及び横50mmのガラスエポキシ
製であって、その一方の主面には、回路パターンが例え
ば厚さ18μmの銅箔により施され、その端部には電極
パッド103が設けられている。この電極パッド103
の寸法は、例えば縦0.5mm及び横0.1mmであ
り、その表面には厚さ2.0μmの金めっきが施されて
いる。
【0028】チップ部品101のアウタリード101d
を実装基板102の電極パッド103にボンディングす
るに当たって、まず、図示せぬハンドリング装置によ
り、実装基板102を移送部106のシャトルテーブル
106aに位置決め保持させる。さらに、ボンディング
制御部107からの制御信号CTにより移送部106
を、シャトルテーブル106aを第1ボンディング位置
P1まで移送する。また、他のハンドリング装置によ
り、チップ部品101をシャトルテーブル106aに保
持されている実装基板102上に、アウタリード101
dが対応する電極パッド103上に当接するように載置
する。つぎに、ボンディング制御部107は、第1XY
テーブル108に制御信号ST1を印加する。すると、
第1XYテーブル108が作動し、シングルポイントボ
ンディングツール112の先端が、所定の電極パッド1
03の直上位置にくるよう位置決めする。つぎに、ボン
ディング制御部107からは、制御信号SMがモータ1
11に出力され、その結果、モータ111が起動して超
音波ホーン110を矢印Q1方向に揺動させる。する
と、シングルポイントボンディングツール112は、直
下のアウタリード101dに対して超音波を印加しなが
ら、この超音波を印加しているアウタリード101dを
例えば60gfで押圧する。その結果、押圧されたアウ
タリード101dは、接触している電極パッド103に
圧接される。このとき、超音波は、モータ111に付設
されている位置検出器111aからの位置検出信号SL
に同期して、ボンディング制御部107から発振信号S
Sを超音波振動発信器113に出力させることにより、
超音波ホーン110を介してシングルポイントボンディ
ングツール112に印加される。つぎに、ボンディング
制御部107からは、再び制御信号SMがモータ111
に出力され、超音波ホーン110が矢印Q2方向に揺動
する。これと同期して、ボンディング制御部107から
は、第1XYテーブル108に制御信号ST1が印加さ
れる。その結果、第1XYテーブル108が作動し、シ
ングルポイントボンディングツール112の先端が、直
前に圧接した電極パッド103に隣接する電極パッド1
03の直上位置にくるよう位置決めする。しかして、前
と同様のボンディング動作を繰り返す。その結果、チッ
プ部品101は、実装基板102の所定の電極パッド1
03上に位置決めされる。
【0029】このようにして、すべてのアウタリード1
01dの圧接が終わると、ボンディング制御部107か
らの制御信号CTにより移送部106は、シャトルテー
ブル106aを第1ボンディング位置P2まで移送す
る。つぎに、ボンディング制御部107から第2XYテ
ーブル114に制御信号ST2が送られ、アウタリード
101dの直上にレーザ集光部117がくるように位置
決めする。位置決めしたものに基づきボンディング制御
部107よりレーザ発振装置118に制御信号Sが送ら
れ、例えば15m秒のレーザ光Lを発振する。このレー
ザ光Lは、光ファイバ119によりレーザ集光部117
まで導かれ、このレーザ集光部117によりアウタリー
ド101d上において、例えば、40μmのスポット径
SPとなるように集光される。レーザ発振後、ボンディ
ング制御部107より制御信号ST2が第2XYテーブ
ル114に送られ、先にレーザ光を照射したアウタリー
ド101dの直上にレーザ集光部117がくるように位
置決めし、前と同様のレーザ照射動作を繰り返す。かく
して、前工程において圧接されたアウタリード101d
は、電極パッド103に対してレーザ溶接され、チップ
部品101は、実装基板102に強固に固定される。し
かして、レーザ溶接が終わると、シャトルテーブル10
6aによる実装基板102の減圧吸着を解除し、図示せ
ぬハンドリング機構によりシャトルテーブル106aか
ら実装基板102を取り除く。この後、再び、前述した
ボンディング動作を繰り返す。
【0030】次にICチップとしてBGAと呼ばれるも
のを基板に実装している技術について述べる。昨今の携
帯情報端末にみられるような製品の小型化に伴い、これ
に用いられる裏面電極(Ball Grid Array、以降「BG
A」と記す)型電気部品も小型化が進み、具備されるB
GA電極端子も小さくなってきている。これらの小型化
に伴い、BGA型電機部品の電極端子とプリント配線板
とを導通させるはんだ付け接続部分も小さくなるため、
熱サイクルストレスや外部応力に対する抗力が減少して
いる。
【0031】特開平10−56093号公報には、ダミ
ー電極をBGA端子配列の角部に設ける(端子1つに基
板ランド1つが対応)ことにより、ヒートサイクル時に
ダミー電極のはんだ接続部分にクラックが入ることを前
提とし、クラックが生じても信号電極の接続が守られる
ようにした半導体装置及びその半導体装置を組み込んだ
電子装置が記載されている。
【0032】また、特開平9−330993号公報に
は、BGA構造の半導体装置が掲載されている。この半
導体装置は、まず、半田バンプ形成ランドを分割して形
成し、半導体チップ間で結線される配線を分離して、別
々に分割ランドに引き出す。その後、半導体チップを搭
載し、分割ランドを使用してテスティングを行い、半田
ボールなどで半田バンプを形成する。こうすることによ
り、複数個の半導体チップが搭載されて形成される半導
体装置のテスティングが容易にしていた。
【0033】一般に、BGAを実装したプリント配線
に、環境温度変化や、BGA自体の発熱の変化により熱
サイクルストレスが加わった場合、BGAとプリント配
線板の熱膨張率との差により歪みが発生する。この歪み
は、BGA端子の外周に位置する4角の接続部分に集中
することが多く、はんだ接続部分がこの歪みに耐えられ
ない場合、はんだ接続部分にクラックが発生する可能性
が高い。
【0034】また、BGAを実装したプリント配線板に
基板を曲げる等の外力が加わった場合、最も応力変形を
受けやすいのは、隣接する(応力を分散しうる)接続端
子が少なく、また応力によるプリント配線板の変形量が
最も大きくなるBGA端子配列の4角であり、応力変形
による電極接続部分の破壊は、4角から電極配列の内側
へと進行する場合が多い。
【0035】したがって、BGAの接続信頼性を向上さ
せるためには、端子配列の4角部分のはんだ接続強度を
向上させる必要がある。
【0036】また、半田バンプ形成ランドを分割して形
成しても、この半導体バンプ形成ランドと半田ボールと
の接続部分の大きさは変わらないため、はんだ接続部分
にクラックが生じないようにはならない。
【0037】図7(a)〜(d)は第3の従来例を示す
平面図および側面図である。(例えば、特開2000−
228459号公報参照)。図中の符号201はBG
A、202はその統合可能な特定電極、203は一般電
極を示す。
【0038】この例においては、BGA201の4角
に、統合可能な特定電極202として、それぞれ4個ず
つのグランド電極端子を設けたものを示す。
【0039】図7(b)は、図7(a)に示したBGA
201を実装するプリント配線板の基板を示している。
図7(b)において、符号204は基板、205は統合
ランド、206は一般ランドを示す。この基板204
は、統合ランド205を有しており、図7(a)に示し
た形態のBGAの4角の電極202を、統合ランド20
5として同じランドに統合している。これにより、はん
だ付け部分を大きくし、はんだ付けしたBGA型部品と
プリント配線板の接続強度を向上させることを可能とす
る。
【0040】図7(c)は、図7(b)に示した基板2
04に、図7(a)に示したBGAがはんだ付けされた
状態を示している。BGA201の統合端子202群
は、基板204の統合ランド205にてはんだ付けされ
ている。
【0041】図7(d)に示すとおり、BGAの統合端
子2群は、基板204の統合ランド205にてはんだ付
けされているので、実装したBGAの4角の電極端子の
はんだ付け部分が、1端子1ランドのはんだ付けを行う
場合に比べて格段に大きくなる。
【0042】すなわち、BGAの端子202と、基板の
統合ランド205との間の大きい接続部分においてはん
だ接続がなされることになり、4角部分のはんだ付け部
分の接続強度が大幅に向上し、前述の熱サイクルストレ
スによるクラックや、外部応力による破壊を防ぐことが
できる。
【0043】
【発明が解決しようとする課題】上述した従来のフレキ
シブル配線板とICチップとのマトリックス接合方法
は、次のような問題がある。 1.チップ、またはFPCの電極パッド上に半田ボール
を設けて熱圧着する3熱圧着工法では、半田を用いるこ
とによりプロセス温度を200度以上に上げる必要があ
る。よって接続相手側のモジュールについてこのプロセ
ス温度に対する耐熱が要求され、接続モジュールを制限
してしまう。例えば接着剤を用いた構造物や耐熱温度が
230度以下の材料を持っている場合、この工法は使え
ない。 2.FPCを電極パッド部を上面にして固定し、ICチ
ップの電極パッド部をフェースダウンで位置決め圧接し
て、ICチップごと超音波で振動させて一括して接合す
る工法では、周りを樹脂で封止されたICチップ等には
有効であるが、シリコンやガラスを用いた基板や接着部
がある構造物では、全体を超音波振動して接合すること
は好ましくない。最悪モジュールを破壊する結果となる
ことも懸念される。 3.TAB等のインナーリードでチップの電極パッドと
ボンディング接合する工法では、チップとFPC電極接
続の際、チップの外周に引き出す必要があるため、(接
続本数)≦(チップの外周長さ)÷(ピッチ)という制
限がある。そのため、マトリクス接続により実装密度を
高めようとする際、この工法は不適となる。
【0044】
【課題を解決するための手段】第1の発明のフレキシブ
ル配線板とICチップとのマトリックス接合方法は、F
PCの電極パッド部裏側の基材部にエキシマレーザ加工
またはその他の加工技術により微小孔を形成する。
【0045】第2の発明のフレキシブル配線板とICチ
ップとのマトリックス接合方法は、第1の発明におい
て、前記FPCの接合ポイントに対応する前記基板また
はICチップの電極パッド上には接続位置に合わせてA
uスタッドバンプを形成する。
【0046】第3の発明のフレキシブル配線板とICチ
ップとのマトリックス接合方法は、第1の発明におい
て、前記基板またはICチップの電極パッドを上面に配
置してステージ上に設置し、前記FPCをフェースダウ
ンで位置あわせをし、前記FPCの前記微小孔を通して
前記電極部パッド部に直接超音波を印加することによ
り、前記FPCの電極部と前記基板またはICチップ電
極部のAuスタッドバンプをAu−Au非加熱超音波プ
ロセスで接合する。
【0047】第4の発明のフレキシブル配線板とICチ
ップとのマトリックス接合方法は、第1の発明におい
て、前記FPC裏面にあける穴についてその最大径は、
電極パッドの面積の50%以下とする。
【0048】第5の発明のフレキシブル配線板とICチ
ップとのマトリックス接合方法は、第1の発明におい
て、前記FPC裏面にあける穴についてその最小径は、
超音波を印加するツールの先端径以上である。
【0049】第6の発明のフレキシブル配線板とICチ
ップとのマトリックス接合方法は、第1の発明におい
て、前記穴を複数まとめて超音波を印加する。
【0050】
【発明の実施の形態】次に、本発明について図面を参照
して詳細に説明する。
【0051】図1(a),(b)は本発明の一実施形態
を説明するための平面図および部分断面図である。図1
(a),(b)に示すフレキシブル配線板とICチップ
とのマトリックス接合方法は、ポリイミドフィルム等の
片面に銅箔等の導体パターンを設けたFPC2の電極パ
ッド3a部裏側の基材部2bにエキシマレーザ加工また
はその他の加工技術により微小な穴4を形成する。
【0052】FPC2の接合ポイントに対応する基板ま
たはICチップの電極パッド3a上には接続位置に合わ
せてAuスタッドバンプ8を形成する。基板またはIC
チップの電極パッドを上面に配置してステージ上に設置
し、FPC2をフェースダウンで位置あわせをし、FP
C2の穴4を通して電極部パッド3a部に直接超音波を
印加することにより、FPC2の電極部と基板またはI
Cチップ電極部のAuスタッドバンプ8をAu−Au非
加熱超音波プロセスで接合する。
【0053】FPC2裏面にあける穴4についてその最
大径は、電極パッドの面積の50%以下とする。FPC
2裏面にあける穴4についてその最小径は、超音波を印
加するツールの先端径以上である。また、穴4を複数ま
とめて超音波を印加してもよい。
【0054】FPC2に外部モジュール5を超音波印加
により接合する。FPC2表面には他のモジュールの電
気接続するための電極パッド3aが配置されている。電
極パッド3a表面部はAuのメッキ層で覆われていて、
超音波による接合手段を前提としている。ここでこの電
極パッド3aの裏側の基材部2bには、エキシマレー
ザ、CO2レーザ、またはエッチングによりあけられた
穴部4が形成されていて、穴4は表面の電極パッド3層
にまで連通している。そのため裏側からFPC1を見る
と、表面の電極パッド3とちょうど同じ位置に連通電極
パッド3aが配置されている。またこの連通電極パッド
3aは酸化を防ぐため、メッキ層が設けられているが、
特にメッキは特定されない。ただしAuメッキであれば
表面の電極パッドへAuメッキをする際に同時に連通電
極パッド3aにもメッキをかけることができるので工程
の無駄を省けて好ましい。穴4の直径については最大穴
面積が電極パッド3面積の50%以内であることが好ま
しい。また最小径は超音波接合のツールの先端径以上で
あることが必要となり、およそ100μm以上であるが
使用するツール8によって最小径は異なる。
【0055】また接続する外部モジュール5について
は、FPC2に形成した穴4に対応する電極パッド3b
にAuのスタッドバンプ8を形成して、FPC2のAu
電極パッド3aと外部モジュールに5とは、Au−Au
の超音波接合により接続されている。
【0056】本発明によるFPCとIC、シリコンまた
はガラス等の外部モジュールの超音波接合について説明
する。超音波接合プロセスでは、異種または同種の金属
材料を圧接した状態で片方の金属に超音波を印加するこ
とにより、他方の金属との界面で相互拡散現象が起こっ
て接合されるプロセスである。そのため、金属間に十分
なパワーと周波数の超音波が作用することが必須条件と
なる。本発明の接続手段では図2のようにFPC電極パ
ッドの裏面の基材を、エキシマ等のレーザ加工、または
エッチング等の手段で除去し、裏面に露出した裏電極パ
ッドに直接超音波を印加する。このときの超音波伝播現
象を等価回路を用いて以下に説明する。
【0057】異種材料間を超音波が伝播するとき、その
界面では反射と透過がおきる。今、(超)音波の2つの異
なる材質間等に於ける挙動を、電圧、電流の伝送経路に
置き換えて考えると、図2のような等価回路となる。な
お本等価回路においては簡単のため、抵抗成分、つまり
振動の減衰成分は考慮していない。ここで各パラメータ
は図3のように置き換えられる。ここで図2の中点bに
おける電圧平衡条件より Vi+Vr=Z02(Ii+Ir)=Z02(Vi/Z
01−Vr/Z01) これより以下のように反射係数が導かれる。 Rv(電圧の反射係数)=Vr/Vi=(Z02−Z0
1)/(Z02+Z01) Ri(電流の反射係数)=Ir/Ii=−Rv 上記式をもとに今回の条件を以下のように仮定する。 ホーン材 : SUS 接触部断面積 : A=100μm2 仮定したパラメータより、ホーン、PI、Auのそれぞ
れの音響インピーダンスは ホーン :Z01=395 PI :Z02=16.7 Au :Z03=385 このインピーダンスを元に、電圧と電流の反射係数を計
算すると、以下のようになる。(本発明の接合条件) SUS→Au 間 Rv=−Rv=−0.013 (PIを介して超音波を印加したとき) SUS→PI 間 Rv=−Rv=−0.92 PI →Au 間 Rv=−Rv= 0.92 本発明による超音波接合では、入射波の98.7%が透過
し、1.3%のみが反射するのに対して、PIを介した接合
条件では、SUS→PI→Auを透過するのは入射波の
わずか0.6%で、99.4%が反射波となる。更にPI伝播中
にも振動の減衰が生じると予測され、「実際にAu−A
u接合部に伝播する超音波は印加したパワーの0.6%以
下になる」と予測される。以上のことより、本発明はF
PCとIC、シリコンまたはガラス等の外部モジュール
の表面実装において、FPCの基材に穴をあけて露出し
た金属面に裏側から超音波を印加することで、選択的
に、高温プロセスを用いず、また外部モジュールに与え
るストレスを最小限に留めて高密度実装するための手段
を提供することができる。
【0058】
【発明の効果】本発明のフレキシブル配線板とICチッ
プとのマトリックス接合方法の第1の効果は低温プロセ
スで接合できる点である。本発明の接合方法では、超音
波による相互拡散接続であるため接続対象のモジュール
はほぼ常温状態でもしくは100度以下の予備加熱状態
で接続できる。
【0059】第2の効果は脆性材料に適用可能である点
である。本発明の接合方法では、接合部分のみにシング
ルポイントまたはマルチポイントで超音波を印加するこ
とが可能なため、チップに限界以上の負荷を与えること
なく接合することが可能となる。
【0060】第3の効果は接続密度が高い点である。本
発明の接続方法では、チップの表面部の電極とFPC電
極が面同士で接続可能なため配線をチップ周囲に引き回
す必要がなく、また実装密度が高くなる。
【図面の簡単な説明】
【図1】(a),(b)は本発明の一実施形態を説明す
るための平面図および部分断面図である。
【図2】超音波伝播の等価回路図である。
【図3】図3における音波−電気モデリング対応図であ
る。
【図4】(a),(b)は第1の従来例を示す断面図で
ある。
【図5】(a)〜(c)は第2の従来例を示す模式側面
図および部分側面図である。
【図6】図5の詳細を示す側面図である。
【図7】第3の従来例を示す平面図および側面図であ
る。
【符号の説明】
2 FPC 3a 電極パッド 4 穴 5 外部モジュール 8 Auスタッドバンプ
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) H01L 23/12 501 H05K 3/32 C 23/14 H01L 21/92 602G H05K 3/00 23/12 L 3/32 23/14 R

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】 フレキシブル配線板(以下FPCとい
    う)の電極パッド部裏側の基材部にエキシマレーザ加工
    またはその他の加工技術により微小孔を形成することを
    特徴とするフレキシブル配線板とICチップとのマトリ
    ックス接合方法。
  2. 【請求項2】 前記FPCの接合ポイントに対応する前
    記基板またはICチップの電極パッド上には接続位置に
    合わせてAuスタッドバンプを形成する請求項1記載の
    フレキシブル配線板とICチップとのマトリックス接合
    方法。
  3. 【請求項3】 前記基板またはICチップの電極パッド
    を上面に配置してステージ上に設置し、前記FPCをフ
    ェースダウンで位置あわせをし、前記FPCの前記微小
    孔を通して前記電極部パッド部に直接超音波を印加する
    ことにより、前記FPCの電極部と前記基板またはIC
    チップ電極部のAuスタッドバンプをAu−Au非加熱
    超音波プロセスで接合する請求項1記載のフレキシブル
    配線板とICチップとのマトリックス接合方法。
  4. 【請求項4】 前記FPC裏面にあける穴についてその
    最大径は、電極パッドの面積の50%以下とする請求項
    1記載のフレキシブル配線板とICチップとのマトリッ
    クス接合方法。
  5. 【請求項5】 前記FPC裏面にあける穴についてその
    最小径は、超音波を印加するツールの先端径以上である
    請求項1記載のフレキシブル配線板とICチップとのマ
    トリックス接合方法。
  6. 【請求項6】 前記穴を複数まとめて超音波を印加する
    請求項1記載のフレキシブル配線板とICチップとのマ
    トリックス接合方法。
JP2001078568A 2001-03-19 2001-03-19 フレキシブル配線板とicチップとのマトリックス接合方法 Pending JP2002280416A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001078568A JP2002280416A (ja) 2001-03-19 2001-03-19 フレキシブル配線板とicチップとのマトリックス接合方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001078568A JP2002280416A (ja) 2001-03-19 2001-03-19 フレキシブル配線板とicチップとのマトリックス接合方法

Publications (1)

Publication Number Publication Date
JP2002280416A true JP2002280416A (ja) 2002-09-27

Family

ID=18935166

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001078568A Pending JP2002280416A (ja) 2001-03-19 2001-03-19 フレキシブル配線板とicチップとのマトリックス接合方法

Country Status (1)

Country Link
JP (1) JP2002280416A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006006817A1 (en) * 2004-07-14 2006-01-19 Ixelon Co., Ltd. Junction structure of display driver chip and ic chip and flexible substrate using au flat bump, and junction metheod thereof
EP2219220A2 (en) 2009-02-13 2010-08-18 Hitachi Automotive Systems, Ltd. Connection structure, power module and method of manufacturing the same
JP2016054040A (ja) * 2014-09-03 2016-04-14 セイコーインスツル株式会社 電子装置、及び電子装置製造方法
JP2017047477A (ja) * 2016-11-30 2017-03-09 株式会社東芝 超音波接合方法
CN111885857A (zh) * 2020-08-25 2020-11-03 景旺电子科技(珠海)有限公司 印刷电路板的制作方法及印刷电路板

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006006817A1 (en) * 2004-07-14 2006-01-19 Ixelon Co., Ltd. Junction structure of display driver chip and ic chip and flexible substrate using au flat bump, and junction metheod thereof
EP2219220A2 (en) 2009-02-13 2010-08-18 Hitachi Automotive Systems, Ltd. Connection structure, power module and method of manufacturing the same
US8796563B2 (en) 2009-02-13 2014-08-05 Hitachi Automotive Systems, Ltd. Connection structure, power module and method of manufacturing the same
JP2016054040A (ja) * 2014-09-03 2016-04-14 セイコーインスツル株式会社 電子装置、及び電子装置製造方法
JP2017047477A (ja) * 2016-11-30 2017-03-09 株式会社東芝 超音波接合方法
CN111885857A (zh) * 2020-08-25 2020-11-03 景旺电子科技(珠海)有限公司 印刷电路板的制作方法及印刷电路板

Similar Documents

Publication Publication Date Title
TW512498B (en) Semiconductor device, method of manufacture thereof, circuit board, and electronic device
KR100531393B1 (ko) 반도체 장치 및 그 제조 방법
JPH055375B2 (ja)
KR20070100385A (ko) 부품 실장용 핀을 형성한 프린트 기판
JPS63119552A (ja) Lsiチツプ
JPH10173003A (ja) 半導体装置とその製造方法およびフィルムキャリアテープとその製造方法
JP2010118534A (ja) 半導体装置およびその製造方法
JP2002076055A (ja) 半導体装置の実装方法および実装構造
JP2001024085A (ja) 半導体装置
JP3252745B2 (ja) 半導体装置およびその製造方法
TW471077B (en) Bump forming method, bump forming bonding tool, semiconductor wafer, semiconductor chip, semiconductor device, manufacture thereof, circuit board and electronic machine
JP2002280416A (ja) フレキシブル配線板とicチップとのマトリックス接合方法
US20020039807A1 (en) Manufacturing method of a semiconductor device
JP2002026071A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2005340393A (ja) 小型実装モジュール及びその製造方法
JPH05190601A (ja) フリップチップ接合方法
JPH10308415A (ja) 電極、電子部品、電子装置および電子部品の実装方法
JP2004253598A (ja) 電子部品の実装方法
JPH0737890A (ja) 半田ボール接合装置およびその接合方法
JP3360492B2 (ja) 電子回路基板
JPH10242328A (ja) 回路基板、この回路基板を有する回路モジュールおよびこの回路モジュールを有する電子機器
JP2001168224A (ja) 半導体装置、電子回路装置および製造方法
JPH06151440A (ja) 半導体装置およびその製造方法ならびに半導体装置の実装体
JP2000332060A (ja) 半導体装置およびその製造方法
KR100546001B1 (ko) 종방향 초음파를 이용한 전자부품의 솔더링 방법