JP5856581B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP5856581B2
JP5856581B2 JP2013059348A JP2013059348A JP5856581B2 JP 5856581 B2 JP5856581 B2 JP 5856581B2 JP 2013059348 A JP2013059348 A JP 2013059348A JP 2013059348 A JP2013059348 A JP 2013059348A JP 5856581 B2 JP5856581 B2 JP 5856581B2
Authority
JP
Japan
Prior art keywords
electrode pad
wire
bonding
aluminum
probe
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2013059348A
Other languages
English (en)
Other versions
JP2014187087A (ja
Inventor
斉 伊計
斉 伊計
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2013059348A priority Critical patent/JP5856581B2/ja
Priority to TW102129162A priority patent/TWI553777B/zh
Publication of JP2014187087A publication Critical patent/JP2014187087A/ja
Application granted granted Critical
Publication of JP5856581B2 publication Critical patent/JP5856581B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4845—Details of ball bonds
    • H01L2224/48451—Shape
    • H01L2224/48453—Shape of the interface with the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Wire Bonding (AREA)

Description

本発明の実施形態は、半導体装置の製造方法に関する。
基板に各種半導体素子を含む回路が形成された半導体ペレットは、外部の機械的、物理的、化学的な衝撃から保護されるように、パッケージングされて使用される。その際、半導体ペレットの回路を外部に電気的に引き出す必要があり、その技術として、半導体ペレットに形成された電極パッドとパッケージの外部電極とをボンディングワイヤで接続する方法（ワイヤボンディング法）が知られている。
このワイヤボンディング法では、ボンディングワイヤとして金ワイヤの使用が一般的であったが、ＬＳＩ分野においても金ワイヤに代えて入手の容易な銅ワイヤを使用することが検討されている。
しかし、銅は金に比べて硬度が高いために、電極パッドと銅ワイヤの接続不良が生ずることがあった。特に、パッケージングの前に行われる半導体ペレットの電気的特性の検査の際に電極パッド表面に形成されるプローブ針による凹凸痕が大きい場合に、硬度の高い銅ではそのようなプローブ痕を埋めることができず、接続不良が発生しやすかった。すなわち、半導体ペレットの電極パッドは、特性検査の際の電極としても使用される。このため、その表面にはプローブ針が検査の都度接触することになり、プローブ針の形状、接触方法等によっては、表面に大きな凹凸が生ずることがあった。
特開２０１２−５４４２８号公報
本発明が解決しようとする課題は、半導体ペレットの電気的検査の際のプローブ針による電極パッド表面の凹凸痕の影響を低減し、銅ワイヤにより半導体ペレットと外部電極との信頼性の高い接続を可能とする半導体装置の製造方法を提供することにある。
実施形態の半導体装置の製造方法は、（ａ）表面にプローブ針の接触により形成された凹部を有する電極パッドを備えた半導体ペレットの前記凹部に銅より低硬度の軟質金属を埋め込む工程と、（ｂ）前記軟質金属が埋め込まれた前記電極パッドの表面に銅ワイヤをボンディングする工程とを具備し、前記軟質金属が、アルミである。
一実施形態による半導体装置の製造工程を示す概略断面図である。 図１（ａ）に示す電極パッドの概略平面図である。 図１（ｂ）に示す電極パッドの概略平面図である。 電極パッド表面に形成されたプローブ跡の光学顕微鏡による撮像写真である。 電極パッド表面に形成されたプローブ跡の３Ｄ顕微鏡による撮像写真である。 比較例の方法で電極パッドに銅ワイヤを接合した場合のプローブ跡の開口面積と銅ワイヤの接合強度の関係を示すグラフである。 比較例の方法で電極パッドに銅ワイヤを接合した場合のプローブ跡の凹凸の高低差と銅ワイヤの接合強度の関係を示すグラフである。
以下、図面を参照して、実施形態を説明する。なお、図面は単に図解のために提供されるものであり、本発明はそれらの図面に何ら限定されるものではない。また、以下の説明において、同一もしくは略同一の機能及び構成を有する構成要素については、同一符号を付し、重複する説明は省略する。
図１、図２Ａ及び図２Ｂは一実施形態に係る半導体装置の製造方法を説明するための図で、図１は製造工程を工程順に示す概略断面図、図２Ａは図１（ａ）に対応する概略平面図、図２Ｂは図１（ｂ）に対応する概略平面図である。これらの各図はいずれも、半導体ペレットに形成された電極パッド及びその近傍のみを示している。
本実施形態においては、図１（ａ）に示すように、まず、半導体ペレット１０を用意する。この半導体ペレット１０は、シリコン、サファイヤ、ＧａＡｓ（ガリウムヒ素）等の半導体材料を用いた基板１２に回路、または各種半導体素子と回路を形成する工程（ファブリケーション工程）、その回路の動作、半導体素子の電気的特性を検査する工程（ダイソーテイング工程）を経て、良品と判別されたものである。
この半導体ペレット１０の表面には、回路を外部に電気的に引き出すための、Ａｌや、ＡｌＳｉ等のＡｌ合金等を用いた電極パッド１４が露出している。電極パッド１４はダイソーテイング工程における電極としても使用されるため、その表面には、検査の際にプローブ針が接触することによって生ずる凹凸痕（以下、プローブ跡ともいう）１６が残されている。図３はそのようなプローブ跡の一例を光学顕微鏡により撮像した写真を示したものであり、電極パッドの表面にプローブ針の５回の接触跡が残されているのが観察される。また、図４はプローブ跡の３Ｄ顕微鏡による撮像写真である。
次いで、このような電極パッド１４に対し、半導体ペレット１０に形成された回路を外部に電気的に引き出すためのボンディングワイヤを接続する。従来、この工程は、電極パッド１４表面に残されたプローブ跡１６を修復することなく、金や銅等のボンディングワイヤによる接続を行っていた。この場合、ボンディングワイヤとして硬度の低い金ワイヤを使用した場合には、プローブ跡１６の大きな凹凸にも金ワイヤが十分に入り込んで良好な接合強度が得られた。銅ワイヤでは硬度が高いために、金ワイヤを使用する場合に比べ電極パッド１４に対し接合強度が得られにくく、接続不良が発生することがあった。特に、プローブ跡の開口面積（以下、単に「面積」という）が大きく、かつ凹凸の高低差が大きい場合に接合強度の低下が顕著であった。
すなわち、図５は、比較例の方法で電極パッドに銅ワイヤを接合した場合のプローブ跡の開口面積と銅ワイヤの接合強度（シェア強度）の関係を調べるために行った実験結果を示したグラフであり、横軸にプローブ跡面積を、縦軸に接合強度（シェア強度）を示す。また、図６は、比較例の方法で電極パッドに銅ワイヤを接合した場合のプローブ跡の凹凸の高低差と銅ワイヤの接合強度（シェア強度）の関係を調べるために行った実験結果を示したグラフであり、横軸にプローブ跡の凹凸の高低差を、縦軸が接合強度（シェア強度）を示す。ここで、比較例の方法とは電極パッド１４表面に残されたプローブ跡１６を修復することなく、ボンディングワイヤによる接続を行う方法である。実験はいずれも３種類のタイプの異なるプローブ針を用いて行い、ボンディングに使用する銅ワイヤの外径やボンディング条件等、その他の条件はすべて同一とした。なお、プローブ跡面積、プローブ跡の凹凸の高低差、及び接合強度はいずれも相対値で示している。図５及び図６から明らかなように、ブローブ跡の面積が大きくなればなるほど、またプローブ跡の凹凸の高低差が大きくなればなるほど、接合強度が低下していることがわかる。
しかも、近年、半導体素子の高集積化や回路の微細化等に伴い電極パッドサイズはますます縮小化する傾向にある。このような縮小化された電極パッドでは、上記プローブ跡面積の電極パッド表面に占める割合も大きくなり、銅ワイヤによるボンディングが一段と困難になる。
このように比較例の方法では、銅ワイヤの電極パッドに対する接合強度が十分に得られないことがあり、さらに、近年はそれを加速する電極パッドの縮小化が進んでいる。このため、本実施形態においては、銅ワイヤを電極パッドに接続する前に、図１（ｂ）に示すように、アルミワイヤ１８を用いてプローブ跡１６に、その凹部を埋め、かつその凹凸を平坦化するようにステッチボンディングする。すなわち、アルミワイヤ１８を加熱しながらプローブ跡１６に押し付け、凹部に埋入させる。図２Ａに示す概略平面図は、アルミワイヤ１８が電極パッド１４にステッチボンディングされる前、図２Ｂはアルミワイヤ１８がステッチボンディングされた後の電極パッド１４の表面をそれぞれ示している。
この工程においては、図２Ｂに示すように、アルミワイヤ１８は、プローブ跡１６全体を必ずしも覆う必要はなく、また、図１（ｂ）に示すように、必ずしも凹部表面まで埋め込まれる必要もない。後述する銅ワイヤをワイヤボンディングした際に、所要の接合強度が得られる程度に、アルミワイヤ１８が埋め込まれればよい。所要の接合強度が得られれば、場合により凹部表面より突出していてもよい。具体的には、プローブ跡１６の少なくとも１／２程度の面積が埋め込まれるようにすることが好ましく、少なくとも２／３程度がより好ましい。また埋め込んだアルミワイヤ１８表面から電極パッド１４表面までが１００ｎｍ程度以内となるようにすることが好ましい。
高い接合強度を得る観点からは、埋め込んだアルミワイヤ１８の表面が平坦であることが好ましく、表面が平坦で、かつ電極パッド１４の表面と略同じ高さまで埋め込まれている、つまり埋め込んだアルミの表面と電極パッド１４の表面が略同一平面となるように埋め込まれることがより好ましい。ステッチボンディングの際にアルミワイヤ１８に加える荷重や加熱条件等を調節することにより、埋め込んだアルミ表面の平坦性を高めることができる。さらに、使用するアルミワイヤの外径を調節することにより、アルミワイヤ１８の埋め込み量を調節し、アルミの表面と電極パッド１４の表面を略同一平面とすることができる。アルミワイヤ１８をステッチボンディングする際には、アルミワイヤ１８に熱や荷重を加えるだけでなく、超音波を印加してもよい。この超音波の出力の調整によっても、埋め込んだアルミ表面の平坦性を高めることができる。
なお、本実施形態では、アルミのプローブ跡１６への埋め込みにステッチボンディングを使用しているが、例えば、金ワイヤのバンプボンディング等の方法を用いることもできる。しかし、埋め込みの安定性、生産性、コスト等の観点からは、ステッチボンディングが好ましい。
また、本実施形態では、プローブ跡１６に埋め込む材料としてアルミを使用しているが、軟質金属、すなわち、銅より低硬度で加熱等により容易に変形してプローブ跡１６に埋め込むことができる金属であって、汚染性が低く半導体ペレットの特性に悪影響を及ぼしたりすることのない金属であれば、特に制限なく使用することができる。埋め込みの容易さや入手のし易さ等の観点からは、アルミの使用が好ましく、電極パッド１４がＡｌや、ＡｌＳｉ等のＡｌ合金からなる場合にアルミが特に好ましい。本明細書において使用されるとき、「アルミ」という用語には、Ａｌのみならず、Ａｌを主体とする合金も含まれる。
この後、図１（ｃ）に示すように、プローブ跡１６にアルミが埋められた電極パッド１４の表面に、銅ワイヤ２０をボールボンディングにより接続する。すなわち、１ｓｔボンディング側において、銅ワイヤの先端に短絡放電によってボールを形成し、このボールに熱および荷重をかけて電極パッド１４上に押し付けて接続する。その際、電極パッド１４に超音波を印加するようにしてもよい。
本実施形態においては、電極パッド１４表面のプローブ跡１６にアルミが埋め込まれているので、硬度が高い銅ワイヤ２０であっても、ボンディング時に加える荷重を増大させたり、あるいは電極パッド１４に印加する超音波の出力を高めずとも、高い接合強度でボンディングすることができ、接続不良の発生を抑制することができる。また、ボンディング時の荷重を増大させたり超音波の出力を高めたりする必要が少ないため、電極パッド１４の剥がれ、基板割れ等を防止することができ、銅ワイヤと電極パッドとの接続の信頼性を向上させることができる。
なお、上述したような電極パッドの剥がれや基板割れ等は、半導体ペレットの厚さが、例えば４０〜６０μｍ程度と薄い場合に特に起きやすい。本実施形態においては、このような薄型の半導体ペレットであっても、電極パッド１４の剥がれや基板割れ等を引き起こしにくく信頼性の高い接続を行うことができる。
以上、本発明の実施形態を説明したが、実施形態は例として提示したものであり、発明の範囲を限定することは意図していない。この新規な実施形態は、その他の様々な形態で実施し得るものであり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。実施形態やその変形は、発明の範囲や要旨に含まれると共に、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１０…半導体ペレット、１４…電極パッド、１６…プローブ跡、１８…アルミワイヤ、２０…銅ワイヤ。

Claims (1)

  1. （ａ）表面にプローブ針の接触により形成された凹部を有する電極パッドを備えた半導
    体ペレットの前記凹部に銅より低硬度の軟質金属を埋め込む工程と、
    （ｂ）前記軟質金属が埋め込まれた前記電極パッドの表面に銅ワイヤをボンディングす
    る工程と
    を有し、
    前記工程（ａ）において、前記凹部への前記軟質金属の埋め込みは、前記軟質金属から
    なるワイヤのステッチボンディングにより行い、前記凹部の開口面積の少なくとも１／２
    に前記軟質金属を埋め込み、前記凹部に埋め込んだ軟質金属表面と前記電極パッド表面を
    略同一平面とし、
    前記軟質金属が、アルミであることを特徴とする半導体装置の製造方法。
JP2013059348A 2013-03-22 2013-03-22 半導体装置の製造方法 Expired - Fee Related JP5856581B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2013059348A JP5856581B2 (ja) 2013-03-22 2013-03-22 半導体装置の製造方法
TW102129162A TWI553777B (zh) 2013-03-22 2013-08-14 Manufacturing method of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013059348A JP5856581B2 (ja) 2013-03-22 2013-03-22 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2014187087A JP2014187087A (ja) 2014-10-02
JP5856581B2 true JP5856581B2 (ja) 2016-02-10

Family

ID=51834410

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013059348A Expired - Fee Related JP5856581B2 (ja) 2013-03-22 2013-03-22 半導体装置の製造方法

Country Status (2)

Country Link
JP (1) JP5856581B2 (ja)
TW (1) TWI553777B (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7412998B2 (ja) * 2019-12-12 2024-01-15 ローム株式会社 半導体装置および半導体装置の製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4036166B2 (ja) * 2003-09-01 2008-01-23 株式会社デンソー 半導体装置およびその製造方法
JP4674522B2 (ja) * 2004-11-11 2011-04-20 株式会社デンソー 半導体装置
JP4793006B2 (ja) * 2006-02-09 2011-10-12 ソニー株式会社 半導体装置及びその製造方法
JP2008235314A (ja) * 2007-03-16 2008-10-02 Fujitsu Ltd 半導体装置の製造方法及び該半導体装置
JP2009060028A (ja) * 2007-09-03 2009-03-19 Fujikura Ltd 半導体装置及びその製造方法
JP5497392B2 (ja) * 2009-09-25 2014-05-21 ルネサスエレクトロニクス株式会社 半導体装置

Also Published As

Publication number Publication date
TW201438144A (zh) 2014-10-01
TWI553777B (zh) 2016-10-11
JP2014187087A (ja) 2014-10-02

Similar Documents

Publication Publication Date Title
JP6250429B2 (ja) 半導体装置およびその製造方法
US20140264890A1 (en) Novel pillar structure for use in packaging integrated circuit products and methods of making such a pillar structure
KR101266642B1 (ko) 집적 회로 및 본드 패드 형성 방법
US9842771B2 (en) Semiconductor device and fabrication method thereof and semiconductor structure
US8486756B2 (en) Flip chip bonded semiconductor device with shelf and method of manufacturing thereof
US20230369182A1 (en) Flip chip self-alignment features for substrate and leadframe applications
JP4462193B2 (ja) 半導体装置及び半導体装置の検査方法、並びに半導体装置の検査装置
JP2018046289A (ja) 半導体装置およびその製造方法
US9931813B2 (en) Bonding structure and method of fabricating the same
JP5856581B2 (ja) 半導体装置の製造方法
US7566970B2 (en) Stacked bump structure and manufacturing method thereof
JP2008147463A (ja) Ｉｃチップ実装パッケージ
US20060060980A1 (en) Ic package having ground ic chip and method of manufacturing same
US20120178189A1 (en) Method for forming an over pad metalization (opm) on a bond pad
TWI651827B (zh) 無基板封裝結構
US9355989B2 (en) Wire bonding device and method of eliminating defective bonding wire
US9799624B1 (en) Wire bonding method and wire bonding structure
JP2008147262A (ja) Ｉｃチップ実装パッケージ
US11018078B2 (en) Method of producing electronic components, corresponding electronic component
TW201017846A (en) Leadframe and package structure having the same
US20130334532A1 (en) Stress gauge comprised of a piezoelectric material for use with integrated circuit products
TWI741090B (zh) 半導體裝置及其製造方法
JP6761697B2 (ja) 半導体装置
US20150028081A1 (en) Method for fabricating wire bonding structure
KR101156183B1 (ko) 범프 간 직접 접합방법 및 이를 이용한 반도체 패키지

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150202

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150410

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150414

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150615

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20150707

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151006

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20151013

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20151113

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20151211

R151 Written notification of patent or utility model registration

Ref document number: 5856581

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

LAPS Cancellation because of no payment of annual fees