JP7412998B2 - 半導体装置および半導体装置の製造方法 - Google Patents

半導体装置および半導体装置の製造方法 Download PDF

Info

Publication number
JP7412998B2
JP7412998B2 JP2019224174A JP2019224174A JP7412998B2 JP 7412998 B2 JP7412998 B2 JP 7412998B2 JP 2019224174 A JP2019224174 A JP 2019224174A JP 2019224174 A JP2019224174 A JP 2019224174A JP 7412998 B2 JP7412998 B2 JP 7412998B2
Authority
JP
Japan
Prior art keywords
metal
semiconductor device
metal connecting
connecting material
wedge
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019224174A
Other languages
English (en)
Other versions
JP2021093473A (ja
Inventor
沢水 神田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2019224174A priority Critical patent/JP7412998B2/ja
Publication of JP2021093473A publication Critical patent/JP2021093473A/ja
Application granted granted Critical
Publication of JP7412998B2 publication Critical patent/JP7412998B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48475—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball
    • H01L2224/48476—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48475—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball
    • H01L2224/48476—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area
    • H01L2224/48491—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being an additional member attached to the bonding area through an adhesive or solder, e.g. buffer pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4901—Structure
    • H01L2224/4903—Connectors having different sizes, e.g. different diameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8512—Aligning
    • H01L2224/85148—Aligning involving movement of a part of the bonding apparatus
    • H01L2224/85169—Aligning involving movement of a part of the bonding apparatus being the upper part of the bonding apparatus, i.e. bonding head, e.g. capillary or wedge
    • H01L2224/8518—Translational movements
    • H01L2224/85181—Translational movements connecting first on the semiconductor or solid-state body, i.e. on-chip, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Wire Bonding (AREA)

Description

本開示は、半導体装置および当該半導体装置の製造方法に関する。
従来、半導体素子を備える半導体装置において、前記半導体装置の電極に通じる導通経路を構成する部材として、金属製のワイヤ等の金属接続材が用いられている。特許文献１に記載の発明においては、金属接続材としてＡｌからなるワイヤが用いられている。この金属接続材は、前記導通経路の低抵抗化に寄与する。
特開２０１０－１７１２７１号公報
しかしながら、低抵抗化に寄与しうる前記金属接続材を前記半導体素子に接合する際には、前記半導体素子に付加される力がより大きくなる傾向がある。これにより、前記半導体素子の破損等が懸念される。
本開示は、上記した事情のもとで考え出されたものであって、導通経路の低抵抗化を図りつつ半導体素子をより確実に保護することが可能な半導体装置および半導体装置の製造方法を提供することをその課題とする。
本開示の第１の側面によって提供される半導体装置は、半導体素子と、前記半導体素子に導通し且つ第１金属からなる第１金属接続材と、を備えており、前記半導体素子と前記第１金属接続材との間に介在し、前記第１金属よりも軟質である第２金属からなる介在部材をさらに備え、前記半導体素子と前記介在部材との間、および前記第１金属接続材と前記介在部材との間、の双方に固相接合界面が存在する。
本開示の第２の側面によって提供される半導体装置の製造方法は、半導体素子と前記半導体素子に導通し且つ第１金属からなる第１金属接続材を備える半導体装置の製造方法であって、前記第１金属よりも軟質である第２金属からなる介在部材を前記半導体素子に接合する第１工程と、前記介在部材に前記第１金属接続材を接合する第２工程と、を備え、前記第１工程においては、前記第２金属からなる第２金属接続材の一部を前記半導体素子に押し付けた状態で超音波を付与することにより固相接合する処理と、前記第２金属接続材を切断することにより、前記半導体素子に接合された前記介在部材を形成する処理と、を含み、前記第２工程においては、前記第１金属接続材の一部を前記介在部材に押し付けた状態で超音波を付与することにより固相接合する処理を含む。
本開示によれば、導通経路の低抵抗化を図りつつ半導体素子をより確実に保護することができる。
本開示のその他の特徴および利点は、添付図面を参照して以下に行う詳細な説明によって、より明らかとなろう。
本開示の第１実施形態に係る半導体装置を示す斜視図である。 本開示の第１実施形態に係る半導体装置を示す要部斜視図である。 本開示の第１実施形態に係る半導体装置を示す平面図である。 図３のＩＶ－ＩＶ線に沿う要部拡大断面図である。 本開示の第１実施形態に係る半導体装置を示す要部拡大平面図である。 図５のＶＩ－ＶＩ線に沿う要部拡大断面図である。 本開示の第１実施形態に係る半導体装置の製造方法に用いられるウエッジの一例を示す正面図である。 本開示の第１実施形態に係る半導体装置の製造方法を示す要部拡大断面である。 本開示の第１実施形態に係る半導体装置の製造方法を示す要部拡大断面である。 本開示の第１実施形態に係る半導体装置の製造方法を示す要部拡大断面である。 本開示の第１実施形態に係る半導体装置の製造方法に用いられるウエッジの一例を示す正面図である。 本開示の第１実施形態に係る半導体装置の製造方法を示す要部拡大断面である。 本開示の第１実施形態に係る半導体装置の製造方法を示す要部拡大断面である。 本開示の第２実施形態に係る半導体装置を示す要部拡大平面図である。 図１４のＸＶ－ＸＶ線に沿う要部拡大断面図である。 本開示の第３実施形態に係る半導体装置を示す要部拡大平面図である。 図１６のＸＶＩＩ－ＸＶＩＩ線に沿う要部拡大断面図である。 本開示の第４実施形態に係る半導体装置を示す要部拡大平面図である。 図１８のＸＩＸ－ＸＩＸ線に沿う要部拡大断面図である。
以下、本開示の好ましい実施の形態につき、図面を参照して具体的に説明する。
本開示における「第１」、「第２」、「第３」等の用語は、単にラベルとして用いたものであり、必ずしもそれらの対象物に順列を付することを意図していない。
＜第１実施形態＞
図１～図１３は、本開示の第１実施形態に係る半導体装置および半導体装置の製造方法を示している。本実施形態の半導体装置Ａ１は、半導体素子１、複数のリード２、複数の介在部材３、第１金属接続材４１、第３金属接続材４２および樹脂パッケージ５を備えている。
図１は、半導体装置Ａ１を示す斜視図である。図２は、半導体装置Ａ１を示す要部斜視図である。図３は、半導体装置Ａ１を示す平面図である。図４は、図３のＩＶ－ＩＶ線に沿う要部拡大断面図である。図５は、半導体装置Ａ１を示す要部拡大平面図である。図６は、図５のＶＩ－ＶＩ線に沿う要部拡大断面図である。図７は、半導体装置Ａ１の製造方法に用いられるウエッジの一例を示す正面図である。図８は、半導体装置Ａ１の製造方法を示す要部拡大断面である。図９は、半導体装置Ａ１の製造方法を示す要部拡大断面である。図１０は、半導体装置Ａ１の製造方法を示す要部拡大断面である。図１１は、半導体装置Ａ１の製造方法に用いられるウエッジの一例を示す正面図である。図１２は、半導体装置Ａ１の製造方法を示す要部拡大断面である。図１３は、半導体装置Ａ１の製造方法を示す要部拡大断面である。図２および図５においては、理解の便宜上、樹脂パッケージ５を省略している。理解の便宜上、互いに直交するｘ方向、ｙ方向、ｚ方向で規定された直交座標系を設定する。当該直交座標系において、ｘ方向の一方をｘ１方向、他方をｘ２方向とし、ｙ方向の一方をｙ１方向、他方をｙ２方向とし、ｚ方向の一方をｚ１方向、他方をｚ２方向とする。ｚ方向に平行な方向を半導体装置Ａ１の厚さ方向とする。
＜半導体素子１＞
半導体素子１は、半導体装置Ａ１の機能の中枢となる電子部品である。本実施形態においては、半導体素子１は、パワーＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）またはＩＧＢＴ（Insulated Gate Bipolar Transistor；絶縁ゲートバイポーラトランジスタ）などのパワー半導体素子である。半導体素子１は、これに限らず、他のトランジスタや各種ダイオード、各種サイリスタなどであってもよく、また、コントロールＩＣなどのＩＣチップであってもよい。本実施形態においては、半導体素子１は、ｚ方向視（平面視とも称する）において、１～５ｍｍ角の矩形状であるが、これに限定されない。半導体素子１は、素子本体１１、第１主面電極１２１、第２主面電極１２２、および、裏面電極１２３を有する。
素子本体１１は、半導体材料よりなる。本実施形態においては、当該半導体材料はＳｉまたはＳｉＣである。素子本体１１は、直方体である。素子本体１１は、素子主面１１１および素子裏面１１２を含む。
素子主面１１１は、ｚ１方向を向く。素子裏面１１２は、ｚ２方向を向く。本実施形態においては、素子主面１１１および素子裏面１１２はともに、平坦である。
第１主面電極１２１、第２主面電極１２２、および、裏面電極１２３はそれぞれ、例えば、Ｃｕ，Ｎｉ，Ａｌ，Ａｕなどのめっき層からなる。半導体素子１がパワーＭＯＳＦＥＴである場合、例えば、第１主面電極１２１はソース電極であり、第２主面電極１２２はゲート電極であり、裏面電極１２３はドレイン電極である。半導体素子１がＩＧＢＴである場合、例えば、第１主面電極１２１はエミッタ電極であり、第２主面電極１２２はゲート電極であり、裏面電極１２３はコレクタ電極である。
本実施形態においては、第１主面電極１２１および第２主面電極１２２は、素子主面１１１に形成されている。第２主面電極１２２の面積は、第１主面電極１２１の面積よりも小とされている。第１主面電極１２１には、複数の第１金属接続材４１が接続されている。第２主面電極１２２には、第３金属接続材４２が接続されている。
本実施形態においては、裏面電極１２３は、素子裏面１１２に形成されている。裏面電極１２３は、ｚ方向視において矩形状である。また、裏面電極１２３は、ｚ方向視における端縁のすべてが、素子裏面１１２のｚ方向視における端縁と一致する。よって、裏面電極１２３は、素子裏面１１２のすべてを覆っている。
＜リード２＞
リード２は、導電性材料よりなる。このような導電性材料としては、例えばＣｕが挙げられる。リード２は、たとえば電装回路基板に接合されることにより、半導体素子１と電装回路基板との導通経路をなす。本実施形態においては、リード２は、第１リード２１、第２リード２２、および、第３リード２３を有する。
第１リード２１は、第１パッド部２１１、第１端子部２１２、および、中間連結部２１３を含む。
第１パッド部２１１は、半導体素子１を搭載する部分である。第１パッド部２１１は、パッド主面２１１ａおよびパッド裏面２１１ｂを有する。
パッド主面２１１ａは、ｚ１方向を向く。パッド主面２１１ａは全面が平坦である。パッド主面２１１ａには、めっき層２１１ｃが形成されている。めっき層２１１ｃは、パッド主面２１１ａのうち、半導体素子１を搭載する部分を覆う。本実施形態においては、めっき層２１１ｃは、ｚ方向視において矩形状であり、半導体素子１よりも面積が大である。なお、めっき層２１１ｃは、少なくとも半導体素子１を搭載する部分を覆っていればよく、例えば、その他の部分も覆っていてもよいし、リード２の全面を覆っていてもよい。めっき層２１１ｃは、例えばＡｇからなる。なお、めっき層２１１ｃの材質はこれに限定されない。めっき層２１１ｃは、電解めっきにより形成される。また、第１パッド部２１１は、めっき層２１１ｃを有さない構成であってもよい。
めっき層２１１ｃには、たとえば導電性接合材１９を介して半導体素子１の裏面電極１２３が導通接合されている。導電性接合材１９は、たとえばＡｇペースト材、Ａｇ焼結材、はんだ等である。
パッド裏面２１１ｂは、ｚ２方向を向く。パッド裏面２１１ｂは、全面が平坦である。パッド裏面２１１ｂは、全面にわたって樹脂パッケージ５から露出している。これにより、半導体装置Ａ１の放熱性を向上させている。なお、パッド裏面２１１ｂが樹脂パッケージ５に覆われていてもよい。
第１パッド部２１１には、パッド主面２１１ａからパッド裏面２１１ｂまでに至るパッド貫通孔２１１ｄが形成されている。パッド貫通孔２１１ｄは、ｚ方向視において、半導体素子１から離間している。
第１端子部２１２は、図１～図３に示すように、ｘ方向に沿って延びている。第１端子部２１２の一部は、樹脂パッケージ５から露出している。第１端子部２１２は、中間連結部２１３、第１パッド部２１１、めっき層２１１ｃおよび導電性接合材１９を介して、裏面電極１２３に導通している。
中間連結部２１３は、図２および図３に示すように、第１パッド部２１１と第１端子部２１２とに繋がる。第１パッド部２１１と第１端子部２１２とは、ｚ方向における位置が異なっており、第１パッド部２１１は、第１端子部２１２よりもｚ２方向に位置する。より詳細には、第１パッド部２１１の上面（パッド主面２１１ａ）が、第１端子部２１２の下面よりもｚ２方向に位置しており、第１パッド部２１１の全体が、第１端子部２１２よりもｚ２方向に位置している。よって、中間連結部２１３は、第１パッド部２１１および第１端子部２１２に対して傾斜している。中間連結部２１３は、樹脂パッケージ５に覆われている。
第２リード２２は、第２パッド部２２１および第２端子部２２２を含む。
第２パッド部２２１は、図２および図３に示すように、ｙ方向寸法が第２端子部２２２よりも長い。第２パッド部２２１はすべて、樹脂パッケージ５に覆われている。図２～図５に示すように、第２パッド部２２１には、複数の第１金属接続材４１が接続されている。
第２端子部２２２は、図２および図３に示すように、ｘ方向に沿って延びている。図示の例では、第２端子部２２２は、ｙ方向に沿って測った寸法よりもｘ方向に沿って測った寸法の方が顕著に大きい（すなわち、ｘ方向に長状である）。第２端子部２２２の一部は、樹脂パッケージ５から露出している。図示の例では、第２端子部２２２の大部分が樹脂パッケージ５から露出している。
第３リード２３は、第３パッド部２３１および第３端子部２３２を含む。
第３パッド部２３１は、図２および図３に示すように、ｙ方向寸法が第３端子部２３２よりも長い。第３パッド部２３１はすべて、樹脂パッケージ５に覆われている。第３パッド部２３１には、第３金属接続材４２が接続されている。
第３端子部２３２は、図２および図３に示すように、第２端子部２２２と同様にｘ方向に沿って延びている。第３端子部２３２の一部は、樹脂パッケージ５から露出している。
第１リード２１、第２リード２２および第３リード２３は、互いに離間している。図２および図３に示すように、第１リード２１の第１端子部２１２は、ｙ方向において、第２リード２２の第２端子部２２２と第３リード２３の第３端子部２３２との間に配置される。第１端子部２１２、第２端子部２２２、および、第３端子部２３２において、樹脂パッケージ５から露出する部分は、金属製のめっき（図示略）で覆われている。例えば、当該金属製のめっきは、めっき層２１１ｃと同質である。当該金属製のめっきは電解めっきにより形成される。
＜第１金属接続材４１＞
複数の第１金属接続材４１は、半導体素子１に導通している。本実施形態においては、複数の第１金属接続材４１は、半導体素子１の第１主面電極１２１に導通している。第１金属接続材４１は、第１金属からなり、一般的にワイヤやリボンと称される細長い形状の部材である。第１金属としては、たとえばＣｕを含み、本実施形態の第１金属接続材４１は、いわゆるＣｕワイヤである。また、Ｃｕを含む第１金属接続材４１の他の例としては、芯材としてのＣｕワイヤにＡｌが被覆された、いわゆるクラッドワイヤが挙げられる。本実施形態においては、第１金属接続材４１の本数は２本であるが、これに限定されない。第１金属接続材４１の本数は、１本であってもよいし、３本以上であってもよい。
第１金属接続材４１は、第１ボンディング部４１１、第２ボンディング部４１２およびブリッジ部４１３を有する。第１金属接続材４１がＣｕワイヤである場合、第１金属接続材４１は、ウエッジを用いたウエッジボンディングによって接合対象に接合される。第１ボンディング部４１１は、介在部材３を介して第１主面電極１２１に接合された部位である。第２ボンディング部４１２は、第２リード２２の第２パッド部２２１に接合された部位である。ブリッジ部４１３は、第１ボンディング部４１１と第２ボンディング部４１２とを繋いでおり、たとえば、緩やかなループ形状である。
＜第３金属接続材４２＞
第３金属接続材４２は、半導体素子１に導通している。本実施形態においては、第３金属接続材４２は、半導体素子１の第２主面電極１２２に導通している。第３金属接続材４２は、第３金属からなり、一般的にワイヤやリボンと称される細長い形状の部材である。第３金属としては、たとえばＡｕが挙げられ、本実施形態の第３金属接続材４２は、いわゆるＡｕワイヤである。このような第３金属接続材４２は、Ｃｕワイヤである第１金属接続材４１よりも線径が細い。
第３金属接続材４２がＡｕワイヤである場合、第３金属接続材４２は、キャピラリを用いたボールボンディングによって接合対象に接合される。本実施形態においては、第３金属接続材４２は、半導体素子１２の第２主面電極１２２と第３リード２３の第３パッド部２３１とに接合されている。
＜介在部材３＞
介在部材３は、半導体素子１の第１主面電極１２１と第１金属接続材４１の第１ボンディング部４１１との間に介在している。介在部材３は、第２金属からなる。第２金属は、第１金属よりも軟質である。また、本実施形態においては、第２金属は、第１金属よりも抵抗率が大きい。第２金属としては、たとえば、Ａｌ、Ｎｉおよびはんだやこれらを含む合金が挙げられる。本実施形態においては、第２金属としてＡｌが選択されており、介在部材３は、Ａｌワイヤの一部によって形成されている。
図５および図６に示すように、介在部材３は、第１ボンディング部４１１と略平行に延びる細長い形状である。介在部材３は、幅および長さが第１ボンディング部４１１の幅および長さよりも大きい。すなわち、第１ボンディング部４１１は、ｚ方向視において介在部材３に内包されている。本実施形態においては、１つの第１ボンディング部４１１と第１主面電極１２１との間に１つの介在部材３が介在している。介在部材３の個数は特に限定されず、本実施形態においては、２つである。介在部材３の個数は、１つでもよいし、３つ以上でもよい。
図６に示すように、第１主面電極１２１と介在部材３との間には、固相接合界面８１が形成されている。固相接合界面８１は、後述のウエッジボンディングの工程において付加される超音波振動および圧力によって、第１主面電極１２１の表層と介在部材３の表層とが固相接合されたことにより生じた界面である。また、介在部材３と第１ボンディング部４１１との間には、固相接合界面８２が形成されている。固相接合界面８２は、後述のウエッジボンディングの工程において付加される超音波振動および圧力によって、介在部材３の表層と第１ボンディング部４１１の表層とが固相接合されたことにより生じた界面である。
＜樹脂パッケージ５＞
樹脂パッケージ５は、半導体素子１、リード２の一部、複数の介在部材３、複数の第１金属接続材４１および第３金属接続材４２を覆う部材である。樹脂パッケージ５は、電気絶縁性を有する熱硬化性の合成樹脂である。本実施形態においては、樹脂パッケージ５は、黒色のエポキシ樹脂である。樹脂パッケージ５は、樹脂主面５１、樹脂裏面５２、一対の第１樹脂側面５３、および、一対の第２樹脂側面５４を有する。
樹脂主面５１は、図４に示すように、ｚ１方向を向く。樹脂裏面５２は、ｚ２方向を向く。
一対の第１樹脂側面５３は、図１および図３に示すように、ｘ方向において互いに離間している。一対の第１樹脂側面５３は、ｘ方向において互いに反対側を向く。また、一対の第１樹脂側面５３はそれぞれ、ｚ１方向の端縁が樹脂主面５１に繋がり、ｚ２方向の端縁が樹脂裏面５２に繋がっている。本実施形態においては、ｘ２方向側に位置する第１樹脂側面５３から、第１リード２１（第１端子部２１２）、第２リード２２（第２端子部２２２）、および、第３リード２３（第３端子部２３２）のそれぞれ一部が露出している。
一対の第２樹脂側面５４は、図１および図３に示すように、ｙ方向において互いに離間している。一対の第２樹脂側面５４は、ｙ方向において互いに反対側を向く。また、一対の第２樹脂側面５４はそれぞれ、ｚ１方向の端縁が樹脂主面５１に繋がり、ｚ２方向の端縁が樹脂裏面５２に繋がっている。
樹脂パッケージ５には、図１および図３に示す一対の第２樹脂側面５４のそれぞれｚ１方向の端縁から樹脂パッケージ５の内部に窪む一対の樹脂凹部５５が形成されている。また、図１および図３に示すように、樹脂パッケージ５には、ｚ方向において樹脂主面５１から樹脂裏面５２に至る樹脂貫通孔５６が形成されている。本実施形態においては、ｚ方向視において、樹脂貫通孔５６の中心は、パッド貫通孔２１１ｄの中心と一致する。樹脂貫通孔５６の直径は、パッド貫通孔２１１ｄの直径よりも小である。本実施形態においては、パッド貫通孔２１１ｄの孔壁はすべて、樹脂パッケージ５によって覆われている。樹脂貫通孔５６にねじなどの締結部材を挿通させて、ヒートスプレッダなどの放熱機能を備える部材を取り付けることで、半導体装置Ａ１の放熱性能の向上を図ることができる。
＜半導体装置Ａ１の製造方法＞
次に、半導体装置Ａ１の製造方法について、図７～図１３を参照しつつ以下に説明する。
図７は、介在部材３の形成に用いられるウエッジツール６Ａの一例を示している。ウエッジツール６Ａは、ウエッジ６１Ａ、ワイヤガイド６２Ａおよびカッタ６３Ａを有している。その他、これらを支持し、超音波振動を付加するホーン、ホーンを支持する本体、第２金属接続材３０１を巻回するワイヤリールなどを備えているが、これらの図示および説明は省略する。第２金属接続材３０１は、第２金属からなり、本実施形態においては、たとえばＡｌワイヤである。
ウエッジ６１Ａは、第２金属接続材３０１を押し付けるとともに、超音波振動によって接合対象に第２金属接続材３０１を接合するものである。ウエッジ６１Ａは、たとえばタングステンカーバイトからなる。ウエッジ６１Ａには、ガイド溝６１１Ａが形成されている。ガイド溝６１１Ａは、ウエッジ６１Ａの下端に設けられている。ガイド溝６１１Ａの断面形状は特に限定されず、たとえばＶ字状である。ワイヤガイド６２Ａは、ウエッジ６１Ａに対して固定されており、前記ワイヤリールに巻回された第２金属接続材３０１をウエッジ６１Ａへと導くためのものである。カッタ６３Ａは、第２金属接続材３０１を切断するためのものである。カッタ６３Ａはウエッジ６１Ａに隣接して配置されている。図示された例においては、ワイヤガイド６２Ａとカッタ６３Ａとは、ウエッジ６１Ａを挟んで反対側に配置されている。
図８に示すように、第１リード２１の第１パッド部２１１のパッド主面２１１ａに設けられためっき層２１１ｃに、導電性接合材１９を用いて半導体素子１の裏面電極１２３を導通接合する。導電性接合材１９は、たとえばＡｇペースト材、Ａｇ焼結材、はんだ等である。
次いであらかじめウェッジボンディング可能な状態とされたウエッジツール６Ａのウエッジ６１Ａの先端を半導体素子１の第１主面電極１２１の直上に位置させる。そして、ウエッジ６１Ａの先端を第１主面電極１２１に向かわせる。このとき、第２金属接続材３０１の先端部分は、ガイド溝６１１Ａに嵌っている。
次いで、ウエッジツール６Ａを用いてウェッジボンディングを行う。具体的には、ウエッジ６１Ａを第１主面電極１２１に押し付けつつ、超音波振動を付加する。このとき、超音波振動により、第２金属接続材３０１の先端部分が押しつぶされる。これにより、第２金属接続材３０１の先端部分と第１主面電極１２１とが超音波接合される。この超音波接合により、第１主面電極１２１と介在部材３との間には、固相接合界面８１が形成される。
次いで、図９に示すように、ウエッジツール６を図左方（ｘ２方向）に移動させる。この移動により、カッタ６３Ａは、第２金属接続材３０１のうち第１主面電極１２１に超音波接合された部分の端部付近に位置する。次いで、カッタ６３Ａを下降させる。カッタ６３Ａの下降により、たとえば、第２金属接続材３０１に切れ目が付けられる。カッタ６３Ａの下降量は、カッタ６３Ａが第２金属接続材３０１を完全に切断してしまわない程度に設定されている。この後は、ウエッジ６１Ａとともに第２金属接続材３０１を第１主面電極１２１から離間させる。これにより、切れ目がつけられた第２金属接続材３０１は切断され、図１０に示す介在部材３が形成される。このように形成された介在部材３は、第２金属接続材３０１としてのＡｌワイヤの一部によって形成されている。
図１１は、第１金属接続材４１の形成に用いられるウエッジツール６の一例を示している。ウエッジツール６は、ウエッジ６１、ワイヤガイド６２およびカッタ６３を有している。その他、これらを支持し、超音波振動を付加するホーン、ホーンを支持する本体、第１金属接続材４０１を巻回するワイヤリールなどを備えているが、これらの図示および説明は省略する。第１金属接続材４０１は、第１金属からなり、本実施形態においては、たとえばＣｕワイヤである。本実施形態においては、第１金属接続材４０１の線径は、第２金属接続材３０１の線経よりも細い。
ウエッジ６１は、第１金属接続材４０１を押し付けるとともに、超音波振動によって接合対象に第１金属接続材４０１を接合するものである。ウエッジ６１は、たとえばタングステンカーバイトからなる。ウエッジ６１には、ガイド溝６１１が形成されている。ガイド溝６１１は、ウエッジ６１の下端に設けられている。ガイド溝６１１の断面形状は特に限定されず、たとえばＶ字状である。ウエッジ６１の大きさ（ガイド溝６１１の長さ）は、ウエッジ６１Ａの大きさ（ガイド溝６１１Ａの長さ）よりも小さいものを用いてもよい。ワイヤガイド６２は、ウエッジ６１に対して固定されており、前記ワイヤリールに巻回された第１金属接続材４０１をウエッジ６１へと導くためのものである。カッタ６３は、第１金属接続材４０１を切断するためのものである。カッタ６３はウエッジ６１に隣接して配置されている。図示された例においては、ワイヤガイド６２とカッタ６３とは、ウエッジ６１を挟んで反対側に配置されている。
図１２に示すように、あらかじめウェッジボンディング可能な状態とされたウエッジツール６のウエッジ６１の先端を半導体素子１の第１主面電極１２１に接合された介在部材３の直上に位置させる。そして、ウエッジ６１の先端を介在部材３に向かわせる。このとき、第１金属接続材４０１の先端部分は、ガイド溝６１１に嵌っている。
次いで、ウエッジツール６を用いてウェッジボンディングを行う。具体的には、ウエッジ６１を介在部材３に押し付けつつ、超音波振動を付加する。このとき、超音波振動により、第１金属接続材４０１の先端部分が押しつぶされる。これにより、第１金属接続材４０１の先端部分と介在部材３とが超音波接合される。この超音波接合により、介在部材３と第１金属接続材４０１（第１ボンディング部４１１）の間には、固相接合界面８２が形成される。
次いで、図１３に示すように、ウエッジツール６を図左方（ｘ２方向）に移動させる。この移動により、カッタ６３は、介在部材３に超音波接合された第１ボンディング部４１１の端部付近に位置する。次いで、第１金属接続材４０１を繰り出しつつ、ウエッジツール６を第２パッド部２２１の直上に移動させる。そして、ウエッジ６１を第２パッド部２２１に押し付けつつ、超音波振動を付加する。このとき、超音波振動により、第１金属接続材４０１の一部が押しつぶされる。これにより、第１金属接続材４０１の一部と介在部材３とが超音波接合され、第２ボンディング部４１２が形成される。
この後は、ウエッジツール６を移動させ、カッタ６３を第２ボンディング部４１２の端部に位置させる。そして、カッタ６３Ａを下降させる。カッタ６３の下降により、たとえば、第１金属接続材４０１に切れ目が付けられる。カッタ６３の下降量は、カッタ６３が第１金属接続材４０１を完全に切断してしまわない程度に設定されている。この後は、ウエッジ６１とともに第１金属接続材４０１を介在部材３から離間させる。これにより、切れ目がつけられた第１金属接続材４０１は切断され、第１金属接続材４１が形成される。
これ以降は、たとえば第３金属接続材４２および樹脂パッケージ５の形成工程を経ることにより、上述の半導体装置Ａ１が得られる。
次に、半導体装置Ａ１および半導体装置Ａ１の製造方法の作用について説明する。
本実施形態によれば、半導体素子１の第１主面電極１２１と第１金属接続材４１の第１ボンディング部４１１との間には、介在部材３が介在している。介在部材３は、第１金属接続材４１を構成する第１金属よりも軟質である第２金属によって構成されている。このため、第１ボンディング部４１１を形成するためのウエッジボンディングにおける超音波振動および圧力が、半導体素子１に及ぼす影響を抑制することができる。また、第１金属接続材４１を構成する第１金属は、介在部材３を構成する第２金属よりも抵抗率が小さい。したがって、導通経路の低抵抗化を図りつつ半導体素子１をより確実に保護することができる。
介在部材３をウエッジツール６Ａを用いたウエッジボンディングによって形成することにより、たとえばめっき等の手法によって金属部材を形成する場合と比べて、より厚い形状の介在部材３を形成することが可能である。これは、半導体素子１への影響を抑制するのに好ましい。また、第１主面電極１２１と介在部材３との間には、固相接合界面８１が形成されており、介在部材３と第１金属接続材４１との間には、固相接合界面８２が形成されている。これは、導通経路の低抵抗化に寄与する。
本実施形態においては、複数の介在部材３が設けられている。複数の介在部材３には、複数の第１金属接続材４１が個別に超音波接合されている。これにより、各第１金属接続材４１と第１主面電極１２１との間に、介在部材３をより確実に介在させることができる。また、複数の介在部材３が互いに離間していることにより、一方の介在部材３に対する第１金属接続材４１の超音波接合によって、隣り合う介在部材３が不当に変形すること等を回避することができる。
図１４～図１９は、本開示の他の実施形態を示している。なお、これらの図において、上記実施形態と同一または類似の要素には、上記実施形態と同一の符号を付している。
＜第２実施形態＞
図１４および図１５は、本開示の第２実施形態に係る半導体装置を示している。本実施形態の半導体装置Ａ２においては、複数の介在部材３が互いに接するように形成されている。すなわち、複数の介在部材３が、一塊の金属部材を構成している。
図示された例においては、複数の介在部材３が一体的に形成された部材に、複数の第１金属接続材４１が互いに離間して超音波接合されている。
本実施形態によっても、導通経路の低抵抗化を図りつつ半導体素子１をより確実に保護することができる。また、複数の介在部材３を互いに接しさせることにより、第１金属接続材４１の接合対象をより大きな一体的な金属部材とすることが可能である。これは、仮に第１金属接続材４１のウエッジボンディングにおける第１ボンディング部４１１の形成において接合位置の誤差が生じた場合であっても、適切な接合を実現しやすいという利点がある。
＜第３実施形態＞
図１６および図１７は、本開示の第３実施形態に係る半導体装置を示している。本実施形態の半導体装置Ａ３においては、介在部材３は、第１金属接続材４１に対して顕著に幅広の部材によって構成されている。また、１つの介在部材３に対して、複数の第１金属接続材４１が超音波接合されている。このような介在部材３は、たとえばＡｌリボンと称される帯状の第２金属接続材３０１の一部によって形成される。
本実施形態によっても、導通経路の低抵抗化を図りつつ半導体素子１をより確実に保護することができる。また、帯状の第２金属接続材３０１の一部によって介在部材３を形成することにより、たとえば１回のウエッジボンディングによって、より広い面積を有する介在部材３を形成することができる。
＜第４実施形態＞
図１８および図１９は、本開示の第４実施形態に係る半導体装置を示している。本実施形態の半導体装置Ａ４においては、介在部材３が帯状の第２金属接続材３０１の一部によって形成されており、第１金属接続材４１が、帯状の第１金属接続材４０１を用いて形成されている。第２金属接続材３０１の一例としては、Ａｌリボンが挙げられ、第１金属接続材４０１の一例としては、Ｃｕリボンが挙げられる。本実施形態においては、１つの介在部材３に１つの第１金属接続材４１が超音波接合されている。
本実施形態によっても、導通経路の低抵抗化を図りつつ半導体素子１をより確実に保護することができる。また、帯状の第２金属接続材３０１の一部によって介在部材３を形成することにより、たとえば１回のウエッジボンディングによって、より広い面積を有する介在部材３を形成することができる。また、帯状の第１金属接続材４０１を用いて第１金属接続材４１を形成することにより、さらなる低抵抗化を図ることができる。
本開示に係る半導体装置および半導体装置の製造方法は、上述した実施形態に限定されるものではない。本開示に係る半導体装置および半導体装置の製造方法の具体的な構成は、種々に設計変更自在である。
〔付記１〕
半導体素子と、
前記半導体素子に導通し且つ第１金属からなる第１金属接続材と、
を備えており、
前記半導体素子と前記第１金属接続材との間に介在し、前記第１金属よりも軟質である第２金属からなる介在部材をさらに備え、
前記半導体素子と前記介在部材との間、および前記第１金属接続材と前記介在部材との間、の双方に固相接合界面が存在する、半導体装置。
〔付記２〕
前記第１金属は、Ｃｕを含む、付記１に記載の半導体装置。
〔付記３〕
前記第２金属は、Ａｌ、Ｎｉおよびはんだのいずれかを含む、付記２に記載の半導体装置。
〔付記４〕
前記第１金属接続材は、金属ワイヤである、付記１ないし３のいずれかに記載の半導体装置。
〔付記５〕
前記第１金属接続材は、金属リボンである、付記１ないし３のいずれかに記載の半導体装置。
〔付記６〕
前記介在部材は、金属ワイヤの一部である、付記１ないし５のいずれかに記載の半導体装置。
〔付記７〕
前記介在部材は、金属リボンの一部である、付記１ないし５のいずれかに記載の半導体装置。
〔付記８〕
互いに接し合う複数の前記介在部材を備える、付記１ないし７のいずれかに記載の半導体装置。
〔付記９〕
１つの前記介在部材に複数の前記第１金属接続材が接合されている、付記１ないし７のいずれかに記載の半導体装置の製造方法。
〔付記１０〕
半導体素子と前記半導体素子に導通し且つ第１金属からなる第１金属接続材を備える半導体装置の製造方法であって、
前記第１金属よりも軟質である第２金属からなる介在部材を前記半導体素子に接合する第１工程と、
前記介在部材に前記第１金属接続材を接合する第２工程と、を備え、
前記第１工程においては、前記第２金属からなる第２金属接続材の一部を前記半導体素子に押し付けた状態で超音波を付与することにより固相接合する処理と、前記第２金属接続材を切断することにより、前記半導体素子に接合された前記介在部材を形成する処理と、を含み、
前記第２工程においては、前記第１金属接続材の一部を前記介在部材に押し付けた状態で超音波を付与することにより固相接合する処理を含む、半導体装置の製造方法。
〔付記１１〕
前記第１金属は、Ｃｕを含む、付記１０に記載の半導体装置の製造方法。
〔付記１２〕
前記第２金属は、Ａｌ、Ｎｉおよびはんだのいずれかを含む、付記１１に記載の半導体装置の製造方法。
〔付記１３〕
前記第１金属接続材は、金属ワイヤである、付記１０ないし１２のいずれかに記載の半導体装置の製造方法。
〔付記１４〕
前記第１金属接続材は、金属リボンである、付記１０ないし１２のいずれかに記載の半導体装置の製造方法。
〔付記１５〕
前記第２金属接続材は、金属ワイヤである、付記１０ないし１４のいずれかに記載の半導体装置の製造方法。
〔付記１６〕
前記第２金属接続材は、金属リボンである、付記１０ないし１４のいずれかに記載の半導体装置の製造方法。
〔付記１７〕
前記第２工程においては、１つの前記介在部材に複数の前記第１金属接続材を接合する、付記１０ないし１６のいずれかに記載の半導体装置の製造方法。
Ａ１，Ａ２，Ａ３，Ａ４：半導体装置
１ ：半導体素子
２ ：リード
３ ：介在部材
５ ：樹脂パッケージ
６ ：ウエッジツール
６Ａ ：ウエッジツール
１１ ：素子本体
１２ ：半導体素子
１９ ：導電性接合材
２１ ：第１リード
２２ ：第２リード
２３ ：第３リード
４１ ：第１金属接続材
４２ ：第３金属接続材
５１ ：樹脂主面
５２ ：樹脂裏面
５３ ：第１樹脂側面
５４ ：第２樹脂側面
５５ ：樹脂凹部
５６ ：樹脂貫通孔
６１，６１Ａ：ウエッジ
６２，６２Ａ：ワイヤガイド
６３，６３Ａ：カッタ
８１，８２：固相接合界面
１１１ ：素子主面
１１２ ：素子裏面
１２１ ：第１主面電極
１２２ ：第２主面電極
１２３ ：裏面電極
２１１ ：第１パッド部
２１１ａ ：パッド主面
２１１ｂ ：パッド裏面
２１１ｃ ：めっき層
２１１ｄ ：パッド貫通孔
２１２ ：第１端子部
２１３ ：中間連結部
２２１ ：第２パッド部
２２２ ：第２端子部
２３１ ：第３パッド部
２３２ ：第３端子部
３０１ ：第２金属接続材
４０１ ：第１金属接続材
４１１ ：第１ボンディング部
４１２ ：第２ボンディング部
４１３ ：ブリッジ部
６１１，６１１Ａ：ガイド溝

Claims (7)

  1. 半導体素子と、
    前記半導体素子に導通し且つ第１金属からなる第１金属接続材と、
    を備えており、
    前記半導体素子と前記第１金属接続材との間に介在し、前記第１金属よりも軟質である第２金属からなる介在部材をさらに備え、
    前記半導体素子と前記介在部材との間、および前記第１金属接続材と前記介在部材との間、の双方に固相接合界面が存在し、
    互いに接し合う複数の前記介在部材を備える、半導体装置。
  2. 前記第１金属は、Ｃｕを含む、請求項１に記載の半導体装置。
  3. 前記第２金属は、Ａｌ、Ｎｉおよびはんだのいずれかを含む、請求項２に記載の半導体装置。
  4. 前記第１金属接続材は、金属ワイヤである、請求項１ないし３のいずれかに記載の半導体装置。
  5. 前記第１金属接続材は、金属リボンである、請求項１ないし３のいずれかに記載の半導体装置。
  6. 前記介在部材は、金属ワイヤの一部である、請求項１ないし５のいずれかに記載の半導体装置。
  7. 前記介在部材は、金属リボンの一部である、請求項１ないし５のいずれかに記載の半導体装置。
JP2019224174A 2019-12-12 2019-12-12 半導体装置および半導体装置の製造方法 Active JP7412998B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2019224174A JP7412998B2 (ja) 2019-12-12 2019-12-12 半導体装置および半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019224174A JP7412998B2 (ja) 2019-12-12 2019-12-12 半導体装置および半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2021093473A JP2021093473A (ja) 2021-06-17
JP7412998B2 true JP7412998B2 (ja) 2024-01-15

Family

ID=76312714

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019224174A Active JP7412998B2 (ja) 2019-12-12 2019-12-12 半導体装置および半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP7412998B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023223881A1 (ja) * 2022-05-18 2023-11-23 ローム株式会社 電子装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004221264A (ja) 2003-01-14 2004-08-05 Sanyo Electric Co Ltd 半導体装置及びその製造方法
JP2010199528A (ja) 2009-01-27 2010-09-09 Tatsuta System Electronics Kk ボンディングワイヤ
JP2014187087A (ja) 2013-03-22 2014-10-02 Toshiba Corp 半導体装置の製造方法
JP2015037151A (ja) 2013-08-15 2015-02-23 サンケン電気株式会社 半導体装置
JP2016086003A (ja) 2014-10-23 2016-05-19 三菱電機株式会社 パワー半導体装置の製造方法
JP2019212828A (ja) 2018-06-07 2019-12-12 ローム株式会社 半導体装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004221264A (ja) 2003-01-14 2004-08-05 Sanyo Electric Co Ltd 半導体装置及びその製造方法
JP2010199528A (ja) 2009-01-27 2010-09-09 Tatsuta System Electronics Kk ボンディングワイヤ
JP2014187087A (ja) 2013-03-22 2014-10-02 Toshiba Corp 半導体装置の製造方法
JP2015037151A (ja) 2013-08-15 2015-02-23 サンケン電気株式会社 半導体装置
JP2016086003A (ja) 2014-10-23 2016-05-19 三菱電機株式会社 パワー半導体装置の製造方法
JP2019212828A (ja) 2018-06-07 2019-12-12 ローム株式会社 半導体装置

Also Published As

Publication number Publication date
JP2021093473A (ja) 2021-06-17

Similar Documents

Publication Publication Date Title
US7863107B2 (en) Semiconductor device and manufacturing method of the same
US9905497B2 (en) Resin sealing type semiconductor device and method of manufacturing the same, and lead frame
JP2015220429A (ja) 半導体装置
US20040217488A1 (en) Ribbon bonding
JP5903637B2 (ja) 導電路の製造方法及び半導体装置の製造方法
JP2014207430A (ja) 半導体装置
US10586755B2 (en) Semiconductor device, and method for manufacturing semiconductor device
JP5819052B2 (ja) 半導体装置および半導体装置の製造方法
JP2013026361A (ja) 半導体装置及び半導体装置の製造方法
JP5271778B2 (ja) 半導体装置の製造方法
JP7412998B2 (ja) 半導体装置および半導体装置の製造方法
JP4612550B2 (ja) パワーデバイス用ボンディングリボンおよびこれを用いたボンディング方法
KR101644913B1 (ko) 초음파 용접을 이용한 반도체 패키지 및 제조 방법
JP6499642B2 (ja) ワイヤボンディング構造の製造方法、ワイヤボンディング構造、電子装置
JP2006196765A (ja) 半導体装置
JP6928463B2 (ja) ホール素子モジュール
JP7473376B2 (ja) 半導体装置
US9536859B2 (en) Semiconductor device packaging having plurality of wires bonding to a leadframe
WO2012053129A1 (ja) 半導体装置及びその製造方法
JP5512845B2 (ja) 半導体装置
JP5104020B2 (ja) モールドパッケージ
JP2021145051A (ja) 半導体装置、及びワイヤボンディング方法
JP7079809B2 (ja) 半導体装置
US20220301985A1 (en) Semiconductor device
JP6420704B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20221026

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230919

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230921

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20231117

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20231205

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20231227

R150 Certificate of patent or registration of utility model

Ref document number: 7412998

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150