JP5903637B2 - 導電路の製造方法及び半導体装置の製造方法 - Google Patents

導電路の製造方法及び半導体装置の製造方法 Download PDF

Info

Publication number
JP5903637B2
JP5903637B2 JP2012517021A JP2012517021A JP5903637B2 JP 5903637 B2 JP5903637 B2 JP 5903637B2 JP 2012517021 A JP2012517021 A JP 2012517021A JP 2012517021 A JP2012517021 A JP 2012517021A JP 5903637 B2 JP5903637 B2 JP 5903637B2
Authority
JP
Japan
Prior art keywords
conductive path
forming plate
path forming
hole
press
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2012517021A
Other languages
English (en)
Other versions
JPWO2012077305A1 (ja
Inventor
南尾　匡紀
匡紀 南尾
淳也 田中
淳也 田中
領太郎 伊村
領太郎 伊村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Intellectual Property Management Co Ltd
Original Assignee
Panasonic Intellectual Property Management Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Intellectual Property Management Co Ltd filed Critical Panasonic Intellectual Property Management Co Ltd
Publication of JPWO2012077305A1 publication Critical patent/JPWO2012077305A1/ja
Application granted granted Critical
Publication of JP5903637B2 publication Critical patent/JP5903637B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B21—MECHANICAL METAL-WORKING WITHOUT ESSENTIALLY REMOVING MATERIAL; PUNCHING METAL
    • B21D—WORKING OR PROCESSING OF SHEET METAL OR METAL TUBES, RODS OR PROFILES WITHOUT ESSENTIALLY REMOVING MATERIAL; PUNCHING METAL
    • B21D39/00—Application of procedures in order to connect objects or parts, e.g. coating with sheet metal otherwise than by plating; Tube expanders
    • B21D39/03—Application of procedures in order to connect objects or parts, e.g. coating with sheet metal otherwise than by plating; Tube expanders of sheet metal otherwise than by folding
    • B21D39/031—Joining superposed plates by locally deforming without slitting or piercing
    • B21D39/032—Joining superposed plates by locally deforming without slitting or piercing by fitting a projecting part integral with one plate in a hole of the other plate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49537—Plurality of lead frames mounted in one device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45014—Ribbon connectors, e.g. rectangular cross-section
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Mechanical Engineering (AREA)
  • Geometry (AREA)
  • Pressure Welding/Diffusion-Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Coupling Device And Connection With Printed Circuit (AREA)
  • Connection Of Batteries Or Terminals (AREA)

Description

本発明は、電流を流すための導電路、それを用いた半導体装置及びそれらの製造方法に関する。
半導体装置の構成部品の１つとして導電路がある。この導電路は、例えば、エアコン（空調機）に搭載された半導体スイッチング素子と制御回路との接続、及び、電気自動車に搭載された複数の電池同士若しくは複数のコンデンサ同士の接続等に活用されている。
図６（ａ）〜図６（ｄ）に示すように、一般に、導電路は、第１導電路形成板５１と、該第１導電路形成板５１の第１接続部と重ね合わされた第２接続部を有する第２導電路形成板５２とから構成される。例えば、第１導電路形成板５１の第１接続部には、重ね合わせ面側に突き出すように半切断状態で形成された突起部５１ａが形成される。一方、第２導電路形成板５２の第２接続部には、第１導電路形成板５１の突起部５１ａを嵌め込むことが可能な貫通孔５２ａが形成される。
第１導電路形成板５１と第２導電路形成板５２とを電気的に接続するためには、まず、図６（ａ）及び図６（ｂ）に示すように、第１導電路形成板５１の突起部５１ａを第２導電路形成板５２の貫通孔５２ａに挿入して該貫通孔５２ａから突起部５１ａの上面を露出させる。
続いて、図６（ｃ）に示すように、第２導電路形成板５２の貫通孔５２ａから露出した第１導電路形成板５１の突起部５１ａの中心部に、ポンチ５３を打ち込む。
これにより、図６（ｄ）に示すように、突起部５１ａの上部を第２導電路形成板５２の貫通孔５２ａの周縁部に押し拡げて、かしめ部（リベット）５１ｂを形成する。
このようにして、第１導電路形成板５１の突起部５１ａの側面を第２導電路形成板５２の貫通孔５２ａの壁面に圧接している。
しかしながら、このような従来の導電路には、突起部５１ａの側面と貫通孔５２ａの壁面との圧接部における電気的抵抗が大きく、該圧接部には電流により大きな発熱が生じるという課題がある。
具体的には、前記従来の導電路においては、第１導電路形成板の突起部の側面を第２導電路形成板の貫通孔の壁面側に押し拡げることにより、突起部の側面が貫通孔の壁面と圧接される。しかしながら、第１導電路形成板５１及び第２導電路形成板５２には、組み立て前に大気中で保管されている間に、突起部５１ａの側面及び貫通孔５２ａの壁面に金属酸化膜が形成される。このため、導電路形成板５１、５２同士を単に圧接するだけでは、金属酸化膜が介在した接続状態となって電気的な抵抗が大きくなり、大きな発熱が生じてしまう。
特許文献１には、半導体装置の配線等における金属酸化膜に対する対策として、電力用半導体チップの電極と配線との接合部を互いに変形させて新生面を露出させることにより、接合部の強度を向上させる手法が記載されている。
図７は特許文献１に記載された半導体装置の製造方法を示している。図７に示すように、圧接接合前における半導体チップ１０２の電極１０２Ａは、凹凸状の表面１０２ＡＳを有している。一方、配線１０３は、電極１０２Ａと圧接接合される接続部１０３Ａを有している。ここで、圧接接合を行う前の表面１０３ＡＳは、平坦である。超音波ヘッド１２１によって荷重を加えることにより、電極１０２と配線１０３の接続部１０３Ａとが、圧接接合される。この接合時に、電極１０２Ａ及び接続部１０３Ａで、それぞれ酸化していない新生面が露出する。その結果、電極１０２Ａと接続部１０３Ａとの接合強度を高めることができる。
また、特許文献２には、技術分野は異なるものの、冷間圧接を実現するために、清浄な２つの新生面同士を圧接する手法が記載されている。
図８（ａ）及び図８（ｂ）は、特許文献２に記載された冷間圧接方法の要部の断面構成を示している。
まず、図８（ａ）に示すように、それぞれ、両面にめっき層２０８ａ、２０８ｂが形成された板体２０２ａ、２０２ｂを互いに重ね合わせ、冷間圧接装置を用いて冷間圧接を行なう。ここで、板体２０２ａ、２０２ｂは、銅（Ｃｕ）で構成され、めっき層２０８ａ、２０８ｂは、ニッケル（Ｎｉ）で構成されている。冷間圧接の進行と共に、くさび状のダイス２０６ａ、２０６ｂは、それぞれ矢印Ａ方向及びＢ方向に板体２０２ａ、２０２ｂを塑性変形させながら、板体２０２ａ、２０２ｂに侵入する。このとき、冷間圧接の進行と共に、めっき層２０８ａ、２０８ｂは圧接部分２０５で分断されて、矢印Ｃ、Ｄ方向に移動する。
次に、図８（ｂ）に示すように、めっき層２０８ａ、２０８ｂは、冷間圧接による板体２０２ａ、２０２ｂの塑性流動と共に、矢印Ｃ、Ｄ方向にさらに移動する。これは、冷間圧接による板体２０２ａ、２０２ｂの塑性流動に、めっき層２０８ａ、２０８ｂが追従できず、圧接を完了する前に破断点に達してしまうためである。その結果、めっき層２０８ａ、２０８ｂが分断して移動した後は、各板体２０２ａ、２０２ｂの酸化膜が存在しない清浄な２つの新生面が露出し、露出した２つの新生面は、冷間圧接により互いに接合される。
特開２００３−４５９２０号公報 特公昭５９−５２０３１号公報
導電路の形成に対し、特許文献２に記載された冷間圧接法を用いれば、接合部におけるめっき層及び金属酸化物が水平方向に破断されて、接合面には新生面が露出する。このため、新生面同士の接続が可能となり、接合部における電気的な抵抗は、ある程度は低くすることができる。
しかしながら、特許文献２に記載された冷間圧接法では、大きな電流が流れる導電路において、接合部における電気抵抗は低くなっていないという問題がある。
本発明は、前記の問題を解決し、大きな電流が流れる導電路形成板同士を接合する接合部において、電気抵抗を低くすることを目的とする。
前記の目的を達成するため、本発明に係る導電路の製造方法は、第１金属から構成され、穴部を有する第１導電路形成板と、第２金属から構成された第２導電路形成板とを互いに重ね合わせた状態で、第２導電路形成板において穴部と対向する部分を圧入工具により突出させると同時に、当該突出させた部分で穴部の開口を拡げつつ突出させた部分を穴部に圧入することで、開口を拡げつつ穴部に圧入する際に形成される突出させた部分の新生面と穴部の新生面とを一体化することにより、第１導電路形成板と前記第２導電路形成板とを互いに接合させるに際し、圧入工具の先端部の側面は、第２導電路形成板の上面の法線に対して、３０°以上且つ６０°以下の角度であり、先端部の直径は、前記穴部の開口径の最小値の２分の１である。
本発明に係る半導体装置の製造方法は、第１金属から構成され、穴部を有する第１導電路形成板、及び第２金属から構成され、第２導電路形成板の少なくとも一方の上に予め半導体チップを固着しておき、第１導電路形成板において穴部を有する領域と第２導電路形成板の一部とを互いに重ね合わせた状態で、第２導電路形成板において穴部と対向する部分を圧入工具により突出させると同時に、当該突出させた部分で穴部の開口を拡げつつ突出させた部分を穴部に圧入することで、開口を拡げつつ穴部に圧入する際に形成される突出させた部分の新生面と穴部の新生面とを一体化することにより、第１導電路形成板と第２導電路形成板とを互いに接合させた後、半導体チップと、第１導電路形成板及び第２導電路形成板の接合部とを樹脂材から構成された外装体により封止するに際し、圧入工具の先端部の側面は、第２導電路形成板の上面の法線に対して、３０°以上且つ６０°以下の角度であり、先端部の直径は、穴部の開口径の最小値の２分の１である。
本発明に係る導電路、それを用いた半導体装置及びそれらの製造方法によると、導電路及び半導体装置における電気抵抗を低くすることができる。
図１は本発明の一実施形態に係る樹脂封止型半導体装置を示す断面図である。 図２は本発明の一実施形態に係る導電路を示し、図１の接合部２５を含む領域の拡大断面図である。 図３（ａ）は本発明の一実施形態に係る導電路を示し、図１の接合部を含む領域の拡大平面図である。図３（ｂ）〜図３（ｅ）はそれぞれ変形例に係る導電路の接合部を含む領域の拡大平面図である。 図４は本発明の一実施形態に係る導電路の傾斜接合面の断面であって、図２に示す領域３１のＳＥＭ（走査電子顕微鏡）像である。 図５（ａ）〜図５（ｄ）は本発明の一実施形態に係る樹脂封止型半導体装置の製造工程を示す工程順の模式断面図である。 図６（ａ）〜図６（ｄ）は従来の導電路の製造方法を示す工程順の模式断面図である。 図７は特許文献１に記載された従来の半導体装置の製造方法を説明する模式断面図である。 図８（ａ）及び図８（ｂ）は特許文献２に記載された従来の冷間圧接方法を説明する要部の断面図である。
（一実施形態）
本発明の一実施形態に係る樹脂封止型半導体装置及びそれを構成する導電路について図面を参照しながら説明する。
［半導体装置］
図１は一実施形態に係る樹脂封止型半導体装置の断面構成を示している。
図１に示すように、本実施形態に係る樹脂封止型半導体装置は、パワー素子Ｔ１を第１ダイパッド部１ｃの上に保持する第１リードフレーム１と、制御素子Ｔ２を第２ダイパッド部２ｃの上に保持する第２リードフレーム２と、第１リードフレーム１の下面に絶縁性シート５を介在して固着された放熱板３と、樹脂材の一例である封止樹脂材からなる外装体４とから構成されている。
外装体４は、例えばエポキシ樹脂等の熱硬化型樹脂からなり、パワー素子Ｔ１を含む第１リードフレーム１の一方の端部と、制御素子Ｔ２を含む第２リードフレーム２の一方の端部とを覆っている。また、外装体は、放熱板３の下面を露出するように形成されている。
ここで、第１ダイパッド部１ｃの少なくとも一部と第２ダイパッド部２ｃとは、樹脂封止型半導体装置の小型化を図るべく、平面視で互いに重なっている。さらに、パワー素子Ｔ１の少なくとも一部と制御素子Ｔ２とは、平面視で互いに重なるように配置されている。
さらに、本実施形態に係る樹脂封止型半導体装置においては、第１リードフレーム１において、複数のリードのうちの１つを第１中継リード１ｂとしている。また、第２リードフレーム２においては、複数のリードのうちの１つを第２中継リード２ｂとしている。
本発明に係る接合部２５を含む領域３０において、第１中継リード１ｂ及び第２中継リード２ｂの端部同士が、接合部２５により接合された導電路を形成している。
以下、本実施形態に係る樹脂封止型半導体装置を詳細に説明する。
第１リードフレーム１は、第１金属の一例として、例えば銅（Ｃｕ）等の導電性が高い金属により構成される。第２リードフレーム２は、第２金属の一例として、例えば銅又は４２アロイ（Ｆｅ−４２％Ｎｉ）等の導電性が高い金属により構成される。
放熱板３は、例えば銅又はアルミニウム（Ａｌ）等の熱伝導性に優れた金属により構成される。第１リードフレーム１の第１ダイパット部１ｃと第１中継リード１ｂとは、絶縁性シート５を介在して放熱板３の上面に固着されている。絶縁性シート５は、例えば、熱伝導性を有する絶縁性材料からなり、電気絶縁層の両面を接着層で挟んだ３層構造を有している。
パワー素子Ｔ１は、半導体チップであり、例えば絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）又は金属酸化膜型電界効果トランジスタ（ＭＯＳＦＥＴ）を用いることができる。パワー素子Ｔ１は、第１リードフレーム１の第１ダイパッド部１ｃの上面にろう材６により予め固着されている。パワー素子Ｔ１におけるボンディングパッド（図示せず）と第１リードフレーム１の複数のリードとは、例えばアルミニウムから構成されるワイヤ７により電気的に接続されている。また、パワー素子Ｔ１のボンディングパッドと第１中継リード１ｂとの間も、アルミニウム等から構成されるワイヤ８により電気的に接続されている。
なお、ワイヤ７、８には、アルミニウムから構成されるワイヤに代えて、アルミニウムから構成されるリボン、又は銅から構成されるクリップを用いてもよい。リボン又はクリップは、ワイヤと比べて断面積が大きく、配線抵抗の値が低くなるため、パワーの損失を減らすことができる。
制御素子Ｔ２は、パワー素子Ｔ１を制御する制御回路を有する半導体チップであり、例えば駆動回路及び過電流防止回路等を含む。制御素子Ｔ２は、第２リードフレーム２の第２ダイパッド部２ｃの上面に、例えば銀（Ａｇ）ペースト材９により予め固着されている。制御素子Ｔ２のボンディングパッド（図示せず）と第２リードフレーム２の複数のリードとは、金（Ａｕ）等から構成されるワイヤ１０によって互いに電気的に接続されている。
ここで、制御素子Ｔ２を保持する第２リードフレーム２の第２ダイパッド部２ｃは、パワー素子Ｔ１の上方に該パワー素子Ｔ１の上面とほぼ平行に配置されて、パワー素子Ｔ１のワイヤ７、８の少なくとも一部を覆っている。その結果、パワー素子Ｔ１と接続されるワイヤ７、８と制御素子Ｔ２との間には、第２リードフレーム２の第２ダイパッド部２ｃが配置される。このため、パワー素子Ｔ１の出力信号線であるワイヤ７、８に生じた電磁波ノイズの一部を第２ダイパッド部２ｃによって遮断し、制御素子Ｔ２へ電磁波ノイズの一部が伝播することを防ぐことができる。その結果、制御素子Ｔ２の誤動作の抑制が可能となる。
同様に、本実施形態においては、第２リードフレーム２が第１リードフレーム１の少なくとも一部を覆うように配置されている。このため、パワー素子Ｔ１から発生する電磁波ノイズが、制御素子Ｔ２の下側に位置する第２リードフレーム２によって遮蔽される。その結果、制御素子Ｔ２に達する電磁波ノイズ量が減少して、制御素子Ｔ２の誤動作の発生が抑制される。その結果、本半導体装置の動作の信頼性を高めることができる。
なお、第２リードフレーム２における第２ダイパッド部２ｃの少なくとも一部（好ましくは第２ダイパッド部２ｃの下面）に、ニッケル（Ｎｉ）等の磁性材料からなるめっき層を形成してもよい。これにより、パワー素子Ｔ１から発生する電磁波ノイズを該めっき層で吸収することができるので、パワー素子Ｔ１から発生する電磁波ノイズの制御素子Ｔ２への影響を、より一層抑制することができる。
［導電路］
図２は図１に示した接合部２５を含む領域３０を拡大した断面構成を表している。
以下、本実施形態においては、領域３０を、本実施形態に係る導電路として説明する。領域３０は、第１リードフレーム１の第１中継リード１ｂと第２リードフレーム２の第２中継リード２ｂとの接合部２５を、含む。従って、図２において、第１中継リード１ｂを第１導電路形成板１１とし、第２中継リード２ｂを第２導電路形成板１５とする。
第１導電路形成板１１の上面の第１接続部１２には、該第１導電路形成板１１を表裏方向に貫通する貫通孔１３が設けられている。また、第２導電路形成板１５の下面の第２接続部１４には、第１導電路形成板１１の貫通孔１３に圧入される圧入部１７が形成されている。
第１導電路形成板１１及び第２導電路形成板１５は、例えば銅（Ｃｕ）により構成される。第２導電路形成板１５の表面及び裏面には、ニッケル（Ｎｉ）からなるめっき膜１６が形成されている。なお、めっき膜１６は、第２導電路形成板１５に必ずしも形成する必要はないが、後述する理由から、めっき膜１６を形成することが好ましい。また、めっき膜１６は、第１導電路形成板１１に形成してもよいが、少なくとも第２導電路形成板１５に形成することが好ましい。
一般的なパワー素子Ｔ１の場合は、第１リードフレーム１の一例である第１導電路形成板１１の厚さは０．０５ｍｍ以上且つ１．０ｍｍ以下が望ましい。また、第２リードフレーム２の一例である第２導電路形成板１５の厚さも、第１導電路形成板１１と同様に、０．０５ｍｍ以上且つ１．０ｍｍ以下が望ましい。なお、各導電路形成板１１、１５の厚さは、パワー素子Ｔ１に流す電流値によって、適宜設定される。
また、図２に示す構成においては、第１導電路形成板１１の厚さは、第２導電路形成板１５の厚さと同等かそれよりも大きいことが望ましい。これは、本実施形態に係る構成において、第１導電路形成板１１と第２導電路形成板１５との相互の加工性（特に、第２導電路形成板１５に対する良好な加工性）を考慮する必要があるためである。
めっき膜１６の厚さは、第１導電路形成板１１と第２導電路形成板１５との接合時の破断性を考慮した場合、０．０１μｍ以上且つ１０μｍ以下であることが望ましい。
圧入部１７は、第１導電路形成板１１の貫通孔１３に圧入された第２導電路形成板１５により構成される。この圧入部１７の側面と貫通孔１３の壁面とは、第１導電路形成板１１及び第２導電路形成板１５の重ね合わせ面（第１導電路形成板１１の平坦面と第２導電路形成板１５の平坦面とが重ね合わされた面）の法線に対して傾斜した傾斜接合面１８を、形成している。第２導電路形成板１５の圧入部１７における傾斜接合面１８と反対側の面を傾斜圧入面１７ａと呼ぶ。
接合部２５を構成する圧入部１７の形成方法の詳細は後述する。
第１導電路形成板１１と第２導電路形成板１５との導通特性と、傾斜接合面１８における接合強度との適正を考慮し、本実施形態においては、傾斜接合面１８の傾斜角度θ１を３５°としている。なお、傾斜接合面１８の傾斜角度θ１は、前述の導通特性と接合強度とのバランス（兼ね合い）から、２０°以上且つ５０°以下程度が望ましい。
貫通孔１３の平面形状が円形である場合、該貫通孔１３の直径は、第１導電路形成板１１の厚さ程度が好ましい。このため、本実施形態においては、貫通孔１３の直径は、０．０５ｍｍ以上且つ１．０ｍｍ以下としている。
また、本実施形態においては、傾斜接合面１８は、貫通孔１３の壁面と圧入部１７の側面とから構成され、傾斜角度がθ１である。この傾斜接合面１８の傾斜角度θ１が０よりも大きいことで、第１導電路形成板１１と第２導電路形成板１５との接合面積が、傾斜角度が０の場合と比べて大きくなる。これにより、第１導電路形成板１１と第２導電路形成板１５との導電特性が向上する。しかしながら、傾斜角度θ１が大き過ぎると、貫通孔１３と圧入部１７との接合強度が低下するおそれがある。このため、本実施形態においては、傾斜角度θ１を２０°以上且つ５０°以下程度とし、より望ましくは３５°としている。
図３（ａ）に、図２に示す接合部２５を含む導電路の平面構成を示す。図３（ａ）に示すように、貫通孔１３の平面形状は円形状であり、この場合の圧入工具であるポンチの先端部による圧入痕１７ｂの平面形状も円形状である。但し、傾斜接合面１８の面積と接合強度との所望の条件を満たすことができれば、貫通孔１３の平面形状は必ずしも円形状である必要はなく、楕円形状又は長円形状でもよい。
また、図３（ｂ）及び図３（ｃ）に示すように、傾斜接合面１８の面積と接合強度との所望の条件を満たすことができれば、変形例として、貫通孔１３の平面形状は、正方形状、さらには四角形等の多角形状であってもよい。図３（ｂ）においては、圧入痕１７ｂの平面形状は円形状である。この場合は、第１導電路形成板１１と第２導電路形成板１５との傾斜接合面１８は、貫通孔１３の各辺の中央部に食い込むように形成される。また、図３（ｃ）においては、圧入痕１７ｂの平面形状は正方形状であり、その４辺は貫通孔１３の各辺に対して４５°回転されている。この場合も、第１導電路形成板１１と第２導電路形成板１５との傾斜接合面１８は、貫通孔１３の各辺の中央部に食い込むように形成される。
また、図３（ｄ）に示す変形例のように、貫通孔１３の平面形状が長方形状で、且つポンチの押圧面が貫通孔１３の内側に互いに間隔をおいて２箇所である場合は、第１導電路形成板１１と第２導電路形成板１５との傾斜接合面１８は、貫通孔１３における互いに対向する２辺に食い込むように形成される。
なお、図３（ｅ）に示す変形例は、第１導電路形成板１１に貫通孔１３を設ける代わりに、第１導電路形成板１１の先端部に半円状の切り込みを設け、第２導電路形成板１５における第１導電路形成板１１の半円状の切り込み部分の近傍にポンチを押圧して傾斜接合面１８を形成している。
このように、傾斜接合面１８の面積と接合強度との所望の条件を満たすことができれば、第２導電路形成板１５における圧入部１７の側面は、第１導電路形成板１１における貫通孔１３の壁面と金属流動（塑性流動）を起こし、互いの新生面同士で傾斜接合面１８を形成できる平面形状であればよい。
なお、第１導電路形成板１１に設ける貫通孔１３は、必ずしも貫通している必要はない。第１導電路形成板１１の第１接続部１２と第２導電路形成板１５の第２接続部１４との圧入部１７に新生面から形成される傾斜接合面１８が生じて、接合強度が維持されると共に電気抵抗を低くすることが可能であれば、貫通孔１３に代えて、貫通しない穴部である凹部を用いてもよい。なお、本実施形態では、貫通孔と凹部を含むものを穴部としている。
図４は本実施形態に係る導電路における傾斜接合面の断面であって、図２に示す領域３１のＳＥＭ像である。
本願発明者らが作製して観察したＳＥＭ像から、傾斜接合面１８を構成する貫通孔１３の壁面及び圧入部１７の側面は、金属流動面（塑性流動面）である新生面から構成されていることが分かる。傾斜接合面１８を新生面とすることにより、貫通孔１３の壁面及び圧入部１７の側面を擦り合わせて、単なる金属同士の接触状態ではなく、金属同士の一体化を達成することができる。このとき、貫通孔１３の壁面及び圧入部１７の側面では、ニッケル（Ｎｉ）から構成されるめっき膜１６が結晶粒１６ａとなって、ほぼ傾斜接合面１８に沿って散在している。このように、銅から構成される金属同士が一体化された結果、第１導電路形成板１１の第１接続部１２と第２導電路形成板１５の第２接続部１４との間の電気的な抵抗は、極めて低くなる。従って、本実施形態に係る導電路における導電特性の向上は、同一の金属同士の一体化（銅の一体化）によっても促進されていると考察される。
なお、めっき膜１６は、必ずしもニッケル（Ｎｉ）に限られず、条件が適合すれば、例えば、ニッケルパラジウム（ＮｉＰｄ）又は銀（Ａｇ）等の金属を用いることができる。
また、第１導電路形成板１１及び第２導電路形成板１５に、銅（Ｃｕ）に代えて、アルミニウム（Ａｌ）を用いる場合には、特にめっき膜を設ける必要はない。但し、本願発明者らは、各導電路形成板１１、１５を形成するアルミニウムにシリコン（Ｓｉ）等を添加すると、添加されたシリコン原子がめっき膜を構成する金属原子の結晶粒としての機能を果たすことを確認している。
［導電路の製造方法］
以下、一実施形態に係る導電路の製造方法について図５（ａ）〜図５（ｄ）を参照しながら説明する。
先ず、図５（ａ）に示すように、貫通孔１３を設けた一端部である第１導電路形成板１１の第１接続部１２と、第２導電路形成板１５の一端部である第２接続部１４とを互いに重ね合わせた状態にする。
次に、図５（ｂ）に示すように、第２導電路形成板１５の第２接続部１４における貫通孔１３と対向する位置の上方に、圧入工具として、例えばポンチ１９を配置する。ポンチ１９は、貫通孔１３に向けて圧入する先端部２０と、該先端部２０の外周面である押圧面２１とを有する。押圧面２１は、ポンチ１９の先端部２０により第２接続部１４を構成する平面部を貫通孔１３の内部に圧入する際に、第２接続部１４における貫通孔１３の外側部分が第１導電路形成板１１の上面から浮き上がることを、防止する。すなわち、押圧面２１は、第２接続部１４を構成する平面部を、第１導電路形成板１１側に押圧するために設けられている。ここで、ポンチ１９の構成材料は、第１導電路形成板１１及び第２導電路形成板１５が銅（Ｃｕ）である場合は、例えば、炭化タングステン（ＷＣ）を主成分とする、いわゆる超鋼合金であることが好ましい。また、ポンチ１９の先端部２０の下面の直径は、貫通孔１３の直径の２分の１、すなわち、０．０２５ｍｍ以上且つ０．５ｍｍ以下が好ましい。なお、貫通孔１３の平面形状が円形状でない場合は、先端部２０の下面の直径は、開口径の最小値の２分の１が好ましい。
ポンチ１９の先端部２０の押圧面２１における傾斜角度（テーパ角度）θ２は、本願発明者らの種々の試行により、図２に示す傾斜接合面１８の傾斜角度θ１＝２０°以上且つ５０°以下を実現するために、θ２＝３０°以上且つ６０°以下が望ましいことを突き止めた。すなわち、ポンチ１９の先端部２０の傾斜角度θ２は、第２導電路形成板１５の上面の法線（ポンチ１９の移動方向）に対して、３０°以上且つ６０°以下が望ましい。 また、傾斜角度θ１＝３５°を実現するには、傾斜角度θ２＝４５°が望ましい。なお、本実施形態においては、ポンチ１９の押圧面２１の傾斜角度θ２は、図２に示す傾斜圧入面１７ａの傾斜角度θ３と等しい。
次に、図５（ｃ）に示すように、ポンチ１９を、図示しない駆動手段によって下降させて、第２導電路形成板１５における貫通孔１３の上側部分を貫通孔１３に圧入する。
その結果、図５（ｄ）に示すように、第２導電路形成板１５の第２接続部１４には、第１導電路形成板１１の貫通孔１３に圧入された圧入部１７が形成される。さらに、貫通孔１３の壁面と圧入部１７の側面には、貫通孔１３に第２導電路形成板１５の第２接続部１４を圧入して圧入部１７を形成したことによる傾斜接合面１８が形成される。
さらに、傾斜接合面１８である貫通孔１３の壁面及び圧入部１７の側面は、図４に示したように、塑性流動面（金属流動面）となるため、貫通孔１３の壁面及び圧入部１７の側面は、単なる接触状態でなく金属同士が一体化されている。傾斜接合面１８を金属流動面（塑性流動面）とした結果、第１接続部１２と第２接続部１４との間の抵抗値を、１０ｍΩ以下とすることができる。すなわち、傾斜接合面１８を金属流動面（塑性流動面）とした結果、第１導電路形成板１１と第２導電路形成板１５とから構成される導電路の導電特性を極めて良好な値とすることができる。具体的には、本実施形態に係る導電路の電気抵抗値を、従来と比べて１００分の１程度と、極めて小さい値とすることができる。
前述した図４に基づいて、本願発明者らが考察した結果、本実施形態においては、第２導電路形成板１５に形成されたニッケル（Ｎｉ）から構成されるめっき膜１６が、導電路の導電特性をさらに向上させていることが明らかとなった。この点に関して、以下に、さらに詳述する。
第１導電路形成板１１は銅により構成されているため、通常の保管状態では、第１導電路形成板１１の表面に酸化膜（酸化銅）が形成される。また、表面と同様に貫通孔１３の壁面にも、酸化膜が形成される。
一方、第２導電路形成板１５は銅により構成され、その表面には、ニッケルからなるめっき膜１６が形成されている。このように、表面にめっき膜１６が形成された第２導電路形成板１５を第１導電路形成板１１の貫通孔１３に圧入する場合には、第２導電路形成板１５の圧入部１７において、表面のめっき膜１６が、貫通孔１３の壁面の酸化膜を削りながら貫通孔１３に圧入される。これは、めっき膜１６を構成するニッケルの硬度（ビッカース硬度：１５０Ｈｖ〜７００Ｈｖ）が、銅の酸化膜の硬度（ビッカース硬度：約１２０Ｈｖ）よりも大きいため、両者の摩擦時に、めっき膜１６によって、貫通孔１３の壁面の銅の酸化膜が削られるためである。
これは、図４において説明したように、貫通孔１３の壁面の銅の酸化膜を削ったニッケルが分散状態（離散状態）の結晶粒１６ａとして存在していることからも考察される。
また、第２導電路形成板１５の表面にめっき膜１６を形成すると、通常、第２導電路形成板１５の表面に形成される酸化膜の形成が抑制されて、第２導電路形成板１５の表面に新生面が形成され易くなる。
なお、第２導電路形成板１５の厚さを第１導電路形成板１１の厚さの８０％以下とすることにより、ポンチ１９の先端部２０によって貫通孔１３へ第２導電路形成板１５を容易に圧入することができる。
以上説明したように、本実施形態に係る導電路によると、従来の導電路と比べて、電気的な抵抗値が低くなり、導電特性が大きく向上する。従って、本実施形態に係る通電路をリードフレーム同士の電気的な接合に用いた樹脂封止型半導体装置は、リードフレームからの発熱が抑えられると共に、装置自体からの放熱性を向上させることができる。
本発明に係る導電路、それを用いた半導体装置及びそれらの製造方法は、例えば、エアコンにおける半導体スイッチング素子と制御回路との接続、また、電気自動車における電池同士若しくはコンデンサ同士の直列又は並列接続等の用途に適用可能である。
Ｔ１ パワー素子
Ｔ２ 制御素子
１ 第１リードフレーム
１ｂ 第１中継リード
１ｃ 第１ダイパッド部
２ 第２リードフレーム
２ｂ 第２中継リード
２ｃ 第２ダイパッド部
３ 放熱板
４ 外装体
５ 絶縁性シート
６ ろう材
７ ワイヤ
８ ワイヤ
９ 銀ペースト材
１０ ワイヤ
１１ 第１導電路形成板
１２ 第１接続部
１３ 貫通孔
１４ 第２接続部
１５ 第２導電路形成板
１６ めっき膜
１６ａ 結晶粒
１７ 圧入部
１７ａ 傾斜圧入面
１７ｂ 圧入痕
１８ 傾斜接合面
１９ ポンチ
２０ 先端部
２１ 押圧面
２５ 接合部
３０，３１ 領域

Claims (8)

  1. 第１金属から構成され、穴部を有する第１導電路形成板と、第２金属から構成された第２導電路形成板とを互いに重ね合わせた状態で、
    前記第２導電路形成板において前記穴部と対向する部分を圧入工具により突出させると同時に、当該突出させた部分で前記穴部の開口を拡げつつ前記突出させた部分を前記穴部に圧入することで、
    前記開口を拡げつつ前記穴部に圧入する際に形成される前記突出させた部分の新生面と前記穴部の新生面とを一体化することにより、前記第１導電路形成板と前記第２導電路形成板とを互いに接合させるに際し、
    前記圧入工具の先端部の側面は、前記第２導電路形成板の上面の法線に対して、３０°以上且つ６０°以下の角度であり、
    前記先端部の直径は、前記穴部の開口径の最小値の２分の１である導電路の製造方法。
  2. 請求項１において、
    前記第２導電路形成板において前記穴部と対抗する部分を圧入工具により前記穴部に圧入することで、前記第１導電路形成板と前記第２導電路形成板とを擦り合わせ、前記第１導電路形成板と前記第２導電路形成板とを互いに接合させる導電路の製造方法。
  3. 請求項１又は２において、
    前記第１導電路形成板に重ね合わされた前記第２導電路形成板に、硬度が前記第１金属及び第２金属の硬度よりも高い第３金属から構成された厚さ０．０１μｍ以上且つ１０μｍ以下のめっき膜が形成された導電路の製造方法。
  4. 請求項３において、
    前記第１金属及び前記第２金属は、銅であり、
    前記第３金属は、ニッケルである導電路の製造方法。
  5. 第１金属から構成され、穴部を有する第１導電路形成板、及び第２金属から構成され、第２導電路形成板の少なくとも一方の上に予め半導体チップを固着しておき、
    前記第１導電路形成板において前記穴部を有する領域と前記第２導電路形成板の一部とを互いに重ね合わせた状態で、
    前記第２導電路形成板において前記穴部と対向する部分を圧入工具により突出させると同時に、当該突出させた部分で前記穴部の開口を拡げつつ前記突出させた部分を前記穴部に圧入することで、
    前記開口を拡げつつ前記穴部に圧入する際に形成される前記突出させた部分の新生面と前記穴部の新生面とを一体化することにより、前記第１導電路形成板と前記第２導電路形成板とを互いに接合させた後、
    前記半導体チップと、前記第１導電路形成板及び前記第２導電路形成板の接合部とを樹脂材から構成された外装体により封止するに際し、
    前記圧入工具の先端部の側面は、前記第２導電路形成板の上面の法線に対して、３０°以上且つ６０°以下の角度であり、
    前記先端部の直径は、前記穴部の開口径の最小値の２分の１である半導体装置の製造方法。
  6. 請求項５において、
    前記第２導電路形成板において前記穴部と対抗する部分を圧入工具により前記穴部に圧入することで、前記第１導電路形成板と前記第２導電路形成板とを擦り合わせ、前記第１導電路形成板と前記第２導電路形成板とを互いに接合させる半導体装置の製造方法。
  7. 請求項５又は６において、
    前記第１導電路形成板に重ね合わされた前記第２導電路形成板に、硬度が前記第１金属及び第２金属の硬度よりも高い第３金属から構成された厚さ０．０１μｍ以上且つ１０μｍ以下のめっき膜が形成された半導体装置の製造方法。
  8. 請求項７において、
    前記第１金属及び前記第２金属は、銅であり、
    前記第３金属は、ニッケルである半導体装置の製造方法。
JP2012517021A 2010-12-10 2011-11-30 導電路の製造方法及び半導体装置の製造方法 Expired - Fee Related JP5903637B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010275329 2010-12-10
JP2010275329 2010-12-10
PCT/JP2011/006709 WO2012077305A1 (ja) 2010-12-10 2011-11-30 導電路、それを用いた半導体装置及びそれらの製造方法

Publications (2)

Publication Number Publication Date
JPWO2012077305A1 JPWO2012077305A1 (ja) 2014-05-19
JP5903637B2 true JP5903637B2 (ja) 2016-04-13

Family

ID=46206816

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012517021A Expired - Fee Related JP5903637B2 (ja) 2010-12-10 2011-11-30 導電路の製造方法及び半導体装置の製造方法

Country Status (5)

Country Link
US (1) US8754510B2 (ja)
EP (1) EP2650915B1 (ja)
JP (1) JP5903637B2 (ja)
CN (1) CN102725844B (ja)
WO (1) WO2012077305A1 (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014013705A1 (ja) * 2012-07-17 2014-01-23 富士電機株式会社 半導体モジュール
JP6007659B2 (ja) * 2012-08-07 2016-10-12 株式会社豊田自動織機 蓄電装置及び蓄電装置の製造方法
US9431473B2 (en) 2012-11-21 2016-08-30 Qualcomm Incorporated Hybrid transformer structure on semiconductor devices
US10002700B2 (en) 2013-02-27 2018-06-19 Qualcomm Incorporated Vertical-coupling transformer with an air-gap structure
US9634645B2 (en) 2013-03-14 2017-04-25 Qualcomm Incorporated Integration of a replica circuit and a transformer above a dielectric substrate
US20140327510A1 (en) * 2013-05-06 2014-11-06 Qualcomm Incorporated Electronic device having asymmetrical through glass vias
US9449753B2 (en) 2013-08-30 2016-09-20 Qualcomm Incorporated Varying thickness inductor
US9906318B2 (en) 2014-04-18 2018-02-27 Qualcomm Incorporated Frequency multiplexer
CN105336631B (zh) * 2014-06-04 2019-03-01 恩智浦美国有限公司 使用两个引线框架组装的半导体装置
US9470860B2 (en) * 2015-02-12 2016-10-18 Avago Technologies General Ip (Singapore) Pte. Ltd. Methods and systems for improving heat dissipation, signal integrity and electromagnetic interference (EMI) shielding in optical communications modules
DE102015218794A1 (de) 2015-07-24 2017-01-26 Continental Automotive Gmbh Sensoreinrichtung zum Messen eines Stromdurchflusses mit universellem Massenkontaktelement
US9754864B1 (en) * 2016-06-23 2017-09-05 Alpha And Omega Semiconductor Incorporated Semiconductor power device having single in-line lead module and method of making the same
CN107123606B (zh) * 2017-05-16 2020-11-20 杰群电子科技（东莞）有限公司 一种半导体生产方法
CN115249694A (zh) * 2021-04-26 2022-10-28 上海凯虹科技电子有限公司 一种封装体

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62104633A (ja) * 1985-11-01 1987-05-15 Alps Electric Co Ltd 板状部材の固定方法
JPH04363039A (ja) * 1991-02-21 1992-12-15 Nippon Steel Corp 接合強度の大きい複合リードフレームの製造方法
JPH05237569A (ja) * 1992-02-26 1993-09-17 Masakado Sato 隔壁構造管及び隔壁構造管の成形方法
JPH0919728A (ja) * 1995-07-05 1997-01-21 Atsushi Terada 押し出し材同志の結合方法及び液冷ヒートシンク
JP3071095U (ja) * 1999-08-27 2000-08-22 光電子株式会社 パワーパッケージリードフレーム
JP2005019948A (ja) * 2003-06-03 2005-01-20 Himeji Toshiba Ep Corp リードフレーム及びそれを用いた電子部品

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5952031B2 (ja) 1981-03-30 1984-12-17 株式会社東芝 冷間圧接方法
JPS5952031A (ja) 1982-09-16 1984-03-26 Kubota Ltd 掘削作業車
JPH0371095A (ja) * 1989-08-11 1991-03-26 Toshiba Corp 原子炉圧力容器の漏洩検出装置
JPH082385Y2 (ja) * 1989-11-16 1996-01-24 朝日ウッドテック株式会社 扉
US6256200B1 (en) * 1999-05-27 2001-07-03 Allen K. Lam Symmetrical package for semiconductor die
KR200168178Y1 (ko) 1999-08-27 2000-02-15 광전자주식회사 파워 패키지 리드 프레임
US6459147B1 (en) * 2000-03-27 2002-10-01 Amkor Technology, Inc. Attaching semiconductor dies to substrates with conductive straps
JP3833464B2 (ja) * 2000-11-01 2006-10-11 株式会社三井ハイテック リードフレーム
JP2003045920A (ja) 2001-07-31 2003-02-14 Mitsubishi Electric Corp 電力用半導体装置及び電力用半導体装置の製造方法
US6630726B1 (en) * 2001-11-07 2003-10-07 Amkor Technology, Inc. Power semiconductor package with strap
US7361844B2 (en) * 2002-11-25 2008-04-22 Vlt, Inc. Power converter package and thermal management
US7285849B2 (en) * 2005-11-18 2007-10-23 Fairchild Semiconductor Corporation Semiconductor die package using leadframe and clip and method of manufacturing
JP5097050B2 (ja) * 2007-08-24 2012-12-12 京セラドキュメントソリューションズ株式会社 クリーニング装置及びこれを搭載した画像形成装置
US7800208B2 (en) * 2007-10-26 2010-09-21 Infineon Technologies Ag Device with a plurality of semiconductor chips
JP2009182022A (ja) * 2008-01-29 2009-08-13 Renesas Technology Corp 半導体装置
JPWO2009130957A1 (ja) * 2008-04-23 2011-08-18 シーアイ化成株式会社 発光ダイオード用パッケージ、発光装置、および発光装置の製造方法
JP5384913B2 (ja) * 2008-11-18 2014-01-08 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US8502539B2 (en) * 2011-03-31 2013-08-06 General Electric Company Gradient amplifier system

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62104633A (ja) * 1985-11-01 1987-05-15 Alps Electric Co Ltd 板状部材の固定方法
JPH04363039A (ja) * 1991-02-21 1992-12-15 Nippon Steel Corp 接合強度の大きい複合リードフレームの製造方法
JPH05237569A (ja) * 1992-02-26 1993-09-17 Masakado Sato 隔壁構造管及び隔壁構造管の成形方法
JPH0919728A (ja) * 1995-07-05 1997-01-21 Atsushi Terada 押し出し材同志の結合方法及び液冷ヒートシンク
JP3071095U (ja) * 1999-08-27 2000-08-22 光電子株式会社 パワーパッケージリードフレーム
JP2005019948A (ja) * 2003-06-03 2005-01-20 Himeji Toshiba Ep Corp リードフレーム及びそれを用いた電子部品

Also Published As

Publication number Publication date
US20120299166A1 (en) 2012-11-29
EP2650915A4 (en) 2016-04-27
EP2650915B1 (en) 2017-07-26
JPWO2012077305A1 (ja) 2014-05-19
US8754510B2 (en) 2014-06-17
CN102725844B (zh) 2016-03-30
WO2012077305A1 (ja) 2012-06-14
CN102725844A (zh) 2012-10-10
EP2650915A1 (en) 2013-10-16

Similar Documents

Publication Publication Date Title
JP5903637B2 (ja) 導電路の製造方法及び半導体装置の製造方法
CN103426861B (zh) 功率半导体的可靠区域接合件
JP6161251B2 (ja) 半導体装置およびその製造方法
JP5572678B2 (ja) クラッド型ベースプレートを含む半導体装置
JP4924411B2 (ja) 電力半導体装置
CN101821853B (zh) 半导体器件及其制造方法
JP2015220429A (ja) 半導体装置
JP5011562B2 (ja) 半導体装置およびその製造方法
JP2008117825A (ja) パワー半導体デバイス
CN107615464A (zh) 电力用半导体装置的制造方法以及电力用半导体装置
JP6084367B2 (ja) 半導体装置
JP7175350B2 (ja) 半導体装置
JP2022143166A (ja) 半導体装置
US10586755B2 (en) Semiconductor device, and method for manufacturing semiconductor device
WO2011039795A1 (ja) 半導体装置とその製造方法
JP2010118577A (ja) 樹脂封止型半導体装置およびその製造方法
WO2012053129A1 (ja) 半導体装置及びその製造方法
JP6538513B2 (ja) 半導体パワーモジュールおよび移動体
JP7001503B2 (ja) 半導体装置、および半導体装置の製造方法
WO2021215472A1 (ja) 半導体装置
JP7594950B2 (ja) 半導体装置
JP5056105B2 (ja) 半導体装置およびその製造方法
WO2022070741A1 (ja) 半導体装置
JP7412998B2 (ja) 半導体装置および半導体装置の製造方法
JP2022143167A (ja) 半導体装置

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140311

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140509

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20141008

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20141216

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150129

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20150804

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151021

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20151029

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20151215

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20151225

R151 Written notification of patent or utility model registration

Ref document number: 5903637

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

LAPS Cancellation because of no payment of annual fees