JP2006054275A - 半導体装置の製造方法および半導体製造装置 - Google Patents

半導体装置の製造方法および半導体製造装置 Download PDF

Info

Publication number
JP2006054275A
JP2006054275A JP2004234060A JP2004234060A JP2006054275A JP 2006054275 A JP2006054275 A JP 2006054275A JP 2004234060 A JP2004234060 A JP 2004234060A JP 2004234060 A JP2004234060 A JP 2004234060A JP 2006054275 A JP2006054275 A JP 2006054275A
Authority
JP
Japan
Prior art keywords
bumps
substrate
contact
manufacturing
bonding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004234060A
Other languages
English (en)
Inventor
Toshiaki Iwabuchi
寿章 岩渕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2004234060A priority Critical patent/JP2006054275A/ja
Publication of JP2006054275A publication Critical patent/JP2006054275A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1401Structure
    • H01L2224/1403Bump connectors having different sizes, e.g. different diameters, heights or widths
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75Apparatus for connecting with bump connectors or layer connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/759Means for monitoring the connection process

Landscapes

  • Wire Bonding (AREA)

Abstract

【課題】バンプを介して半導体チップと実装基板または半導体チップ同士を接続する際、ボンディング工程中にバンプの接触状態および接合状態を検査可能な半導体装置の製造方法および半導体製造装置に関するものである。
【解決手段】複数のバンプ11が設けられた半導体チップ10と複数のバンプ21が設けられた半導体チップ20とを、バンプ11,21側を対向させて半導体チップ10と半導体チップ20とを離間した状態で対向配置した後、半導体チップ10に向けて半導体チップ20を押圧することで、対向するバンプ11,21を接触させる第1工程と、バンプ11,21を接合する第2工程とを有し、全ての工程について半導体チップ20に係る荷重をモニタリングすることで、バンプ11,21の接触状態および接合状態を検査することを特徴とする半導体装置の製造方法および半導体製造装置である。
【選択図】図1

Description

本発明は、半導体装置の製造方法および半導体製造装置に関するものであり、特に、フリップチップ方式によりバンプを介して半導体チップと実装基板または半導体チップ同士を接続する半導体装置の製造方法および半導体製造装置に関するものである。
電気製品の小型化、低消費電力化といった要求に応えるため、半導体チップの高集積化技術とともに、これらの半導体チップを高密度に配置する実装技術も展開されてきている。このような実装技術のパッケージ形態としては、複数の半導体チップを共通の実装基板(インターポーザ)に実装したものや、ある半導体チップを別の半導体チップに実装したもの(チップオンチップ型)などがある。
このようなパッケージ形態を採用した半導体装置の実装方式として、フリップチップ方式が知られている。フリップチップ方式では、半導体チップの電極パッド上にバンプを形成し、このバンプを実装基板の電極部または半導体チップの電極部と接合(ボンディング)することで、半導体チップと実装基板または半導体チップ同士を電気的かつ機械的に接続する。このため、フリップチップ方式は、電極取り出し位置の自由度が高い、配線長が最短距離になる、高密度実装が可能である等の利点を有している。
このようなフリップチップ方式によるバンプの接合状態の検査方法として、基板上にバンプを介して半導体チップをボンディングした後、基板の表面に設けられた測定用の電極パッドにプロービングをして抵抗値を測定する方法がある。これにより、接合状態の良否を判定し、接合不良の半導体チップを廃棄する。
また、このような検査を簡易的に行うために、基板上にフェイスダウン実装された半導体チップの表面にレーザ光を照射して、加熱されたチップの輻射熱を赤外線カメラで検出し、チップ上面の温度分布を解析することで、バンプの接合状態の良否を判定する方法も報告されている(例えば、特許文献1参照)。
特開平9−166422号公報
そして、上述したようなバンプの接合状態の検査を行う場合には、図8のフローチャートに示すように、基板上に半導体チップをボンディングした後に、バンプの接合状態の検査を行い、接合不良のものを廃棄する。その後、バンプの接合状態に問題のない半導体チップが搭載された基板に対して洗浄工程やアンダーフィルの塗布工程等の次プロセスを行っている。また、ウェハレベルで半導体チップをボンディングする場合には、一般的に、複数の半導体チップをウェハの全面にボンディングした後に、接合状態の良否を判定する検査を行っている。
しかし、基板上に半導体チップをボンディングした後に、バンプの接合状態の検査を行う場合には、半導体チップのバンプ以外の部分が基板に当接していたり、半導体チップに基板の電極部と接合していないバンプがある等、バンプの接合状態に不具合があったとしても、検査工程まではそのまま流れてしまう。このため、例えばウェハレベルで半導体チップをボンディングする場合には、複数のチップをウェハの全面にボンディングした後に、接合状態の良否を判定するため、バンプの高さのばらつきが大きい等の不良の半導体チップが多く含まれている場合には、多量の不良な半導体チップをボンディングすることになる。
上述したような課題を解決するために、本発明における半導体装置の製造方法は、複数の電極部が設けられた第1の基板と第2の基板とを、少なくとも一方の電極部に設けられたバンプを介して積層状態に実装する半導体装置の製造方法であって、次のような工程を順次行うことを特徴としている。まず、第1工程では、電極部側を対向させて第1の基板と第2の基板とを離間した状態で対向配置した後、第1の基板と第2の基板とを接近させることで、バンプ同士またはバンプと電極部とを接触させる工程を行う。次に、第2工程では、バンプ同士またはバンプと電極部とを接合する工程を行い、全ての工程について第1の基板または第2の基板に係る荷重をモニタリングすることで、バンプ同士またはバンプと電極部との接触状態および接合状態を検査することを特徴としている。
このような半導体装置の製造方法によれば、第1の基板または第2の基板に係る荷重をモニタリングすることで、ボンディング工程中に、バンプ同士またはバンプと電極部との接触状態および接合状態を検査することから、検査工程とボンディング工程を同一工程で行うことが可能となる。これにより、従来のように、ボンディング工程の後、接合状態の検査工程を行う場合と比較して、ボンディング工程中に、接触状態や接合状態の不良な第1の基板および第2の基板に対して不良となる原因を検出して除く、もしくは第1の基板または第2の基板を製造ラインから排除する等の対処を行うことができる。例えば、第1の基板または第2の基板に、バンプの高さばらつきが大きい不良品が混在している場合には、荷重のモニタリングによりバンプと電極部の接触状態を検査して良否を判定することで、バンプと電極部とを接合する前に、不良品を製造ラインから排除することが可能となる。
また、本発明の半導体製造装置は、複数の電極部が設けられた第1の基板と第2の基板とを、少なくとも一方の電極部に設けられたバンプを介して積層状態に実装する半導体製造装置であって、第1の基板を載置固定するためのボンディングステージと、第2の基板を保持した状態で当該第2の基板の表面を前記ボンディングステージのステージ面に対して押圧自在なボンディングヘッドと、ボンディングヘッドに保持された状態の第2の基板にかかる荷重を検出し、この荷重に基づき、ボンディングヘッドの押圧状態を制御する制御部と、制御部からの情報により、バンプ同士またはバンプと電極部の接触状態または接合状態の良否を判定する検査部とを備えたことを特徴としている。
このような半導体製造装置によれば、ボンディングヘッドに保持された状態の第2の基板にかかる荷重を検出し、この荷重に基づき、ボンディングヘッドの押圧状態を制御する制御部と、制御部からの情報により、バンプ同士またはバンプと電極部との接触状態および接合状態の良否を判定する検査部とを備えていることから、荷重をモニタリングすることで、ボンディング工程中に、バンプ同士またはバンプと電極部との接触状態および接合状態を検査するといった、上述の半導体装置の製造方法が行われる。
以上説明したように、本発明の半導体装置の製造方法によれば、ボンディング工程中にバンプの接触状態や接合状態の不良な第1の基板および第2の基板に対して、その不具合に応じた対処を行うことができる。したがって、製造コストの削減および製造時間の短縮化を図ることができ、生産性を向上させることができる。
また、本発明の半導体製造装置によれば、上述した半導体装置の製造方法を実施することが可能である。
(第1実施形態)
以下、本発明の実施の形態を図面に基づいて詳細に説明する。本実施形態では、チップサイズの異なる大小2つの半導体チップをそれぞれのバンプを介して積層状態に実装するボンディング工程において、荷重のモニタリングによりバンプ同士の接触状態および接合状態の検査工程を行う例について説明する。ここでは、フラックスを使用せずに、バンプ同士が直接接触する例について説明する。
<予備試験>
図1(1)に示すように、チップサイズの異なる大小2つの半導体チップ10、20を用意する。サイズが大きい方の半導体チップ10には複数のバンプ11が形成されており、サイズが小さい方の半導体チップ20には複数のバンプ21が形成されている。これらのバンプ11,21は加熱して溶融することで接合可能なはんだバンプであることとする。
ここで、半導体チップ10は、例えばシリコン基板12をベースに構成されており、その主面(回路形成面)上には、例えば酸化シリコンからなる層間絶縁膜13、窒化シリコンからなる保護膜(パッシベーション膜)14およびアルミニウムからなる電極パッド15が形成され、電極パッド15上にはアンダーバンプメタル16を介してバンプ11が形成されている。同様に、半導体チップ20は、例えばシリコン基板22をベースに構成されており、その主面(回路形成面)上には、例えば酸化シリコンからなる層間絶縁膜23、窒化シリコンからなる保護膜(パッシベーション膜)24およびアルミニウムからなる電極パッド25が形成され、電極パッド25上にはアンダーバンプメタル26を介してバンプ21が形成されている。
上述したような構成の半導体チップ10、20の標準品となるサンプル(半導体チップ10’,20’)をそれぞれ用意する。そして、実際のボンディングプロセスを行う前に、半導体チップ10’の複数のバンプ11’と半導体チップ20’の複数のバンプ21’とが全て接触する場合の荷重(接触荷重)を次のように測定する。
まず、半導体チップ10’の各バンプ11’の高さH11を測定し、式(1)に示すように、平均値(X11)と標準偏差(σ11)を求める。また、半導体チップ20’についても、各バンプ21’の高さH21を測定し、式(1)に示すように、平均値(X21)と標準偏差(σ21)を求める。
Figure 2006054275
次に、図示しないボンディングステージ上に、半導体チップ10’をバンプ11’が上面に配置されるように載置固定するとともに、このボンディングステージの上方に配置される図示しないボンディングヘッド(吸着治具)に、半導体チップ20’をバンプ21’が下面に配置されるように保持する。これにより、バンプ11’とバンプ21’を対向させて、半導体チップ10’と半導体チップ20’とを離間させた状態で対向配置する。この際、半導体チップ10’と半導体チップ20’の対向面は平行に配置されることとする。続いて、ボンディングヘッドに保持された半導体チップ20’を水平方向に移動させることで半導体チップ10’のバンプ11’と半導体チップ20’のバンプ21’の位置合わせを行う。
次いで、図1(2)に示すように、例えばボンディングヘッドの下降動作により、半導体チップ10’と半導体チップ20’の対向面の平行状態を維持したまま、半導体チップ10’側に向けて半導体チップ20’を押圧する。そして、半導体チップ10’と半導体チップ20’を接近させて、バンプ11’とバンプ21’とを接触させる。この際、バンプ11’,21’はそれぞれある程度の高さばらつきを有しており、複数のバンプ11’,21’のうち、最大高さのバンプ11a’,21a’が複数存在する状態で構成されている。そして、最大高さのバンプ11a’,21a’のうちの少なくとも1つは、最大高さのバンプ11a’,21a’同士が対向配置されるように構成されており、このバンプ11a’,21a’同士から接触が開始されることとする。
ここで、各バンプ11’における最大高さのバンプ11a’の高さと、各バンプ21’における最大高さのバンプ21a’の高さとの和をH0とし、各バンプ11’21’の最大高さのバンプ11a’,21a’同士が最初に接触するとした場合、半導体チップ10’と半導体チップ20’との対向面のギャップはH0となる。そして、このギャップを各バンプ11’、21’の標準偏差の和(σ11+σ21)の3倍値の距離まで縮めた場合、すなわちギャップがH0−3(σ11+σ21)となる場合には、統計学的にほとんど全て(99.7%)のバンプ11’とバンプ21’とが接触すると算出される。
上記に基づき、図1(3)に示すように、最大高さのバンプ11a’とバンプ21a’とが接触したギャップH0から、標準偏差の和(σ11+σ21)の3倍値の距離まで、半導体チップ20’を半導体チップ10’側に押圧する(ギャップ:H0−3(σ11+σ21))。これにより、全てのバンプ11’とバンプ21’とが接触するため、この場合の半導体チップ20’にかかる荷重を接触荷重F1とする。ここで、後述するように、半導体チップ10と半導体チップ20とをボンディングする際には、最大高さのバンプ11,21同士以外が最初に接触したとしても、この場合の接触開始時のギャップはH0よりも小さくなることから、接触荷重F1まで押圧することで、全てのバンプ11とバンプ21とが接触すると考えられる。
また、この際、一定の速度でギャップを縮めることとし、ギャップがH0からH0−3(σ11+σ21)まで達する時間、すなわち、接触開始から接触荷重F1に達するまでの標準時間tsを測定しておく。
以上説明したような予備試験は、量産に用いる半導体チップ10,20のうちいくつかを摘出して行うこととし、上述した接触荷重F1および標準時間tsについては、その平均値をそれぞれ求めておき、実際のボンディング工程および検査工程に用いることとする。
<ボンディング工程,検査工程>
次に、本実施形態のボンディング工程および検査工程について図2のフローチャートの順序に従い、図3を用いて説明する。
ここでは、図3(1)に示すチップサイズの異なる大小2つの半導体チップ10、20をそれぞれのバンプ11、21を介して接合する。このボンディング工程中、全ての工程において、例えば半導体チップ20にかかる荷重Fをモニタリングして、バンプ11とバンプ21の接触状態または接合状態を検査する。
[Step1]
まず、上記の予備試験と同様に、図示しないボンディングステージ上に、半導体チップ10をバンプ11が上面に配置されるように載置固定するとともに、図示しないボンディングヘッド(吸着治具)に、半導体チップ20をバンプ21が下面に配置されるように保持する。これにより、バンプ11とバンプ21を対向させて、半導体チップ10と半導体チップ20とを離間させた状態で対向配置する。また、この際、半導体チップ10と半導体チップ20の対向面は平行に配置されることとする。
[Step2]
続いて、半導体チップ20を半導体チップ10に対して水平方向に移動させることで、バンプ21とバンプ11の位置合わせを行う。
[Step3]
次に、図3(2)に示すように、例えばボンディングヘッドの下降動作により、半導体チップ10と半導体チップ20の対向面の平行状態を維持したまま、半導体チップ20を半導体チップ10側に押圧して接近させる。これにより、半導体チップ10の複数のバンプ11と半導体チップ20の複数のバンプ21との接触が開始される。上述したように、各半導体チップ10、20のバンプ11、21はある程度の高さばらつきを有するため、各バンプ11、21のいくつかが接触を開始する。この際、最大高さのバンプ11、21同士が対向配置されている場合には、それらのバンプ11、21から接触が開始される。
ここで、半導体チップ20が保持されたボンディングヘッドには、半導体チップ20にかかる荷重Fを検出する図示しない荷重センサが接続されており、図4(1)に、バンプ11とバンプ21との接触が開始された時間を0時間として、半導体チップ20にかかる荷重Fをモニタリングした場合のグラフを示す。このグラフは、横軸に時間、縦軸に半導体チップ20にかかる荷重Fの変化を示している。また、横軸が図4(1)と同じ時間軸で、半導体チップ10と半導体チップ20との対向面のギャップ、すなわち、バンプ11が設けられた半導体チップ10の面とバンプ21が設けられた半導体チップ20の面とのギャップDの変化を示したグラフを図4(2)に示す。さらに、横軸が図4(1)と同じ時間軸で、処理雰囲気内の温度Tの変化を示したグラフを図4(3)に示す。
図4(1)に示すように、接触開始時間t0をaポイントとすると、この時点から荷重Fは増大し始める。また、図4(2)に示すように、この時点におけるギャップDをD0とした場合、最大高さのバンプ11、21同士から接触が開始される場合には、最大高さのバンプ11、21の高さの和がD0となる。
[Step4]
上述したように、半導体チップ10の複数のバンプ11と半導体チップ20の複数のバンプ21との接触が開始された後、図3(3)に示すように、上述した予備試験と同じ速度で、図示しないボンディングヘッドを下降させて、予備試験で算出した接触荷重F1となるまで、半導体チップ20を半導体チップ10側に押圧し、その位置でボンディングヘッドの下降を止める(図4(1)、bポイント)。また、接触荷重F1となった時の時間をt1とする。これにより、半導体チップ10、20の全てのバンプ11、21は接触した状態となる。この接触状態は、目視で確認してもよい。この際、図4(2)に示すように、この時点におけるギャップDは、D0よりも近接したD1となる。
[Test1]
ここで、第1の検査工程を行う。ここでは、バンプ11とバンプ21とが接触開始して接触荷重F1となるまでの時間t1と、予備試験で算出した標準時間tsとを比較する。そして、t1が標準時間tsよりも大きい場合、すなわち、標準時間ts内に接触荷重F1にならない場合には、バンプ11またはバンプ21の高さのばらつきが大きいと判断し、この時点で、半導体チップ10または20をNGとして製造ラインから排除する。この際、各バンプ11’,21’のばらつきが少ないほど、t1の値は小さくなる。
[Step5]
次いで、標準時間ts内に接触荷重F1に達した場合には、荷重Fが接触荷重F1となった時点(t1)で、加熱を開始する。この際、加熱によりバンプ11、21は膨張することから、荷重は一定量増加し、バンプ11、21が溶融を開始するまでこの状態が維持される(図4(1),cライン)。また、この時点から処理雰囲気内の温度を測定すると、図4(3)に示すように、加熱が開始されることで、処理雰囲気内の温度は上昇し始める。
[Step6]
その後、図4(3)に示す処理雰囲気内の温度Tが、バンプ11、21の溶融温度Tmを超過すると、バンプ11、21の溶融が開始される(バンプ溶融開始時間:t2)。この際、図4(1)に示す荷重Fは、バンプ11、21の溶融が開始された時点(t2)から低下していき、バンプ11、21が完全に溶融すると、溶融により各バンプ11、21の反発力がなくなるため、0となる(dポイント)。この時点の時間をt3とする。そして、図3(4)に示すように、バンプ11とバンプ21とが接合した状態となる。
[Test2]
ここで、第2の検査工程を行う。ここでは、荷重Fが0になるかどうかを検査する。そして、0にならない場合には、バンプ11、21が溶融していない、またはバンプ11、21間にゴミが挟まれている、バンプ11、21以外の部分で半導体チップ10、20が接触している等の原因が考えられるため、この接合はNGと判定し、このNGとなった原因に応じて対処する。この際、半導体チップ10または半導体チップ20を製造ラインから排除してもよい。
[Step7]
続いて、バンプ11、21をより確実に接合させるために、マージンをとってさらにボンディングヘッドを下降させて半導体チップ20を半導体チップ10側に押圧し、図4(2)に示すようにギャップDはさらに近接したD2となる。この時点の時間をt3とすると、図4(1)に示すように、ギャップDが縮まることにより、荷重Fが上昇する(eポイント)。なお、ここでは、マージンをとってさらにギャップDをD1からD2に縮めることで、バンプ11、21をより確実に接合させることとしたが、ギャップDがD1でもバンプ11、21が十分に接合していれば、ギャップDをD2まで縮めなくてもよい。
[Step8]
その後、半導体チップ10、20が保持されたボンディングステージおよびボンディングヘッドの加熱を止めることで、図4に示す処理雰囲気内の温度Tを溶融温度Tm以下に低下させ、バンプ11、21を接合された状態で固定する。
このような半導体装置の製造方法によれば、半導体チップ20に係る荷重Fをモニタリングすることで、ボンディング工程中に、バンプ11とバンプ21との接触状態を検査する第1検査工程と、バンプ11とバンプ21との接合状態を検査する第2検査工程を行うことから、ボンディング工程と検査工程を同一工程で行うことが可能となる。これにより、従来のように、ボンディング工程の後、接合状態の検査工程を行う場合と比較して、ボンディング工程中に、接触状態や接合状態の不良な半導体チップ10および半導体チップ20に対して不良となる原因を検出して除く、もしくは半導体チップ10または半導体チップ20を製造ラインから排除する等の対処を行うことができる。したがって、製造コストの削減および製造時間の短縮化を図ることができ、生産性を向上させることができる。
なお、ここでは、半導体チップ10のバンプ11と半導体チップ20のバンプ21とを接合する例について説明したが、本発明はこれに限定されず、どちらか一方の半導体チップ、例えば半導体チップ20のみにバンプ21が設けられており、半導体チップ10には電極パッド15(図1(1)参照)が露出した状態で設けられている場合であっても、本発明は適用可能である。この場合には、予備試験において、バンプ21’の最大高さのバンプ21a’の高さH0が、半導体チップ10と半導体チップ20の対向面のギャップH0となり、バンプ21の標準偏差σ21の3倍値まで、ギャップを縮めた場合(ギャップ:H0−3σ21)の荷重が接触荷重F1となる。
また、本実施形態では、半導体チップ10,20同士をバンプ11,21を介して接合することとしたが、どちらかが実装基板(インターポーザ)であってもよい。
<半導体製造装置>
図5には、上述したような製造方法を実施する際に用いられる半導体製造装置30の全体構成を示す。この図に示す半導体製造装置30は、ボンディングステージ31、ボンディングヘッド32、制御部33および検査部34を備えている。
このうちボンィングステージ31は、例えば各半導体チップ10(前記図3参照)に分割する前のウェハWを加熱可能に載置固定するためのステージであり、載置されたウェハWを吸着固定するための吸着源となる真空ポンプ(図示省略)を備えている。そして、ウェハWが吸着固定されるステージ面下には、ウェハWを加熱するためのヒータ(図示省略)からなる加熱機構が内蔵されていることとする。
また、ボンディングヘッド32は、半導体チップ20を保持するとともに、保持した状態の半導体チップ20の表面側をボンディングステージ31のステージ面に対して押圧自在に構成されている。このため、このボンディングヘッド32には、半導体チップ20をその裏面側において吸着固定するための吸着源となる真空ポンプ(図示省略)を備えている。また、吸着面の下方(内部)には保持した半導体チップ20を加熱するためのヒータが内蔵されている。なお、ボンディングヘッド32の吸着面はボンディングステージ31のステージ面に対して平行状態となるように対向して設けられることとする。
また、このボンディングヘッド32は、保持した半導体チップ20の表面を、ボンディングステージ31のステージ面に対して押圧自在とするための駆動部32aを備えている。この駆動部32aはボンディングヘッド31の吸着面を水平方向(図面上xy方向)および上下方向(図面上z方向)に移動させる。
また、制御部33は、例えばボンィングヘッド32に保持された状態の半導体チップ20の荷重を測定可能な荷重センサ33aと、荷重センサ33aにより検出された荷重を処理し、駆動部32aによるボンディングヘッド32の下降位置やボンディングステージ31およびボンディングヘッド32の加熱を制御する演算処理部33bとを備えている。
また検査部34は、制御部33からの情報を基に半導体チップ10のバンプ11と半導体チップ20のバンプ21の接触状態および接合状態を検査するものである。そして、検査の結果NGと判定された場合には、この情報を演算処理部33bにフィードバックし、演算処理部33bからの指令により、例えばボンディングヘッド32に保持された半導体チップ20を製造ラインから排除するように、動作させてもよい。
次に、このような構成の半導体製造装置30を用いて上述した製造方法を行う場合の駆動を、図5に基づいて説明する。尚、図3を用いて説明した工程との対応関係を括弧内に示す。
先ず、ここでの図示を省略した半導体素子トレーに、ボンディングヘッド32を移動させる。そして、バンプ21が下方に向くようにトレー内に配列された半導体チップ20をボンディングヘッド32に吸着保持させる。次いで、ボンディングヘッド32の駆動により、半導体チップ20をボンディングステージ31上に移動させ、ステージ面31a上に載置固定されたウェハWの半導体チップ10のバンプ11に対して半導体チップ20のバンプ21を位置合わせする(図3(1))。
続いて、半導体チップ11に向けて半導体チップ20を押圧することにより、バンプ11とバンプ21とを接触させる(図3(2))。この接触開始時間を0時間として、荷重Fのモニタリングを開始する。そして、予め演算処理部33bに入力された接触荷重F1となるまで押圧するように、ボンディングヘッド32の駆動部32aによる下降を制御する。そして、接触荷重F1となった後、演算処理部33bからの指令により、ボンディングステージ31による半導体チップ10の加熱と、ボンディングヘッド32による半導体チップ20の加熱を開始する(図3(3))。
その後、荷重センサ33aにより検出された値が0となることを検知して、バンプ11、21が溶融したことを確認し、演算処理部33bからの指示により、マージンをとって駆動部32aによりボンディングヘッド32をさらに下降する。この後、加熱を終了することで、バンプ11、21を硬化する。
以上の後には、先に述べた工程を繰り返し行うことにより、ウェハWの各半導体チップ10部分にそれぞれ半導体チップ20を実装していく。
以上のような構成の半導体製造装置30によれば、上述した駆動手順により、先に説明したボンディング工程中に、バンプ11とバンプ21の接触状態および接合状態を検査する半導体装置の製造方法を実施することが可能である。
なお、本実施形態では、ボンディング工程中に、半導体チップ20にかかる荷重Fをモニタリングすることで、バンプ11とバンプ21の接触状態および接合状態を検査する検査工程を行う例について説明したが、荷重Fのモニタリングとともに、半導体チップ10または半導体チップ20のプロービングを行い、抵抗値Rをモニタリングしてもよい。この場合には、半導体チップ10または半導体チップ20には抵抗値Rを測定する測定用の電極パッド(図示省略)が設けられることとする。
また、ここでの図示は省略するが、この場合に用いる半導体製造装置には、半導体チップ10または半導体チップ20の上記電極パッドに電気的に接触し、抵抗値を継続的に測定する測定用端子が設けられることとし、この測定用端子は、上述した制御部33の演算処理部33bに接続されることとする。
このような半導体装置の製造方法および半導体製造装置によれば、ボンディング工程において、半導体チップ20にかかる荷重と、半導体チップ20または半導体チップ10に電気的に接触することによる抵抗値Rとをモニタリングするため、バンプ11,21の接触状態および接合状態を荷重により検査するだけでなく、電気的に検査することが可能であるため、より確実に上記検査を行うことができる。
また、図6に図4(1)を用いて説明した半導体チップ20にかかる荷重Fの変化を示したグラフと同じ時間軸、すなわち、バンプ11,21(図3(1)参照)の接触が開始された時間を0時間とし、横軸に時間、縦軸に抵抗値Rの変化を示したグラフを示す。この場合には、バンプ11とバンプ21との接触開始時間である時間t0では、最大の抵抗値R0を示す。そして、荷重Fが接触荷重F1となる時間t1では、全てのバンプ11とバンプ21が接触するため、抵抗値RがR0からR1まで低下する。この後、この時間t1から加熱が開始されるため、バンプ11、21の溶融開始時間t2となるまで、抵抗値はR1からR2へと緩やかに低下する。そして、バンプ11、21が完全溶融する時間t3では、抵抗値RはR2からR3へと顕著に低下し、その後、マージンをとってギャップD(図4(2)参照)を狭くする時間t4ではギャップが小さくなることにより、抵抗値RがR3からR4へと僅かに低下する。
このような半導体装置の製造方法および半導体製造装置によれば、荷重Fとともに抵抗値Rをモニタリングすることで、より確実にバンプ11とバンプ21の接触状態および接合状態を確認することが可能となる。
(変形例1)
上述した実施形態では、予備試験において、図1を用いて説明したように、標準品となる半導体チップ10’のバンプ11’および半導体チップ20’のバンプ21’の高さの標準偏差を求め、統計学的に、全てのバンプが接触する場合の接触荷重F1を算出した例について説明したが、接触荷重F1を次のような方法により求めてもよい。
<予備試験>
まず、図7(1)に示すように、標準品となる半導体チップ10’は、複数のバンプ11’を備えており、例えば最大高さのバンプ11A’、中程度の高さのバンプ11B’、最小高さのバンプ11C’を備えていることとする。この半導体チップ10’を図示しないステージ上にバンプ11’が上面に配置されるように載置固定する。そして、各バンプ11A’,11B’,11C’の高さHA,HB,HCをそれぞれ測定する。
次に、図7(2)に示すように、図示しないボンディングヘッドに固定された加圧板41により、最小高さのバンプ11C’以外のバンプ11A’、11B’を、少なくともバンプ11C’の高さHCまでそれぞれ押圧する。この際、図7(3)に示すように、バンプ11A’、11B’の高さを横軸にとり、バンプ11A’、11B’を押圧したときの加圧板41(前記図7(2)参照)にかかる荷重の変位曲線を収集する。そして、バンプ11A’を高さHCまで押圧した場合の加圧板41にかかる荷重をFA、バンプ11B’を高さHCまで押圧した場合の加圧板41にかかる荷重をFBとすると、FA+FBが半導体チップ10の接触荷重F1’として算出される。
次に、標準品となる半導体チップ20’のバンプ21’についても、例えば最大高さのバンプ21A’、中程度の高さのバンプ21B’、最小高さのバンプ21C’を備えていることとして、上記と同様の操作を行い、半導体チップ20の接触荷重F1’’を算出する。そして、半導体チップ10’,20’をバンプ11’,21’を介してボンディングする場合に、最大高さのバンプ11A’,21A’同士から接触が開始され、最小高さバンプ11C’,21C’同士が最後に接触する仮定とした場合の接触荷重F1は、F1’+F1’’として算出される。これにより、実際のボンディング工程で、半導体チップ10と半導体チップ20とをボンディングする際には、最大高さのバンプ11,21同士以外が最初に接触したとしても、上記接触荷重F1まで押圧することで、全てのバンプ11とバンプ21とが接触すると考えられる。
本発明の半導体装置の製造方法に係る実施形態を説明するための製造工程図(その1)である。 本発明の半導体装置の製造方法に係る実施形態を説明するためのフローチャートである。 本発明の半導体装置の製造方法に係る実施形態を説明するための製造工程図(その2)である。 本発明の半導体装置の製造方法に係る実施形態を説明するための荷重の変化を示すグラフ(1)と、ギャップの変化を示すグラフ(2)と、処理雰囲気内の温度変化を示すグラフ(3)である。 本発明の半導体製造装置を示す構成図である。 本発明の半導体装置の製造方法に係る実施形態を説明するための抵抗値の変化を示すグラフである。 本発明の半導体装置の製造方法にかかる変形例を説明するための構成図(1),(2)と、バンプの高さによる荷重変位曲線を示すグラフ(3)である。 従来の半導体装置の製造方法を説明するためのフローチャートである。
符号の説明
10,20…半導体チップ、11,21…バンプ、31…ボンディングステージ、32…ボンディングヘッド、33…制御部、34…検査部、F1…接触荷重

Claims (11)

  1. 複数の電極部が設けられた第1の基板と第2の基板とを、少なくとも一方の基板の電極部に設けられたバンプを介して積層状態に実装する半導体装置の製造方法であって、
    前記電極部側を対向させて前記第1の基板と前記第2の基板とを離間した状態で対向配置した後、前記第1の基板に向けて前記第2の基板を押圧することで、対向する前記バンプ同士または前記バンプと前記電極部とを接触させる第1工程と、
    前記バンプ同士または前記バンプと前記電極部とを接合する第2工程とを有し、
    全ての工程について前記第1の基板または前記第2の基板に係る荷重をモニタリングすることで、前記バンプ同士または前記バンプと前記電極部との接触状態および接合状態を検査する
    ことを特徴とする半導体装置の製造方法。
  2. 請求項1記載の半導体装置の製造方法において、
    前記第1工程の前に、前記バンプ同士または前記バンプと前記電極部の全てが接触する場合の接触荷重を算出し、
    前記第1工程では、前記接触荷重となるまで、前記第1の基板に向けて前記第2の基板を押圧することで、前記バンプ同士または前記バンプと前記電極部とを接触させる
    ことを特徴とする半導体装置の製造方法。
  3. 請求項2記載の半導体装置の製造方法において、
    前記第1工程において、所定時間内に前記接触荷重に達しない場合には、前記バンプ同士または前記バンプと前記電極部との接触状態が不良と判定する
    ことを特徴とする半導体装置の製造方法。
  4. 請求項1記載の半導体装置の製造方法において、
    前記第2工程では、加熱することで前記バンプを溶融し、前記バンプ同士または前記バンプと前記電極部とを接合する
    ことを特徴とする半導体装置の製造方法。
  5. 請求項4記載の半導体装置の製造方法において、
    前記第3工程では、前記荷重が0になることで前記バンプが溶融していることを検知し、前記荷重が0に達しないときは、前記バンプ同士または前記バンプと前記電極部の接合状態が不良と判定する
    ことを特徴とする半導体装置の製造方法。
  6. 請求項4記載の半導体装置の製造方法において、
    前記第1工程の前に、前記バンプ同士または前記バンプと前記電極部の全てが接触する場合の接触荷重を算出し、
    前記第1工程では、前記接触荷重となるまで、前記第1の基板に向けて前記第2の基板を押圧し、前記バンプ同士または前記バンプと前記電極部とを接触させるとともに、
    前記第2工程では、前記接触荷重に達した後、加熱を開始する
    ことを特徴とする半導体装置の製造方法。
  7. 請求項1記載の半導体装置の製造方法において、
    前記第1の基板または前記第2の基板には測定用の電極パッドが設けられており、
    全ての工程について前記電極パッドにプロービングを行い、抵抗値をモニタリングする
    ことを特徴とする半導体装置の製造方法。
  8. 請求項1記載の半導体装置の製造方法において、
    前記第1の基板および前記第2の基板が半導体チップである
    ことを特徴とする半導体装置の製造方法。
  9. 複数の電極部が設けられた第1の基板と第2の基板とを、少なくとも一方の電極部に設けられたバンプを介して積層状態に実装する半導体製造装置であって、
    前記第1の基板を載置固定するためのボンディングステージと、
    前記第2の基板を保持した状態で当該第2の基板の表面を前記ボンディングステージのステージ面に対して押圧自在なボンディングヘッドと、
    前記ボンディングヘッドに保持された状態の前記第2の基板にかかる荷重を検出し、当該荷重に基づき、前記ボンディングヘッドの押圧状態を制御する制御部と、
    前記制御部からの情報により、前記バンプ同士または前記バンプと前記電極部との接触状態および接合状態の良否を判定する検査部とを備えた
    ことを特徴とする半導体製造装置。
  10. 請求項9記載の半導体製造装置において、
    前記ボンディングステージおよび前記ボンディングヘッドには、加熱機構が設けられており、
    前記制御部は、検出された荷重に基づき、前記ボンディングヘッドの押圧状態を制御するとともに、前記ボンディングヘッドと前記ボンディングステージの温度を制御する
    ことを特徴とする半導体製造装置。
  11. 請求項9記載の半導体製造装置において
    前記ボンディングステージに保持された状態の前記第1の基板または前記ボンディングヘッドに保持された状態の前記第2の基板に対して、電気的に接触し、抵抗値を測定する測定用端子を備えた
    ことを特徴とする半導体製造装置。
JP2004234060A 2004-08-11 2004-08-11 半導体装置の製造方法および半導体製造装置 Pending JP2006054275A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004234060A JP2006054275A (ja) 2004-08-11 2004-08-11 半導体装置の製造方法および半導体製造装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004234060A JP2006054275A (ja) 2004-08-11 2004-08-11 半導体装置の製造方法および半導体製造装置

Publications (1)

Publication Number Publication Date
JP2006054275A true JP2006054275A (ja) 2006-02-23

Family

ID=36031562

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004234060A Pending JP2006054275A (ja) 2004-08-11 2004-08-11 半導体装置の製造方法および半導体製造装置

Country Status (1)

Country Link
JP (1) JP2006054275A (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008117856A (ja) * 2006-11-01 2008-05-22 Shibaura Mechatronics Corp 電子部品圧着装置および電子部品圧着方法
JP2008135544A (ja) * 2006-11-28 2008-06-12 Nippon Avionics Co Ltd 金属表面の接合性・接続性評価方法および評価装置
JP2009124047A (ja) * 2007-11-16 2009-06-04 Renesas Technology Corp 半導体装置の製造装置および半導体装置の製造方法
JP2011066231A (ja) * 2009-09-17 2011-03-31 Sharp Corp 太陽電池モジュールおよび太陽電池モジュールの製造方法
JP2011165862A (ja) * 2010-02-09 2011-08-25 Sony Corp 半導体装置、チップ・オン・チップの実装構造、半導体装置の製造方法及びチップ・オン・チップの実装構造の形成方法
JP2012064711A (ja) * 2010-09-15 2012-03-29 Fujitsu Ltd 電子部品の実装装置及び実装方法
JP2012169495A (ja) * 2011-02-15 2012-09-06 Toray Eng Co Ltd 実装方法および実装装置
KR20190054039A (ko) * 2011-06-09 2019-05-21 소니 주식회사 반도체 장치 및 반도체 장치의 제조 방법
JP2020013866A (ja) * 2018-07-18 2020-01-23 三菱電機株式会社 電力用半導体装置の製造方法
JP2022177189A (ja) * 2017-09-19 2022-11-30 グーグル エルエルシー 正確なチップ間分離のためのストッパとしてのピラー

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008117856A (ja) * 2006-11-01 2008-05-22 Shibaura Mechatronics Corp 電子部品圧着装置および電子部品圧着方法
JP2008135544A (ja) * 2006-11-28 2008-06-12 Nippon Avionics Co Ltd 金属表面の接合性・接続性評価方法および評価装置
JP2009124047A (ja) * 2007-11-16 2009-06-04 Renesas Technology Corp 半導体装置の製造装置および半導体装置の製造方法
JP2011066231A (ja) * 2009-09-17 2011-03-31 Sharp Corp 太陽電池モジュールおよび太陽電池モジュールの製造方法
JP2011165862A (ja) * 2010-02-09 2011-08-25 Sony Corp 半導体装置、チップ・オン・チップの実装構造、半導体装置の製造方法及びチップ・オン・チップの実装構造の形成方法
JP2012064711A (ja) * 2010-09-15 2012-03-29 Fujitsu Ltd 電子部品の実装装置及び実装方法
JP2012169495A (ja) * 2011-02-15 2012-09-06 Toray Eng Co Ltd 実装方法および実装装置
KR20190054039A (ko) * 2011-06-09 2019-05-21 소니 주식회사 반도체 장치 및 반도체 장치의 제조 방법
KR102071823B1 (ko) * 2011-06-09 2020-01-30 소니 주식회사 반도체 장치 및 반도체 장치의 제조 방법
JP2022177189A (ja) * 2017-09-19 2022-11-30 グーグル エルエルシー 正確なチップ間分離のためのストッパとしてのピラー
US11842973B2 (en) 2017-09-19 2023-12-12 Google Llc Pillars as stops for precise chip-to-chip separation
JP7457078B2 (ja) 2017-09-19 2024-03-27 グーグル エルエルシー 正確なチップ間分離のためのストッパとしてのピラー
JP2020013866A (ja) * 2018-07-18 2020-01-23 三菱電機株式会社 電力用半導体装置の製造方法

Similar Documents

Publication Publication Date Title
JP4547330B2 (ja) ワイヤボンディング装置、ボンディング制御プログラム及びボンディング方法
TWI619184B (zh) 確定和調整半導體元件接合相關平行度級別的系統和方法
JPH0582599A (ja) ボンデイング装置およびボンデイング部検査装置
JP2006054275A (ja) 半導体装置の製造方法および半導体製造装置
JP2008098384A (ja) 半導体パッケージの製造装置及び半導体パッケージの製造方法
KR19980080731A (ko) 반도체 칩상의 본딩패드에 대한 테스트방법
JP2007157970A (ja) ボンディング方法及びボンディング装置
JP2010153672A (ja) 半導体装置の製造装置およびその製造方法
EP0942466A1 (en) Process for manufacturing semiconductor device and semiconductor component
JPH06163634A (ja) フリップチップ型半導体装置の実装方法
JPH08148533A (ja) 半導体ウェハの試験装置及び試験方法
US11543362B2 (en) Method for measuring the heights of wire interconnections
Asgari Semiconductor backend flip chip processing, inspection requirements and challenges
JP4471746B2 (ja) 半導体実装方法
Jemaa et al. Integrated RTD sensors for maintaining thermal uniformity during TCB process
JP4924480B2 (ja) 半導体装置の製造方法および装置
TWI738193B (zh) 晶片封裝的製程內測試方法及裝置
JP2003023039A (ja) ボンディングダメージの計測方法
KR102647323B1 (ko) 본딩 장치 및 그 제어 방법
JP3437467B2 (ja) 半導体装置の検査方法
JP3573113B2 (ja) ボンディングダメージの計測装置および計測方法
WO2022176341A1 (ja) デバイス、デバイス製造装置、及びデバイス製造方法
KR20090100125A (ko) 와이어 본딩 모니터링 장치, 와이어 본딩 장비 및 와이어볼의 본딩 높이 값 모니터링 방법
JPH06252212A (ja) ボンディング装置
JP3632534B2 (ja) チップの接合方法