JP4471746B2 - 半導体実装方法 - Google Patents
半導体実装方法 Download PDFInfo
- Publication number
- JP4471746B2 JP4471746B2 JP2004186901A JP2004186901A JP4471746B2 JP 4471746 B2 JP4471746 B2 JP 4471746B2 JP 2004186901 A JP2004186901 A JP 2004186901A JP 2004186901 A JP2004186901 A JP 2004186901A JP 4471746 B2 JP4471746 B2 JP 4471746B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- metal ball
- resistance value
- semiconductor
- pressing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
- H01L2224/757—Means for aligning
- H01L2224/75702—Means for aligning in the upper part of the bonding apparatus, e.g. in the bonding head
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
- H01L2224/758—Means for moving parts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
- H01L2224/759—Means for monitoring the connection process
Landscapes
- Wire Bonding (AREA)
Description
11 ヘッド部
111 実装ツール
112 加圧機構
113 移動機構
114 超音波振動発生器
12 ステージ部
121 ステージ
122 移動機構
13 電気特性測定部
131 測定器
131a 電圧計
131b 直流電源
132 プローブ
14 制御部
141 処理部
142 加圧制御部
143 メモリ
144 超音波制御部
2 半導体チップ
21、21a、21b、21c、21d 抵抗値測定用微小回路
31 実装基板
32 電極パッド
4、4a、4b、4c 金属ボールバンプ
Claims (4)
- 半導体チップ本来の機能を達成するための回路とは別個に、半導体チップを実装基板に実装する際の金属ボールバンプの電気抵抗値を測定するための抵抗値測定用微小回路を備えた半導体チップを利用した半導体実装方法であって、
前記半導体チップに設けられた抵抗値測定用微小回路に少なくとも3つの金属ボールバンプを形成する形成工程と、
前記抵抗値測定用微小回路により前記金属ボールバンプの電気抵抗値を測定しながら前記半導体チップを実装基板に押圧する押圧工程と、
測定された前記金属ボールバンプの電気抵抗値が、正常な接合時に所定の閾値以下であることが予め確認されているときの当該閾値を、一定時間が経過したにもかかわらず下回らない場合に、電極パッドの剥離、または半導体チップのクラックを含む電極パッド近傍の欠陥の検出が行なわれる検出工程と、
測定された前記金属ボールバンプの電気抵抗値に応じて前記押圧工程に係るパラメータをリアルタイムで制御しながら、前記電極パッド近傍の欠陥が検出された場合に、前記押圧工程における押圧を停止させる制御工程とを含む、半導体実装方法。 - 前記押圧工程に係るパラメータは、前記押圧工程の終了タイミングを含み、
前記押圧工程は、さらに、
前記半導体チップの押し込み量を測定し、
前記検出工程は、さらに、
測定された前記金属ボールバンプの電気抵抗値が前記閾値より小さく、かつ測定された前記半導体チップの押し込み量が所定値を超えた場合に、前記終了タイミングであるとする検出を行い、
前記制御工程は、
前記終了タイミングが検出された場合に、前記押圧工程における押圧による前記半導体チップと前記実装基板との接合を完了させることを特徴とする、請求項1に記載の半導体実装方法。 - 少なくとも、前記半導体チップの4隅に、前記抵抗値測定用微小回路がそれぞれ1つづつ設けられており、
前記形成工程は、
前記半導体チップの4隅に設けられた抵抗値測定用微小回路毎に、少なくとも3つの金属ボールバンプを形成し、
前記押圧工程に係るパラメータは、前記押圧工程の終了タイミングを含み、
前記押圧工程は、
少なくとも4隅に設けられた全ての抵抗値測定用微小回路の前記金属ボールバンプの電気抵抗値を測定しながら、前記半導体チップを実装基板に押圧し、
前記検出工程は、
4隅に設けられた全ての抵抗値測定用微小回路により測定された前記金属ボールバンプの電気抵抗値が前記閾値より小さい場合に、前記終了タイミングであるとする検出を行い、
前記制御工程は、
前記終了タイミングが検出された場合に、前記押圧工程における押圧による前記半導体チップと前記実装基板との接合を完了させることを特徴とする、請求項1に記載の半導体実装方法。 - 前記半導体実装方法は、前記押圧工程と並行して前記金属ボールバンプに超音波振動を与える超音波工程をさらに含み、
前記押圧工程に係るパラメータが、前記超音波工程における超音波パワーを含むことを特徴とする、請求項1から3のいずれか1項に記載の半導体実装方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004186901A JP4471746B2 (ja) | 2004-06-24 | 2004-06-24 | 半導体実装方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004186901A JP4471746B2 (ja) | 2004-06-24 | 2004-06-24 | 半導体実装方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006013074A JP2006013074A (ja) | 2006-01-12 |
JP4471746B2 true JP4471746B2 (ja) | 2010-06-02 |
Family
ID=35779952
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004186901A Active JP4471746B2 (ja) | 2004-06-24 | 2004-06-24 | 半導体実装方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4471746B2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4787603B2 (ja) * | 2004-12-02 | 2011-10-05 | セイコーインスツル株式会社 | 超音波振動接合装置及び超音波振動接合方法 |
JP2008101980A (ja) | 2006-10-18 | 2008-05-01 | Denso Corp | 容量式半導体センサ装置 |
JP4986026B2 (ja) * | 2006-11-28 | 2012-07-25 | 日本アビオニクス株式会社 | 金属表面の接合性・接続性評価方法および評価装置 |
JP4974154B2 (ja) * | 2007-03-30 | 2012-07-11 | 京セラディスプレイ株式会社 | 基板への集積回路の接続方法 |
CN116802779A (zh) * | 2021-02-17 | 2023-09-22 | 松下知识产权经营株式会社 | 设备、设备制造装置以及设备制造方法 |
-
2004
- 2004-06-24 JP JP2004186901A patent/JP4471746B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2006013074A (ja) | 2006-01-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9457421B2 (en) | Wire-bonding apparatus and method of wire bonding | |
JP5310841B2 (ja) | 接合品質検査装置及び接合品質検査方法 | |
KR20170066756A (ko) | 소켓 핀 및 반도체 패키지 테스트 시스템 | |
US20020061668A1 (en) | Probe card and method of fabricating same | |
JPH06331678A (ja) | 電子部品のリード接続を検査する方法および装置 | |
JP2005257568A (ja) | 電子部品実装用プリント配線板の電気検査方法および電気検査装置ならびにコンピュータ読み取り可能な記録媒体 | |
JP4471746B2 (ja) | 半導体実装方法 | |
US20140103096A1 (en) | Wire bonding machine and method for testing wire bond connections | |
JP3962628B2 (ja) | プローブカード、半導体試験システム及びプローブの接触方法 | |
TWI416112B (zh) | Substrate inspection method and substrate inspection device | |
JP4382718B2 (ja) | 半田ボールを有するパッケージの検査方法、検査システム、および制御装置 | |
JP6403395B2 (ja) | 半導体チップの測定方法および半導体チップ | |
JP3599003B2 (ja) | ボンディングダメージの計測方法 | |
JP3573113B2 (ja) | ボンディングダメージの計測装置および計測方法 | |
JP2006165325A (ja) | Icパッケージを実装した基板の配線構造、及び電気接続不良検査方法 | |
JP2003066097A (ja) | 半導体装置の試験装置 | |
JP3898074B2 (ja) | プロービング装置並びに半導体装置の検査装置及び検査方法 | |
JP4924480B2 (ja) | 半導体装置の製造方法および装置 | |
JP3573112B2 (ja) | ボンディングダメージの計測用基板 | |
WO2022249262A1 (ja) | ワイヤボンディングシステム、検査装置、ワイヤボンディング方法、および、プログラム | |
JP3753023B2 (ja) | ボンディングダメージの計測用バンプ付きチップ | |
KR20090044485A (ko) | 플립 칩 본더 장치 및 이를 이용한 플립 칩 본딩 오류 검출방법 | |
JP2901651B2 (ja) | 検査方法および装置 | |
JP2005241426A (ja) | 電子部品検査装置 | |
JPH05206233A (ja) | 半導体のエージング装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070308 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080922 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090203 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090303 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100208 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100302 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130312 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |