JP4471746B2 - 半導体実装方法 - Google Patents

半導体実装方法 Download PDF

Info

Publication number
JP4471746B2
JP4471746B2 JP2004186901A JP2004186901A JP4471746B2 JP 4471746 B2 JP4471746 B2 JP 4471746B2 JP 2004186901 A JP2004186901 A JP 2004186901A JP 2004186901 A JP2004186901 A JP 2004186901A JP 4471746 B2 JP4471746 B2 JP 4471746B2
Authority
JP
Japan
Prior art keywords
semiconductor chip
metal ball
resistance value
semiconductor
pressing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2004186901A
Other languages
English (en)
Other versions
JP2006013074A (ja
Inventor
知規 伊藤
和也 後川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2004186901A priority Critical patent/JP4471746B2/ja
Publication of JP2006013074A publication Critical patent/JP2006013074A/ja
Application granted granted Critical
Publication of JP4471746B2 publication Critical patent/JP4471746B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75Apparatus for connecting with bump connectors or layer connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757Means for aligning
    • H01L2224/75702Means for aligning in the upper part of the bonding apparatus, e.g. in the bonding head
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/758Means for moving parts
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/759Means for monitoring the connection process

Landscapes

  • Wire Bonding (AREA)

Description

本発明は、金属ボールバンプを介して半導体チップを基板電極に実装する技術に関連するものである。
近年、各種電子機器の小型化に伴い、半導体のベアチップを実装基板上に実装する技術として、半導体チップの電極パッド上に微小な金属ボールバンプを形成し、金属ボールバンプを介して半導体チップと基板電極とを電気的に接合する技術(いわゆる、フリップチップ実装)が利用されている。
フリップチップ実装は、プロセスが複雑であることや、接合面の直接観察が不可能であることのため、特許文献1に示されるように、フリップチップ実装前の半導体チップに対し、試験用基板とプローブにより、半導体チップの電気特性評価を行う技術が提案されていた。
また、特許文献2に示されるように、フリップチップ実装後の半導体チップと実装基板に対し、電気特性評価を行う技術が提案されている。
特開平5−21544号公報 特開平6−244241号公報
しかしながら、上記特許文献1の技術では、実装前の半導体チップの電気特性を保証することしかできない。また上記特許文献2の技術では、実装後の半導体チップの最終的な電気特性を保証するのみであり、電気特性が不良であった場合には半導体チップを交換する必要があるため、多額のロスが発生することとなる。
また、これらの実装技術はオープンループ制御であるために、半導体実装環境や電極パッドの表面状態の影響により、接合が完了しているにも関わらず半導体チップに接合エネルギーを加えてしまったり、接合が不十分な状態で半導体実装工程が終了してしまったりすることがある。その結果、電極パッドの剥離や接合不良が発生してしまう。
それゆえに本発明は、上記問題を解決し、より高い信頼性で半導体チップを実装基板に実装する技術を提供することを目的としている。
上記目的を達成するために、本発明は以下の構成を採用した。なお、括弧内の参照符号は、本発明の理解を助けるために図面との対応関係を示したものであって、本発明の範囲を何ら限定するものではない。
本発明の半導体実装装置は、半導体チップ(2)を保持する半導体チップ保持部(111)と、実装基板(31)を保持する実装基板保持部(121)と、半導体チップに形成された金属ボールバンプ(4)が実装基板の電極パッド(32)に当接した状態で半導体チップを実装基板に押圧して接合処理を行う加圧機構(112)と、接合処理中に前記金属ボールバンプの電気特性値を測定可能な測定部(13)とにより、半導体チップの実装を行うものである。
また、本発明の半導体チップは、半導体チップ本来の機能を達成するための回路とは別個に、半導体チップを実装基板に実装する際の金属ボールバンプの電気抵抗値を測定するための抵抗値測定用微小回路(21)を備えたものである。
また、本発明の半導体実装方法は、上記半導体チップに設けられた抵抗値測定用微小回路に少なくとも3つの金属ボールバンプ(4a、4b、4c)を形成する工程と、少なくとも1つの前記金属ボールバンプの電気抵抗値を測定しながら前記半導体チップを実装基板に押圧する工程(S15、S16)と、測定された前記金属ボールバンプの電気抵抗値に応じて前記押圧工程に係るパラメータをリアルタイムで制御する工程(S17)とにより、半導体チップの実装を行うものである。
以上のように、本発明によれば、実装中の接合部の電気特性(金属ボールバンプと実装基板の電極パッドとの接合状態に関連した電気特性であって、例えば金属ボールバンプの電気抵抗値)をリアルタイムで測定することが可能となる。また、取得された電気特性値に基づいて接合状態を制御することにより、金属ボールバンプと実装基板の電極パッドとの安定した接合を得ることができる。
以下、本発明の実施の形態について、図面を参照しながら説明する。
図1は本発明の実施の形態1に係る半導体実装装置1の構成を示す図である。半導体実装装置1は、半導体チップ2を保持・実装するヘッド部11と、半導体チップ2を実装する実装基板31が載置されるステージ部12と、実装時の半導体チップ2と実装基板31間の接合部の電気特性を測定する電気特性測定部13と、半導体実装装置1の動作を司る制御部14とを備える。
ヘッド部11は、半導体チップ2を保持する実装ツール111と、半導体チップ2を加圧する加圧機構112と、半導体チップ2を所定の実装位置に移動する移動機構113とで構成される。
ステージ部12は、半導体チップ2が載置されこの半導体チップ2を吸引吸着するステージ121と、ステージ121を水平面内で移動する移動機構122とで構成される。
電気特性測定部13は、電気特性を測定するための測定器131と、実装基板31の電極パッド32に直接接触させるためのプローブ132とで構成される。
制御部14は、演算処理を行う回路および各種駆動回路を有し、ヘッド部11、ステージ部12、および電気特性測定部13を制御する。図1では、制御部14の構成要素として、電気特性測定部13からの測定値を処理する処理部141、加圧機構112の力制御を行う加圧制御部142、および後述する閾値Rth等の判定用データを保持するメモリ143のみを図示している。
半導体チップ2上には金属ボールバンプ4が形成され、この金属ボールバンプ4と実装基板31の電極パッド32とを接合することによって、半導体チップ2が実装基板31に実装される。
図2、図3に半導体チップ2の一部および実装基板31の一部を利用した測定回路の一例とその等価回路を示す。半導体チップ2には、半導体チップ2本来の機能を達成するための回路とは別個に、半導体チップ2を実装基板31に実装する際の金属ボールバンプ4の電気抵抗値を測定するための抵抗値測定用微小回路21が特別に設けられている。従来、評価用の半導体チップにはこのような抵抗値測定用微小回路21が設けられる例はあったが、本発明は、抵抗値測定用微小回路21を評価用ではなく生産用の半導体チップ2に設けることを特徴としている。なお、抵抗値測定用微小回路21は半導体チップ2の本来の機能を達成するための回路とは別個に設けられる回路であるため、半導体チップ2の本来の機能を達成するという意味においては本来不要な回路である。しかしながら、本発明によれば後述のように半導体チップの実装処理の信頼性が増し、その結果として歩留まりが向上するため、抵抗値測定用微小回路21を生産用の半導体チップ2に組み込む意義がある。
本実施の形態では、抵抗値測定用微小回路21に少なくとも3個の金属ボールバンプ4a、4b、4cが形成され、これらの金属ボールバンプ4a、4b、4cを利用して、加圧工程中に4端子測定法により金属ボールバンプ4aの電気抵抗値の変化がモニタされる。4端子測定法によれば、金属ボールバンプ4aの電気抵抗値を数ミリΩオーダーで測定可能である。具体的には、直流電源131bによって金属ボールバンプ4aと金属ボールバンプ4b間に約1〜5[A]の直流電流を流し、その際に電圧計131aによって金属ボールバンプ4bと金属ボールバンプ4c間の電圧を測定することにより、金属ボールバンプ4bの電気抵抗値を測定することが可能である。
次に、図4のフローチャートを参照して半導体実装装置1の動作を説明する。
ステップS11において、半導体チップ2が実装ツール111に吸着保持され、実装基板31がステージ121上に載置され吸着保持される。ステップS12において、移動機構113、122によって半導体チップ2と実装基板31が実装所定位置に移動され、位置合わせが行われる。ステップS13において、プローブ132が実装基板31の電極パッド32に接触し、測定器131によって実装基板31の配線33の電気特性値を測定する。ここで電気特性値とは、インピーダンス値や静電容量等の物理量を表す。制御部14は、この測定結果に基づいて、基板電極ショート等の異常の有無を判定する。
ステップS13の測定の結果、異常が検出された場合には、後述のステップS20へ進む。
ステップS13の測定の結果、電極パッド32および配線33に異常が存在しないことが確認されると、ステップS14において、加圧制御部142は、加圧機構112を制御して半導体チップ2を実装基板31に向かって下降させて半導体チップ2上の金属ボールバンプ4を実装基板31に当接させ、さらに加圧機構112によって半導体チップ2が実装基板31に向けて押圧される。
半導体チップ2に対する押圧が継続的に行われている間(すなわち押圧工程の間)、ステップS16において、電気特性測定部13により半導体チップ2内の抵抗値測定用微小回路21を利用して金属ボールバンプ4aの電気抵抗値が測定される。この測定結果に基づいて、ステップS17において処理部141により接合完了かどうかの判断がなされる。具体的には、処理部141は、電気特性測定部13によって測定された電気抵抗値とメモリ143に記憶されている閾値Rthとを比較し、測定結果が閾値Rthを下回ったときに接合が完了したと判断する。この閾値Rthについて以下に説明する。
図5は、金属ボールバンプ4(ここではスタッドバンプ)を介して半導体チップ2を実装基板31に一定圧力で押圧し続けた場合の金属ボールバンプ4の電気抵抗値の遷移を示している。この図から、金属ボールバンプ4が電極パッド32に接触する時間T1以降しばらくの間は、金属ボールバンプ4の電気抵抗値は徐々に低下していき、その後ほぼ一定値となる。その後、余分なエネルギーにより金属ボールバンプ4の電気抵抗値は上昇し、場合によってはオープンとなる。なお、正常な接合時には金属ボールバンプ4の電気抵抗値が一定値(図5のRth)以下であることが確認されている。すなわち、金属ボールバンプ4の電気抵抗値を計測することにより、非破壊にて接合強度を判定することが可能である。
ところで、半導体チップと実装基板の接合強度は、一般に、治具を用いて半導体チップに接合面に平行な力を加えたことによって半導体チップが実装基板から外れる際の力の大きさ(いわゆるシェア強度)にて評価されるが、シェア強度がせん断力に対する強度であるのに対し、金属ボールバンプ4の電気抵抗値は縦歪み方向に対する強度を正確に反映していると考えられる。したがって金属ボールバンプ4の電気抵抗値はシェア強度よりも適切な接合強度の評価値として用いることができる。
なおステップS17において接合が未完了と判断された場合、ステップS20において処理部141は異常が有るかどうかを判断する。例えば押圧処理を開始してからある一定時間が経過したにも関わらず金属ボールバンプ4の電気抵抗値が閾値Rthを下回らない場合に、電極パッド32の剥離または半導体チップ2のクラック等の異常が有ると判断し、ステップS21へ進む。ステップS21において、処理部141は異常の発生をログに記録するなどの適宜の異常処理を行った後、異常通知信号を加圧制御部142に送信し、この信号を受けた加圧制御部142はステップS18において、加圧機構112による半導体チップ2の押圧を停止する。
ステップS20において異常無しと判断された場合は、押圧処理および電気抵抗値測定処理が続行される。
ステップS17において接合が完了したと判断すると、処理部141は接合完了通知信号を加圧制御部142に送信し、この信号を受けた加圧制御部142はステップS18において、加圧機構112による半導体チップ2の押圧を停止する。その後、ステップS19において、実装ツール111が上昇し、半導体チップ2付きの実装基板31がアンロードされ、半導体チップの実装処理が完了する。
以上に説明したように、本実施の形態の半導体実装装置1では、半導体チップ2を実装基板31に接合する押圧工程の最中に、半導体チップ2に設けられた抵抗値測定用微小回路21に接して形成された金属ボールバンプ4(特に金属ボールバンプ4a)の電気特性値を測定し、この測定結果に基づいて接合が完了したか否かが確認される。これにより、接合が不十分であるにも関わらず接合動作が終了してしまうことが防止され、安定した接合強度が得られる。また、接合が十分であるにも関わらず過剰に接合動作が行われることも防止されるため、電極パッドの損傷も抑制することができる。
なお、本実施の形態では、金属ボールバンプ4の電気特性値に応じて押圧工程の完了タイミングを制御するとしたが、本発明はこれに限らない。すなわち、押圧工程の完了タイミングのみならず、押圧工程に係る任意のパラメータを金属ボールバンプ4の電気抵抗値に応じてリアルタイムに制御することができる。制御対象パラメータの一例として、押圧工程における加圧力が挙げられる。金属ボールバンプ4の電気抵抗値に応じた加圧力の制御例を図6に示す。図6は、金属ボールバンプ4の電気抵抗値が大きい間は加圧力も大きくし、金属ボールバンプ4の電気抵抗値の低下に応じて加圧力を下げる例を示したものである。この場合、図6のような電気抵抗値と加圧力との関係を示すデータを判定用データとして予めメモリ143に記憶しておき、この判定用データに基づいて処理部141は加圧制御部142に加圧力に応じた制御信号を送信すればよい。もちろん、図6の制御例は単なる一例に過ぎず、実際の実装条件に応じた適切な制御を採用すべきである。
ところで近年では半導体チップを実装基板に実装する際の押圧工程において金属ボールバンプに超音波振動を与える例が増えている。この場合、上記制御対象パラメータの他の例として超音波パワーを金属ボールバンプの電気抵抗値に応じてリアルタイムに制御することも考えられる。この場合の半導体実装装置1の構成例を図7に示す。図7の構成が図1と異なる点は、半導体実装装置1が、超音波振動発生器114およびこの超音波振動発生器114を制御する超音波制御部144を備える点である。超音波振動発生器114によって金属ボールバンプ4に超音波振動が与えられるが、金属ボールバンプ4の接合状態は、超音波振動を与える時間や超音波パワーに依存する。図7の構成によれば、超音波振動を与える時間や超音波パワーを金属ボールバンプ4の電気抵抗値に応じてリアルタイムに制御することができる。金属ボールバンプ4の電気抵抗値に応じた超音波パワーの制御例を図8に示す。図8は、金属ボールバンプ4の電気抵抗値が大きい間は超音波パワーも大きくし、金属ボールバンプ4の電気抵抗値の低下に応じて超音波パワーを下げる例を示したものである。もちろん、図8の制御例は単なる一例に過ぎず、実際の実装条件に応じた適切な制御を採用すべきである。
なお、図7の半導体実装装置1に図1の加圧制御部142を加えることにより、加圧力および超音波パワーの双方を金属ボールバンプ4の電気抵抗値に応じて同時かつ個別に制御することも可能である。
また、本実施の形態では、押圧工程の終了タイミング、加圧力および超音波パワーの少なくともいずれか一つを金属ボールバンプ4の電気抵抗値のみに応じて制御する例を説明したが、金属ボールバンプ4の電気抵抗値だけでなく他の条件も考慮して押圧工程の終了タイミング等を制御するようにしてもよい。例えば、金属ボールバンプ4の電気抵抗値が閾値Rthより小さく、かつ加圧機構112による半導体チップ2の押し込み量(下降量)が所定値を超えた場合に接合を完了するように制御してもよい。
また、図2では半導体チップ2に抵抗値測定用微小回路21を一つだけ設けた例を示しているが、1つの半導体チップ2に複数の抵抗値測定用微小回路21を設けても構わない。特に、半導体チップ2が実装基板31に対して正確に平行に実装されない可能性がある場合には、半導体チップ2のある隅に形成された金属ボールバンプの接合状態が良好であっても別の隅に形成された金属ボールバンプの接合状態が良好であるとは限らない。そこで、例えば図9のように半導体チップ2の4隅に抵抗値測定用微小回路21a〜21dを設けておき、各抵抗値測定用微小回路に形成した金属ボールバンプの電気抵抗値を押圧工程においてモニタし、これらの全ての金属ボールバンプの電気抵抗値が閾値Rthを超えた時点で接合を完了するようにすれば、半導体チップ2に形成された全ての金属ボールバンプの接合状態が良好であることが保証されるので、好ましい。もちろん、1つの半導体チップ2に5つ以上の抵抗値測定用微小回路を設けてもよい。
本発明の半導体実装装置、及び半導体実装方法は、半導体チップと実装基板との接続状態を示す電気特性値を取得し、接合を制御することにより、半導体チップと実装基板との安定した接合を得ることが可能となり、半導体チップを金属ボールバンプを介して基板に実装する技術に適用できる。
半導体実装装置の構成を示す図 測定回路の一例を示す図 測定回路の等価回路を示す図 半導体実装装置の動作の流れを示すフローチャート 検出抵抗値と接合状態との関係を示す図 加圧力の制御例を示す図 半導体実装装置の他の構成を示す図 超音波パワーの制御例を示す図 半導体チップにおける抵抗値測定用微小回路の配置例を示す図
符号の説明
1 半導体実装装置
11 ヘッド部
111 実装ツール
112 加圧機構
113 移動機構
114 超音波振動発生器
12 ステージ部
121 ステージ
122 移動機構
13 電気特性測定部
131 測定器
131a 電圧計
131b 直流電源
132 プローブ
14 制御部
141 処理部
142 加圧制御部
143 メモリ
144 超音波制御部
2 半導体チップ
21、21a、21b、21c、21d 抵抗値測定用微小回路
31 実装基板
32 電極パッド
4、4a、4b、4c 金属ボールバンプ

Claims (4)

  1. 半導体チップ本来の機能を達成するための回路とは別個に、半導体チップを実装基板に実装する際の金属ボールバンプの電気抵抗値を測定するための抵抗値測定用微小回路を備えた半導体チップを利用した半導体実装方法であって、
    前記半導体チップに設けられた抵抗値測定用微小回路に少なくとも3つの金属ボールバンプを形成する形成工程と、
    前記抵抗値測定用微小回路により前記金属ボールバンプの電気抵抗値を測定しながら前記半導体チップを実装基板に押圧する押圧工程と、
    測定された前記金属ボールバンプの電気抵抗値が、正常な接合時に所定の閾値以下であることが予め確認されているときの当該閾値を、一定時間が経過したにもかかわらず下回らない場合に、電極パッドの剥離、または半導体チップのクラックを含む電極パッド近傍の欠陥の検出が行なわれる検出工程と、
    測定された前記金属ボールバンプの電気抵抗値に応じて前記押圧工程に係るパラメータをリアルタイムで制御しながら、前記電極パッド近傍の欠陥が検出された場合に、前記押圧工程における押圧を停止させる制御工程とを含む、半導体実装方法。
  2. 前記押圧工程に係るパラメータ、前記押圧工程の終了タイミングを含み、
    前記押圧工程は、さらに、
    前記半導体チップの押し込み量を測定し、
    前記検出工程は、さらに、
    測定された前記金属ボールバンプの電気抵抗値が前記閾値より小さく、かつ測定された前記半導体チップの押し込み量が所定値を超えた場合に、前記終了タイミングであるとする検出を行い、
    前記制御工程は、
    前記終了タイミングが検出された場合に、前記押圧工程における押圧による前記半導体チップと前記実装基板との接合を完了させることを特徴とする、請求項に記載の半導体実装方法。
  3. 少なくとも、前記半導体チップの4隅に、前記抵抗値測定用微小回路がそれぞれ1つづつ設けられており、
    前記形成工程は、
    前記半導体チップの4隅に設けられた抵抗値測定用微小回路毎に、少なくとも3つの金属ボールバンプを形成し、
    前記押圧工程に係るパラメータは、前記押圧工程の終了タイミングを含み、
    前記押圧工程は、
    少なくとも4隅に設けられた全ての抵抗値測定用微小回路の前記金属ボールバンプの電気抵抗値を測定しながら、前記半導体チップを実装基板に押圧し、
    前記検出工程は、
    4隅に設けられた全ての抵抗値測定用微小回路により測定された前記金属ボールバンプの電気抵抗値が前記閾値より小さい場合に、前記終了タイミングであるとする検出を行い、
    前記制御工程は、
    前記終了タイミングが検出された場合に、前記押圧工程における押圧による前記半導体チップと前記実装基板との接合を完了させることを特徴とする、請求項1に記載の半導体実装方法。
  4. 前記半導体実装方法は、前記押圧工程と並行して前記金属ボールバンプに超音波振動を与える超音波工程をさらに含み、
    前記押圧工程に係るパラメータが、前記超音波工程における超音波パワーを含むことを特徴とする、請求項1から3のいずれか1項に記載の半導体実装方法。
JP2004186901A 2004-06-24 2004-06-24 半導体実装方法 Active JP4471746B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004186901A JP4471746B2 (ja) 2004-06-24 2004-06-24 半導体実装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004186901A JP4471746B2 (ja) 2004-06-24 2004-06-24 半導体実装方法

Publications (2)

Publication Number Publication Date
JP2006013074A JP2006013074A (ja) 2006-01-12
JP4471746B2 true JP4471746B2 (ja) 2010-06-02

Family

ID=35779952

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004186901A Active JP4471746B2 (ja) 2004-06-24 2004-06-24 半導体実装方法

Country Status (1)

Country Link
JP (1) JP4471746B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4787603B2 (ja) * 2004-12-02 2011-10-05 セイコーインスツル株式会社 超音波振動接合装置及び超音波振動接合方法
JP2008101980A (ja) 2006-10-18 2008-05-01 Denso Corp 容量式半導体センサ装置
JP4986026B2 (ja) * 2006-11-28 2012-07-25 日本アビオニクス株式会社 金属表面の接合性・接続性評価方法および評価装置
JP4974154B2 (ja) * 2007-03-30 2012-07-11 京セラディスプレイ株式会社 基板への集積回路の接続方法
CN116802779A (zh) * 2021-02-17 2023-09-22 松下知识产权经营株式会社 设备、设备制造装置以及设备制造方法

Also Published As

Publication number Publication date
JP2006013074A (ja) 2006-01-12

Similar Documents

Publication Publication Date Title
US9457421B2 (en) Wire-bonding apparatus and method of wire bonding
JP5310841B2 (ja) 接合品質検査装置及び接合品質検査方法
KR20170066756A (ko) 소켓 핀 및 반도체 패키지 테스트 시스템
US20020061668A1 (en) Probe card and method of fabricating same
JPH06331678A (ja) 電子部品のリード接続を検査する方法および装置
JP2005257568A (ja) 電子部品実装用プリント配線板の電気検査方法および電気検査装置ならびにコンピュータ読み取り可能な記録媒体
JP4471746B2 (ja) 半導体実装方法
US20140103096A1 (en) Wire bonding machine and method for testing wire bond connections
JP3962628B2 (ja) プローブカード、半導体試験システム及びプローブの接触方法
TWI416112B (zh) Substrate inspection method and substrate inspection device
JP4382718B2 (ja) 半田ボールを有するパッケージの検査方法、検査システム、および制御装置
JP6403395B2 (ja) 半導体チップの測定方法および半導体チップ
JP3599003B2 (ja) ボンディングダメージの計測方法
JP3573113B2 (ja) ボンディングダメージの計測装置および計測方法
JP2006165325A (ja) Icパッケージを実装した基板の配線構造、及び電気接続不良検査方法
JP2003066097A (ja) 半導体装置の試験装置
JP3898074B2 (ja) プロービング装置並びに半導体装置の検査装置及び検査方法
JP4924480B2 (ja) 半導体装置の製造方法および装置
JP3573112B2 (ja) ボンディングダメージの計測用基板
WO2022249262A1 (ja) ワイヤボンディングシステム、検査装置、ワイヤボンディング方法、および、プログラム
JP3753023B2 (ja) ボンディングダメージの計測用バンプ付きチップ
KR20090044485A (ko) 플립 칩 본더 장치 및 이를 이용한 플립 칩 본딩 오류 검출방법
JP2901651B2 (ja) 検査方法および装置
JP2005241426A (ja) 電子部品検査装置
JPH05206233A (ja) 半導体のエージング装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070308

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080922

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090203

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090303

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100208

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100302

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130312

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150