JP4382718B2 - 半田ボールを有するパッケージの検査方法、検査システム、および制御装置 - Google Patents

半田ボールを有するパッケージの検査方法、検査システム、および制御装置 Download PDF

Info

Publication number
JP4382718B2
JP4382718B2 JP2005216511A JP2005216511A JP4382718B2 JP 4382718 B2 JP4382718 B2 JP 4382718B2 JP 2005216511 A JP2005216511 A JP 2005216511A JP 2005216511 A JP2005216511 A JP 2005216511A JP 4382718 B2 JP4382718 B2 JP 4382718B2
Authority
JP
Japan
Prior art keywords
current
voltage
wiring board
printed wiring
stress
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2005216511A
Other languages
English (en)
Other versions
JP2007035891A (ja
Inventor
茂 湯沢
昇 児玉
正 小菅
靖 吉川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lenovo Singapore Pte Ltd
Original Assignee
Lenovo Singapore Pte Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lenovo Singapore Pte Ltd filed Critical Lenovo Singapore Pte Ltd
Priority to JP2005216511A priority Critical patent/JP4382718B2/ja
Publication of JP2007035891A publication Critical patent/JP2007035891A/ja
Application granted granted Critical
Publication of JP4382718B2 publication Critical patent/JP4382718B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Description

本発明は、半田ボールが配置されるパッケージの検査方法等に係り、より詳しくは、実基板に実装された状態にて検査を可能とする検査方法等に関する。
ノートブック型PCやデスクトップ型PCなどの電子機器では、近年、その主要コンポーネントとして、高機能ICパッケージが広く用いられている。この高機能ICパッケージは、例えばBGA(Ball Grid Array:ボール・グリッド・アレイ)パッケージやCSP(Chip Size Package:チップ サイズ パッケージ)など、高密度多層配線基板を用いたパッケージである。そしてこれらには、LSI(大規模集積回路)が内蔵されて、シリコンチップとLSIの外部とを電気的に接続する機能を備えている。このBGAパッケージは、集積回路(IC)パッケージのひとつであり、パッケージの裏面に入出力用のパッドが並べられ、多ピンのICを表面実装するために広く用いられている。BGAパッケージにおけるICチップとの接続はワイヤーボンディングやフリップチップが採用されている。そして、プリント配線板との接続は、二次元格子状に配置された半田ボールの電極にて行なわれている。一方、CSPは、BGAパッケージと同じ基本構造にて、ICチップとほぼ同じ大きさを実現する超小型パッケージである。そして、これが二次元格子状に配置され、プリント配線板との接続がなされる。
公報記載の従来技術として、例えば、BGAパッケージを搭載したBGA基板において、温度ストレスに弱いBGA基板の内周部を連結し、定電流回路および電圧監視回路に接続されるように構成したものが存在する。そして、BGA接合部の良否を、BGA基板、BGA、BGA受け基板を接続する配線とこの配線に一定の電流を供給する定電流回路と電圧監視回路とで判定することで、温度ストレスによるBGA基板の接合部の状態を常時監視している(例えば、特許文献1参照。)。また、矩形(方形状)パッケージであるBGA/CSP型の電子部品のコーナー部に配置された半田ボールと、プリント配線板の各コーナー部に設けられた半田接続パッドとの接続不良を検査する技術の開示もある(例えば、特許文献2参照。)。ここでは、基板(製品に使用されるプリント配線板)においてBGA/CSP型の電子部品に機械的ストレスが加わった場合に、BGA/CSP型の電子部品とプリント配線板との物理的な接続不良の有無を検出している。
特開2002−76187号公報(第3頁、図1) 特開2001−244359号公報(第6頁、図1)
このように、BGA/CSP型の電子部品である半田ボールを用いたパッケージ基板は、曲げ等のストレスに対して他のパッケージよりも強度的には弱い。そのために、基板に過度のストレスが加わると、半田ボールにクラックが生じ、導通不良となり、システムの動作異常を引き起こしてしまう。かかる半田ボールを用いたパッケージ基板の問題に対し、上記特許文献1および特許文献2に記載した技術を用いることで、BGA接合部の接続状態を把握することは可能である。
ここで、この特許文献1および特許文献2では、図11に示すように、半田ボールをチェーン状に連結して検査する方法が採用されている。この図11に示すシステム基板200では、BGAパッケージ201とBGA受け基板204とを備えている。BGAパッケージ201は、BGA基板202上に半田ボール203が配列され、BGA基板202が半田ボール203を介してBGA受け基板204と接続可能に構成されている。また、BGA受け基板204には連結パターン206が設けられ、BGA基板202にも連結パターン205が設けられている。これらの連結パターン205、206と、半田ボール203とによって、図11に示す例ではデイジーチェーンが形成されている。上記特許文献1および特許文献2では、このようなデイジーチェーンを用いて複数の半田ボール203のループを作り、その両端の導通を確認することで、これらの複数の半田ボール203におけるクラックの有無を判定している。
この特許文献1や特許文献2に記載されているデイジーチェーンを用いた判定方法は、理想的な状態での半田ボール強度を測定するためには有効である。しかしながら、実際の製品に使用されるプリント配線板に実装された状態でどの程度の耐久性があるのかは、対象部品の周りに実装されたパーツによって左右される。即ち、パーツが実装されると、このパーツによって基板の湾曲状態が変化するために、デイジーチェーンを用いた判定方法では製品形態での耐久性のレベルについて正しく判断することができない。このとき、実際の基板の動作テストを通して確認しようとすると、そのプログラムによる不具合検出の範囲にも依存してしまい、容易に測定することができない。また、その測定のためのプログラムの開発には膨大な時間と工数がかかってしまう。
本発明は、以上のような技術的課題を解決するためになされたものであって、その目的とするところは、BGAパッケージやCSPなどの半田ボールを用いたパッケージについて、実際のプリント配線板に実装された状態にて機械的強度を測定することにある。
また他の目的は、ストレス印加装置と専用のプローブによってストレスが掛かった状態を再現することにより、検出能力を向上させることにある。
かかる目的のもと、本発明は、半田ボールを有するパッケージ実装基板を検査する検査方法であって、パッケージが基板に実装された状態にて、パッケージの特定の半田ボールに接続される基板の端子にプローブを当接させ、基板にストレスが加えられていない第1の状態にてプローブを用いて端子に電流を流して第1の特性を測り、基板に所定のストレスが加えられた後の第2の状態にてプローブを用いて端子に電流を流して第2の特性を測り、第1の特性と第2の特性とを比較して特定の半田ボールの半田クラックの有無を検知することを特徴としている。
ここで、このプローブは、基板の変形に際しても端子との当接を維持するよう弾性を有することを特徴とすれば、基板に力が加わり基板が曲げられた状態でも接触を維持でき、断線検出を行うことが可能となる。そして、クラックの発生があった際に電気的な接触の維持によって、クラックのあることを発見できる点で好ましい。
また、このプローブは複数用意され、基板の複数の端子に個々のプローブの先端部を当接させることを特徴とすることができる。
更に、個々のプローブは、チャンネルの切り替えによって個々のプローブの何れかから当接する端子に電流を流し、切り替えられるチャンネル毎に第1の特性および第2の特性を測って半田ボールのクラックの有無を検知することを特徴とすることができる。
また、この第1の特性および第2の特性は、電流が端子に流された際に測定される電流・電圧特性であることを特徴とすることができる。
一方、本発明は、半田ボールを有するパッケージ実装基板を検査する検査システムであって、パッケージが基板に実装された状態にてパッケージの半田ボールに接続された基板の端子に当接され、この基板の変形に際しても端子との当接を維持するプローブと、このプローブに電流を流し、電圧を測定して、電流・電圧特性を示すデータを出力する測定装置と、基板にストレスを印加するストレス印加装置とを含む。
また、ストレス印加装置により基板にストレスを印加する前に測定装置から出力された第1の電流・電圧特性を示すデータを格納するメモリと、このストレス印加装置により基板にストレスが印加された後に測定装置から出力された第2の電流・電圧特性を示すデータと、メモリに格納された第1の電流・電圧特性を示すデータとを比較する手段とを含む制御装置を更に備えることを特徴とすることができる。このように構成することで、半田クラックによる断線状態を自動的に判別できる点で優れている。
ここで、この制御装置は、比較した結果に基づき半田ボールのクラックの有無を判断する手段を更に含む。
更に、このプローブを複数備え、複数のプローブから特定のプローブを選択するチャンネル切り替え回路を備えることを特徴とすれば、基板に対する複数のプローブを一度にセットするだけで、半田ボールごとに簡易に測定することができる。
他の観点から捉えると、本発明は、半田ボールを有するパッケージ実装基板を検査する制御装置であって、パッケージが基板に実装された状態にてこのパッケージの半田ボールに接続された基板の端子に当接されるプローブから基板の端子に供給する電流を制御する供給電流制御部と、プローブから電流が供給された基板の端子の電圧を計測し、電流・電圧特性を示すデータを出力する電圧計測制御部と、基板に印加するストレスを制御するストレス印加装置制御部と、基板にストレスを印加する前の第1の電流・電圧特性を示すデータと、基板にストレスを印加した後の第2の電流・電圧特性を示すデータとを比較する比較部と、この比較部による比較結果から半田ボールの機械的強度情報を生成する機械的強度情報生成部とを含む。
ここで、この基板の複数の端子の個々に当接される複数のプローブから特定のプローブを選択するチャンネル切り替え部をさらに含み、比較部は、チャンネル切り替え部により切り替えられたチャンネル毎に、第1の電流・電圧特性を示すデータと第2の電流・電圧特性を示すデータとを比較することを特徴とすることができる。
また、第1の電流・電圧特性を示すデータを格納するデータ格納部を更に備え、比較部は、データ格納部から読み出された第1の電流・電圧特性と第2の電流・電圧特性とを比較することを特徴とすることができる。
更に、この機械的強度情報生成部は、比較部により、第1の電流・電圧特性と第2の電流・電圧特性とが異なるとの比較結果が出力された際に、半田クラックの発生に関する情報を生成することを特徴とすることができる。
本発明によれば、BGAパッケージやCSPなどの半田ボールを用いたパッケージが、実際のプリント配線板に実装された状態にて、パッケージの機械的強度を簡易に測定することができる。
以下、添付図面を参照して、本発明の実施の形態について詳細に説明する。
図1は、本実施の形態が適用される検査システムの構成を示した図である。図1に示す検査システムは、半田ボールを用いたBGAパッケージやCSPなどのパッケージが実装された測定基板100に対して、ストレスが掛かった状態を再現し、実際のプリント配線板にLSIなどが実装された状態でパッケージに半田クラックが発生していることを検出可能としている。この検査システムは、制御装置10と、測定装置20と、チャンネル切り替え装置30と、ストレス印加装置40と、複数のプローブからなるコンタクトプローブ50とを備えている。
図1に示す測定基板100は、BGAパッケージ101とプリント配線板(BGA受け基板)102とを備えている。BGAパッケージ101とプリント配線板102との接続は、BGAパッケージ101のBGA基板110に微少な間隙を隔てて二次元格子状に配置された半田ボール111の電極にて行なわれている。BGAパッケージ101のBGA基板110上にはICチップ103が配設され、このICチップ103とBGAパッケージ101とは例えばワイヤーボンディング104により結線されている。ワイヤーボンディング104の代わりにフリップチップ等を採用することもできる。本実施の形態では、測定基板100上にこのICチップ103が実装された実基板の状態にて機械的強度の測定を行なっている。
制御装置10は、例えばパーソナルコンピュータ(PC)によって構成され、インタフェース(I/F)11を介して各構成要素を制御すると共に、測定装置20から得られた値を用いて測定基板100の検査を行なっている。より具体的には、コンタクトプローブ50の中の特定のプローブにおける電流・電圧特性を把握し、例えば初期状態の電流・電圧特性から特性が変化した時点で半田クラックの発生を予測している。
測定装置20は、コンタクトプローブ50の中の特定のプローブに電流を流し、測定基板100のピンに対して微少電流を供給するための電流源21と、電圧を計測する電圧計測器22とを備えている。これによって、制御装置10にて把握される電流・電圧特性のためのデータを出力している。電流源21からの電力供給は、制御装置10からの制御信号I(Control signal I)によって制御される。また、電圧計測器22による計測値は、制御装置10に供給される。そして、測定装置20の電流源21のGND(アース)は、測定基板100のGND端子に接続されている。この接続は、コンタクトプローブ50を用いる場合の他、例えばクリップ状の端子等を用いて測定基板100のGND端子に直接、接続するように構成してもよい。
チャンネル切り替え装置30は、制御装置10からの制御信号CH(Control signal CH)によって動作し、測定を行なうチャンネルの切り替えを実行しており、複数のプローブであるコンタクトプローブ50の中から特定のプローブを選択している。
ストレス印加装置40は、制御装置10からの制御信号P(Control signal P)によって動作し、測定基板100の所定箇所に対してストレスを印加している。このストレスとしては加圧が代表的なものであるが、この加圧の代わりに、プリント配線板102の端部を掴んで揺らす等の変位を与える場合も挙げられる。
コンタクトプローブ50は、複数のプローブによって構成されている。そして個々のプローブは、先端部にプローブピン51を備え、このプローブピン51に対して、弾性として例えばバネ性を付与するためのプローブピンホルダ52を備えている。そして、このプローブピン51は、プリント配線板102の裏側(図1の下側)から、測定基板100の個々の半田ボール111を観察できるように配設されている。このプリント配線板102の裏側には、配線パターンなどの端子(パッド)102aが形成されており、この端子(パッド)102aは、個々に半田ボール111に接続されている。コンタクトプローブ50の各プローブの先端部であるプローブピン51を端子(パッド)102aに当接させることで、コンタクトプローブ50のプローブピン51と半田ボール111との導通を取ることができる。そして、このコンタクトプローブ50の各プローブピン51は、前述のように、プローブピンホルダ52によって個々にバネ性を有している。これによって、ストレス印加装置40によるストレスが印加され測定基板100が変形(湾曲)した場合であっても、各プローブの先端部は端子(パッド)102aへの当接を維持することができる。即ち、測定基板100が湾曲して歪んだ場合であっても、バネ性を備えたコンタクトプローブ50によって、BGA/CSPの半田ボール111が実装された測定基板100に対応する各端子(パッド)102aからの電気特性を把握することが可能となる。
この検査システムの動作原理では、測定基板100の半田ボール111に対してプリント配線板102側のコンタクトプローブ50(プローブピン51)から微少な電流を流し、その端子(パッド)102aの入力電圧特性を測定装置20にて測定している。そして、ストレスを加える前の第1の状態にて、電流・電圧特性の初期特性(第1の特性)を把握し、制御装置10のメモリに格納する。その後、ストレスを加えた後の第2の状態にて、第2の電流・電圧特性を把握する。そして、この第1の特性と第2の特性とを比較し、半田ボール111にクラックが有るか否かを判定している。即ち、測定にあたり、対象デバイスである測定基板100の端子(パッド)102aはコンタクトプローブ50を介して電流源21に、GNDピンは電流源21のGNDと接続する。このとき、端子(パッド)102aに微少電流を流すと、その端子(パッド)102aの入力特性を観察することができる。測定装置20は、曲げテストの開始前に各端子(パッド)102aの特性を測定し記憶しておく。そして、ストレスを規定回数、印加した後、測定基板100を曲げた状態で各端子(パッド)102aの電気特性を測定し、テスト開始以前に測定した値と比較する。この測定した値がテスト開始前の値と異なっている場合には、半田ボール111にクラックが発生したものと推定することができる。
図2は、測定装置20による測定理論を説明するための図である。検査システムに測定基板100が配置され、図1に示すようにコンタクトプローブ50およびGNDが接続された状態にて、半田ボール111を介して接続されるLSI(図1のICチップ103)は、例えば図2に示すような等価回路として表現することができる。図2に示す等価回路の例では、一般のLSIで見られるダイオード特性が表現されている。
図3(a),(b)は、測定装置20を介して観測される特性例を示した図である。図3(a)は、素子の違いによって観測されるI−V特性の一例として、例えば等価回路がダイオードの場合とレジスタの場合が示されている。半田ボール111にクラックが生じておらず、図1に示すシステムにて正常に導通が取られている場合には、素子の違いによって、例えば図3(a)に示すようなI−V特性(電流・電圧特性)が得られる。図3(b)は、レジスタ素子の場合に、初期とクラック発生時において検知される特性例が示されている。例えば図3(b)の左図のような初期特性を有するLSIにて、対応する半田ボール111にクラックが発生すると、例えば図3(b)の右図に示すような特性が検出される。このような特性の変化を捉えることで、半田ボール111におけるクラック状態を検知することが可能となる。
尚、この図3(b)に示すような特性の変化については、例えばオシロスコープに代表される検査装置などを用いて、ディスプレイ上に現れた様子を監視者が目視により観察して判断することが可能である。しかしながら、図1に示す制御装置10によってこの特性の変化を自動的に把握することができれば、検査が簡単に行える点からも好ましい。
図4は、制御装置10において実行される検査処理の機能を示すブロック図である。本実施の形態が適用される制御装置10は、ストレス印加装置40を制御するストレス印加装置制御部12と、チャンネル切り替え装置30によるチャンネル切り替えを制御するチャンネル切り替え制御部13と、電流源21にて供給される供給電流を制御する供給電流制御部14と、電圧計測器22から得られた電圧値を入力する電圧値計測部15とを備えている。また、図3に示すようなI−V特性などの特性データを生成する特性データ生成部16を備えている。この特性データ生成部16では、例えばストレス印加装置制御部12によってなされる所定回数のストレス印加後に、チャンネル切り替え制御部13によって切り替え制御されるチャンネル毎の供給電流と電圧値との関係が把握される。
制御装置10は、更に、特性データ生成部16により生成された例えば初期状態における特性データ等を格納するデータ格納部17と、ストレス印加後の特性データとデータ格納部17に格納されているデータとを比較する比較部18とを備えている。また、比較部18による比較結果に基づき、ストレス印加の程度に基づく特性データの変化から得られる機械的強度情報を生成する機械的強度情報生成部19と、生成された機械的強度情報を出力する出力部20とを備えている。この出力部20による出力としては、例えば制御装置10が自ら有するディスプレイによる表示や、外部装置に対するネットワーク等を介した送信等が該当する。
次に、図4に示す制御装置10にて制御され、図1に示す検査システムにて実行される検査処理の流れについて説明する。
図5は、検査処理の全体的な流れを示すフローチャートである。制御装置10のストレス印加装置制御部12は、制御信号P(Control signal P)としてリリース(Release)信号をストレス印加装置40に送信し、測定基板100に対するストレスを解放状態にする(ステップ101)。その後、制御装置10では、後述する処理によってイニシャル時の電圧を測定してメモリに格納する(ステップ102)。その後、後述する処理によってストレス印加装置40を制御し、測定基板100にストレスを加える(ステップ103)。また、ストレスを加えた後の電圧を後述する処理によって測定する(ステップ104)。ここで、制御装置10では、格納されているイニシャル時の特性に関する値(初期値、イニシャル値)と、ストレス印加後の特性値との比較がなされる(ステップ105)。この比較の結果、特性が異なるか否かが判断され(ステップ106)、特性が異ならない場合には、ステップ103へ戻って更にストレスが加えられる。特性が異なる場合には、クラック発生情報が出力されて(ステップ107)、処置が終了する。
図6(a),(b)は、図5のステップ102やステップ104に示す電圧測定処理を説明するための図である。図6(a)は処理の流れを示し、図6(b)は読み込まれた電圧値の例を示している。図6(a)に示すように、電圧測定処理では、まず、制御信号CH(Control signal CH)を1チャンネルに設定し(ステップ201)、後述するような処理によって電圧(電圧値)が読み取られる(ステップ202)。読み取られる値は、図6(b)に示すように、ある特定の電流I(mA)を流したときの、図1に示す電圧計測器22で読み込まれる電圧値である。その後、制御信号CH(Control signal CH)をインクリメントし(ステップ203)、チャンネルが終了したか否かが判断される(ステップ204)。チャンネルが終了していない場合には、ステップ202に戻り、ステップ203でインクリメントされたチャンネルにおける電圧が読み取られて処理が繰り返される。チャンネルが終了している場合には、処理が終了する。この図6(a)に示すような電圧測定処理によって、チャンネル1〜nまでについて、図1に示す電流源21から、例えば−2mA、−1mA、0mA、+1mA、+2mAの各電流を供給したときの電圧値が電圧計測器22で読み込まれる。これによって、図6(b)に示すように、各チャンネルにおける特性データが取得できる。尚、図6(b)に示すように、チャンネル毎に電圧値が異なるのは、各チャンネルにおける抵抗成分に異なりがあるためである。
図7は、図6(a)のステップ202において、設定された各チャンネルにて実行される電圧値の読み取り処理を示したフローチャートである。読み取りに際し、まず、制御装置10の例えば供給電流制御部14にて、対象となる電流値のステップカウント(Step_count)が設定(セット)される(ステップ301)。図6(b)に示す例では、5カウントがセットされる。また、供給電流制御部14では、最小供給電流値(-max_current)と最大供給電流値(+max_current)が設定(セット)される(ステップ302)。図6(b)に示す例では、−2mAと+2mAとがセットされる。そして、これらの設定により、ステップ値(Step_range)が算出され、セットされる(ステップ303)。このステップ値(Step_range)は、
Step_range = ((+max_current)−(-max_current)) / (Step_count−1)
で求められる。図6(b)に示す例では、ステップ値(Step_range)は1mAである。
その後、電流値(Current)を-max_currentとし、−2mAから順に測定が開始される(ステップ304)。供給電流制御部14は、電流源21に対して制御信号I(Control signal I)として電流値(Current)を出力する(ステップ305)。電圧値計測部15は、電圧計測器22によってこのときに計測される電圧値を読み取る(ステップ306)。そして、特性データ生成部16を介して、チャンネル情報と電流値との対応関係を含めて、メモリであるデータ格納部17に格納する(ステップ307)。次に、測定に供した電流値に対してステップ値(Step_range)を加算する(ステップ308)。前述の例にて、最初が−2mAであるとすると、次の新たな電流値は (−2mA+1mA)で−1mAとなる。そしてステップ308にてステップ値(Step_range)が加算された後、加算後の電流値が最大供給電流値(+max_current)より大きいか(最大供給電流値以上か)否かが判断される(ステップ309)。最大供給電流値(+max_current)より大きい場合には読み込み処理は終了する。最大供給電流値(+max_current)より大きくない場合には、ステップ305に戻って処理が繰り返される。
次に、図5のステップ103にて実行されるストレス印加処理について説明する。
図8(a)〜(c)は、このストレス印加処理を説明するための図である。図8(a)はストレス印加装置制御部12にて実行されるストレス印加処理の流れを示している。また、図8(b)はストレス印加装置40によるプレス状態を示し、図8(c)はストレス印加装置40によるリリース状態の例を示している。図8(a)のフローチャートに示すように、ストレス印加装置制御部12では、まず制御信号P(Control signal P)をプレスにする(ステップ401)。この制御信号Pを受けたストレス印加装置40は、図8(b)に示すように動作し、測定基板100のプリント配線板(BGA受け基板)102を押圧する。これによって、プリント配線板(BGA受け基板)102は曲げ変形する。その後、ストレス印加装置制御部12は、制御信号P(Control signal P)をリリースにする(ステップ402)。この制御信号Pを受けたストレス印加装置40は、図8(c)に示すように動作し、測定基板100のプリント配線板(BGA受け基板)102からの圧力を解除する。これによって、プリント配線板(BGA受け基板)102の曲げ変形は元に戻る。ストレス印加装置制御部12では、これらの操作が、予め定められたXサイクルだけ実行されたかどうかが判断される(ステップ403)。Xサイクルを実行した場合には、ストレス印加処理は終了する。Xサイクルを実行していない場合には、ステップ401へ戻って処理が繰り返される。
図9(a)〜(c)は、このようなストレス印加処理の動作例と、ストレス印加を施したときの測定基板100とコンタクトプローブ50との様子を説明するための図である。図9(a)では、測定基板100における半田ボール111が設けられた側の端部からプリント配線板(BGA受け基板)102を押圧している。図9(b)では、図9(a)の反対側、即ち、測定基板100における半田ボール111が設けられていない側の端部からプリント配線板(BGA受け基板)102を押圧している。図9(c)では、測定基板100における半田ボール111が設けられていない側から、プリント配線板(BGA受け基板)102の中央部を押圧している。図8(b)を用いて説明したストレス印加装置40の押圧は、この図9(a)〜(c)に示すように、任意の箇所からの押圧とすることができる。任意の箇所から押圧することで、実基板における機械的な特性を、より詳細に把握することが可能となる。
ここで、コンタクトプローブ50の先端であるプローブピン51は、バネ性によってプローブピンホルダ52に支えられている。そのために、プリント配線板(BGA受け基板)102に曲げが加わった場合でも、図9(a)〜(c)に示すようにコンタクトプローブ50の先端(プローブピン51)がプリント配線板(BGA受け基板)102に当接した状態が維持される。これによって、プリント配線板(BGA受け基板)102が変形した場合であっても、半田ボール111を介したLSIの電流・電圧特性(I−V特性)を把握することが可能となる。
図10(a),(b)は、図5のステップ105に示した、イニシャル値との特性の比較処理を説明するための図である。図10(a)は初期の電圧値と初期特性の一例を示し、図10(b)は、上述のようにしてストレスを加えた後の電圧値とクラック発生時の特性の一例を示している。図10(a)に示す初期状態に対し、図10(b)に示すクラック発生時では、チャンネル1(CH1)にてクラックの発生が確認できる。例えば、電流源21では、所定のクランプ回路が設けられており、負荷を壊さない程度でクランプするように構成されている。図10(b)に示す例では、3Vでクランプされており、チャンネル1(CH1)にて測定される電圧値はその絶対値が3Vにて限界となっている。図10(b)に示すようにその絶対値が3Vになったことで、半田ボール111のクラック発生を判断することが可能となる。
以上詳述したように、本実施の形態では、測定対象となるデバイス(測定基板100)の半田ボール111が設けられる各ピンの位置に対応して、バネ性によってコンタクトプローブ50の先端(プローブピン51)を当接させている。そして、コンタクトプローブ50を構成する複数のプローブの中から、チャンネル切り替えにより順次切り替えて特定のプローブから電流を供給し、電流値と電圧値との特性(I−V特性)を把握する。また、初期値における電流・電圧特性と、ある一定のストレスをデバイス(測定基板100)に付加した後の電流・電圧特性とを比較し、この特性に違いがあるときにはクラックが発生した可能性があるとしている。
ここで、テスト基板は通常、対象BGAパッケージが実装されているだけであるが、実基板では周りに各種コンポーネントが実装されており、基板に掛かるゆがみは均一ではない。よって実基板での検証が必要となるが、本実施の形態における測定方法であれば特別な基板を用いることなく、実際にコンポーネント(ICチップ103)に加わる力での挙動を確認することが可能となる。
また、測定基板100に力が加わった状態で断線検出を行わないと、クラックの発生があっても電気的にコンタクトしてしまう為に、クラックの存在を見つけることができない。本実施の形態では、測定基板100のコンタクト部にバネ性を持ったピンを有するコンタクトプローブ50を用いることで、測定基板100を曲げた状態でも何ら支障がなく測定ができることから、クラックによる断線状態を正しく検出することが可能となる。
尚、図8(a),(b)を用いて説明したように、上述した実施の形態では同じ量のストレスを複数回(x回)加えた後に電流・電圧特性を把握するように構成した。しかしながら、同じ量のストレスではなく、付加するストレスの量を変化させることも有効である。更に、ストレスの大きさを変化させたレベル毎に複数回のストレス操作を施すことも可能である。このように、加えるストレスの量を変化させることで、半田ボール111の半田クラックによる断線状態をより詳細に把握することが可能となる。
本実施の形態が適用される検査システムの構成を示した図である。 測定装置による測定理論を説明するための図である。 (a),(b)は、測定装置を介して観測される特性例を示した図である。 制御装置において実行される検査処理の機能を示すブロック図である。 検査処理の全体的な流れを示すフローチャートである。 (a),(b)は、図5のステップ102やステップ104に示す電圧測定処理を説明するための図である。 図6(a)のステップ202において、設定された各チャンネルにて実行される電圧値の読み取り処理を示したフローチャートである。 (a)〜(c)は、ストレス印加処理を説明するための図である。 (a)〜(c)は、ストレス印加処理の動作例と、ストレス印加を施したときの測定基板とコンタクトプローブとの様子を説明するための図である。 (a),(b)は、図5のステップ105に示した、イニシャル値との特性の比較処理を説明するための図である。 従来の半田ボールをチェーン状に連結して検査する方法を説明するための図である。
符号の説明
10…制御装置、20…測定装置、21…電流源、22…電圧計測器、30…チャンネル切り替え装置、40…ストレス印加装置、50…コンタクトプローブ、51…プローブピン、52…プローブピンホルダ、100…測定基板、101…BGAパッケージ、102…プリント配線板、102a…端子(パッド)、111…半田ボール

Claims (13)

  1. 半田ボールを有するパッケージの検査方法であって、
    前記パッケージがプリント配線基板に実装された状態にて、前記半田ボールに接続される前記プリント配線基板の端子にプローブを当接させ、
    前記プリント配線基板にストレスが加えられていない第1の状態にて前記プローブを用いて前記端子に複数の異なる値の電流を流して第1の電流・電圧特性を測定し、
    前記プリント配線基板に所定のストレスが加えられた後の第2の状態にて前記プローブを用いて前記端子に複数の異なる値の電流を流して第2の電流・電圧特性を測定し、
    前記第1の電流・電圧特性と前記第2の電流・電圧特性とを比較して前記半田ボールの半田クラックの有無を検知する、パッケージの検査方法。
  2. 前記第1の電流・電圧特性および前記第2の電流・電圧特性の測定において、前記複数の異なる値の電流は、所定のステップ値ずつ変化する請求項1記載のパーケージの検査方法。
  3. 前記プローブは複数用意され、前記プリント配線基板の複数の端子に個々のプローブの先端部を当接させる、請求項1記載のパッケージの検査方法。
  4. 前記個々のプローブは、チャンネルの切り替えによって当該個々のプローブの何れかから当接する端子に電流を流し、切り替えられる前記チャンネル毎に前記第1の電流・電圧特性および前記第2の電流・電圧特性を測定して半田ボールのクラックの有無を検知する、請求項3記載のパッケージの検査方法。
  5. 前記第2の電流・電圧特性において測定された電圧がクランプされた所定値に達したときに前記半田ボールにクラックが発生したと判断する請求項1記載のパッケージの検査方法。
  6. 半田ボールを有するパッケージを検査する検査システムであって、
    前記パッケージを実装することができるプリント配線基板と、
    前記パッケージが前記プリント配線基板に実装された状態にて前記半田ボールに接続された前記プリント配線基板の端子に当接するプローブと、
    前記プリント配線基板にストレスを印加するストレス印加装置と
    前記ストレス印加装置により前記プリント配線基板にストレスを印加する前に前記プローブを用いて前記端子に複数の異なる値の電流を流して第1の電流・電圧特性を測定し、前記ストレス印加装置により前記プリント配線基板にストレスが印加された後に前記プローブを用いて前記端子に複数の異なる値の電流を流して第2の電流・電圧特性を測定する測定装置と、
    前記第1の電流・電圧特性と前記第2の電流・電圧特性とを比較して前記半田ボールの半田クラックの有無を検知する制御装置と
    を含む検査システム。
  7. 前記第1の電流・電圧特性および前記第2の電流・電圧特性の測定において、前記複数の異なる値の電流は、所定のステップ値ずつ変化する請求項6記載の検査システム。
  8. 前記制御装置は、前記第2の電流・電圧特性において測定された電圧がクランプされた所定値に達したときに前記半田ボールにクラックが発生したと判断する請求項6記載の検査システム。
  9. 前記プローブを複数備え、複数のプローブから特定のプローブを選択するチャンネル切り替え回路を更に備える請求項6記載の検査システム。
  10. 半田ボールを有するパッケージを検査する制御装置であって、
    前記パッケージがプリント配線基板に実装された状態にて前記半田ボールに接続された前記プリント配線基板の端子に当接されるプローブから前記プリント配線基板の端子に供給する電流を制御する供給電流制御部と、
    前記プローブから供給された複数の異なる値の電流により前記プリント配線基板の端子において測定された電圧を受け取り、電流・電圧特性を示すデータを出力する電圧計測制御部と、
    前記プリント配線基板に印加するストレスを制御するストレス印加装置制御部と、
    前記プリント配線基板にストレスを印加する前に前記電圧計測制御部により出力された第1の電流・電圧特性を示すデータと、前記プリント配線基板にストレスを印加した後に前記電圧計測制御部により出力された第2の電流・電圧特性を示すデータとを比較する比較部と、
    前記比較部による比較結果から前記半田ボールの機械的強度情報を生成する機械的強度情報生成部と
    を含む制御装置。
  11. 前記第1の電流・電圧特性および前記第2の電流・電圧特性において、前記複数の異なる値の電流は、所定のステップ値ずつ変化している請求項10記載の制御装置。
  12. 前記比較部は、前記第2の電流・電圧特性における電圧がクランプされた所定値に達したときに前記半田ボールにクラックが発生したと判断する請求項10記載の制御装置。
  13. 前記基板の複数の端子の個々に当接される複数のプローブから特定のプローブを選択するチャンネル切り替え部をさらに含み、
    前記比較部は、前記チャンネル切り替え部により切り替えられたチャンネル毎に、前記第1の電流・電圧特性を示すデータと前記第2の電流・電圧特性を示すデータとを比較することを特徴とする請求項10記載の制御装置。
JP2005216511A 2005-07-26 2005-07-26 半田ボールを有するパッケージの検査方法、検査システム、および制御装置 Active JP4382718B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005216511A JP4382718B2 (ja) 2005-07-26 2005-07-26 半田ボールを有するパッケージの検査方法、検査システム、および制御装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005216511A JP4382718B2 (ja) 2005-07-26 2005-07-26 半田ボールを有するパッケージの検査方法、検査システム、および制御装置

Publications (2)

Publication Number Publication Date
JP2007035891A JP2007035891A (ja) 2007-02-08
JP4382718B2 true JP4382718B2 (ja) 2009-12-16

Family

ID=37794785

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005216511A Active JP4382718B2 (ja) 2005-07-26 2005-07-26 半田ボールを有するパッケージの検査方法、検査システム、および制御装置

Country Status (1)

Country Link
JP (1) JP4382718B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9915681B2 (en) 2014-12-24 2018-03-13 Samsung Electronics Co., Ltd. Semiconductor test apparatus having pogo pins coated with conduction films

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5173029B2 (ja) * 2009-09-17 2013-03-27 株式会社東芝 電子機器
JP6081055B2 (ja) 2011-11-16 2017-02-15 株式会社東芝 電子部品および測定方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9915681B2 (en) 2014-12-24 2018-03-13 Samsung Electronics Co., Ltd. Semiconductor test apparatus having pogo pins coated with conduction films

Also Published As

Publication number Publication date
JP2007035891A (ja) 2007-02-08

Similar Documents

Publication Publication Date Title
US6564986B1 (en) Method and assembly for testing solder joint fractures between integrated circuit package and printed circuit board
US9329227B2 (en) Method and apparatus for testing interconnection reliability of a ball grid array on a testing printed circuit board
US8427187B2 (en) Probe wafer, probe device, and testing system
KR101148917B1 (ko) 제조 방법 및 시험용 웨이퍼 유닛
JP2007189229A (ja) プローブカード異常確認方法
TW201901167A (zh) 元件之檢查方法
JP4382718B2 (ja) 半田ボールを有するパッケージの検査方法、検査システム、および制御装置
JP5475674B2 (ja) 試験装置
JP2009204491A (ja) プローブピン摩耗の監視方法
KR100791050B1 (ko) 핀 드라이버를 구비한 연성회로기판의 검사 시스템 및 검사방법
JP2008076281A (ja) 基板検査治具、基板検査装置及び検査方法
KR101262950B1 (ko) 전자기기의 접촉부 균열 검출 장치 및 방법
JP2005315775A (ja) 片面移動式プローブを用いた4端子検査方法及び4端子検査用治具
JP4471746B2 (ja) 半導体実装方法
KR100977328B1 (ko) 프로버 시스템의 탐침 정렬 방법
JP5389541B2 (ja) 基板検査装置
JP5443791B2 (ja) 荷重検出センサおよび荷重検出センサの製造方法
KR100689218B1 (ko) 볼 그리드 어레이형 디바이스 및 이의 패키징 방법
US20030197514A1 (en) System and method for testing a printed circuit board by employing a ceramic substrate with micro-probes formed on the ceramic substrate
JP2004095802A (ja) 半導体試験装置
JP6733199B2 (ja) 検査装置、検査方法及び検査プログラム
JPH1183957A (ja) 検査装置及び検査方法
JP6046426B2 (ja) 基板検査装置および基板検査方法
KR20230057813A (ko) 멀티 핀을 이용한 반도체 소자 테스트 장치
Tang et al. Failure analysis on false call probe pins of microprocessor test equipment

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061220

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090220

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090310

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20090410

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20090422

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20090423

RD12 Notification of acceptance of power of sub attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7432

Effective date: 20090423

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090512

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20090423

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090623

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090811

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090915

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090917

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121002

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4382718

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121002

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121002

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131002

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250