JP3753023B2 - ボンディングダメージの計測用バンプ付きチップ - Google Patents
ボンディングダメージの計測用バンプ付きチップ Download PDFInfo
- Publication number
- JP3753023B2 JP3753023B2 JP2001204339A JP2001204339A JP3753023B2 JP 3753023 B2 JP3753023 B2 JP 3753023B2 JP 2001204339 A JP2001204339 A JP 2001204339A JP 2001204339 A JP2001204339 A JP 2001204339A JP 3753023 B2 JP3753023 B2 JP 3753023B2
- Authority
- JP
- Japan
- Prior art keywords
- bonding
- chip
- bump
- electrode
- damage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
- H01L24/75—Apparatus for connecting with bump connectors or layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/10251—Elemental semiconductors, i.e. Group IV
- H01L2924/10253—Silicon [Si]
Description
【０００１】
【発明の属する技術分野】
本発明は、フリップチップなどのバンプ付きチップのボンディングにおいてバンプ付きチップに生じるダメージを計測する目的で使用されるボンディングダメージの計測用バンプ付きチップに関するものである。
【０００２】
【従来の技術】
フリップチップなどのバンプ付きチップの基板への実装においては、フリップチップボンディングなどの超音波接合が多用されている。この超音波接合は、バンプを被接合対象である電極に対して押圧するとともに接合物に超音波振動を付与するものである。これにより、バンプの金属成分が電極表面の金属中に拡散し、接合界面が形成される。
【０００３】
この超音波接合においては、接合対象となるフリップチップに対して荷重と超音波振動という機械的負荷が作用するため、荷重や超音波出力などの接合条件が適正でない場合には、クラックなどのダメージを発生させるおそれがある。このため、ボンディングに際しては、個々の半導体チップについて適切な接合条件を設定する必要がある。従来よりこの接合条件の設定は、超音波接合を実際に行った後に剥離試験などによって接合部の評価を行い、試行錯誤的に適正条件を求める条件出し作業によって行われていた。
【０００４】
【発明が解決しようとする課題】
しかしながら、接合後の評価のみに依存する従来の条件出し作業では、接合条件と発生したダメージとの対応関係を知ることができるものの、接合部のクラックなどのダメージの発生メカニズムを具体的に特定するための定量的なデータを得ることができず、適切な接合条件の設定やダメージ防止対策の立案のための有効なデータ入手が困難であるという問題点があった。
【０００５】
そこで本発明は、接合部に発生するダメージの要因についてのデータを定量的に計測することができるボンディングダメージの計測用バンプ付きチップを提供することを目的とする。
【０００７】
【課題を解決するための手段】
請求項１記載のボンディングダメージの計測用バンプ付きチップは、ボンディングによりバンプ付きチップに生じるダメージを歪みゲージにより計測するボンディングダメージの計測用バンプ付きチップであって、第１の電極に形成された第１のバンプと、この第１のバンプを上方に向けた状態において前記第１の電極の下方に形成された歪みゲージと、前記歪みゲージの信号線が接続された少なくとも１つの第２の電極と、この第２の電極に形成された第２のバンプとを備え、前記歪みゲージは、抵抗素子に複数の結線電極を形成してなるものである。
【０００８】
本発明によれば、ボンディングダメージの計測用バンプ付きチップを、第１の電極に形成された第１のバンプと、この第１のバンプを上方に向けた状態において前記第１の電極の下方に形成された歪みゲージと、前記歪みゲージの信号線が接続された少なくとも１つの第２の電極と、この第２の電極に形成された第２のバンプとで構成し、ボンディング時のバンプ付きチップに発生する歪みを計測することにより、ボンディングにおいて発生するダメージの要因についてのデータを定量的に計測することができる。
【０００９】
【発明の実施の形態】
次に本発明の実施の形態を図面を参照して説明する。図１は本発明の一実施の形態のボンディングダメージの計測装置の側面図、図２は本発明の一実施の形態のボンディングダメージの計測用バンプ付きチップの斜視図、図３（ａ）は本発明の一実施の形態のボンディングダメージのバンプ付きチップの平面図、図３（ｂ）は本発明の一実施の形態のボンディングダメージのバンプ付きチップの側断面図、図４（ａ）は本発明の一実施の形態のボンディングダメージの計測装置の基板ユニットの平面図、図４（ｂ）は本発明の一実施の形態のボンディングダメージの計測装置の基板ユニットの側面図、図５は本発明の一実施の形態のボンディングダメージの計測方法の説明図である。
【００１０】
まず図１を参照してボンディングダメージの計測装置の構成について説明する。ボンディングダメージの計測装置は、基板にフリップチップなどのバンプ付きチップをボンディングする際にバンプ付きチップに生じるダメージを計測するものである。計測には後述するように、歪みゲージを内蔵した専用の計測用バンプ付きチップが用いられる。ダメージの計測においては、この計測用バンプ付きチップを基板にボンディングしたときの歪みゲージの電気的変化を計測手段で計測する。これにより、ボンディング過程においてバンプ付きチップに生じる歪みの経時的変化が求められる。
【００１１】
図１において、基板保持部１（保持手段）上には、基板ユニット２が保持されている。基板ユニット２は、外部接続用のサブ基板３上にボンディング用の基板４を載置して構成されている。基板保持部１の上方には、ツール駆動機構７によって駆動されるボンディングツール６を備えたフリップチップボンディング装置５が配設されており、ボンディングツール６には下面にバンプ１２が形成されたボンディングダメージの計測用バンプ付きチップ１０（以下、単に「チップ１０」と略記する。）が保持されている。
【００１２】
ボンディングツール６にチップ１０を保持させた状態で、ボンディングツール６によってチップ１０を基板４のボンディングパッド上に押しつけるとともに、超音波振動をバンプ付きチップ１０に印加することにより、チップ１０は基板４にボンディングされる。
【００１３】
このフリップチップボンディングの過程においては、チップ１０に内蔵された歪みゲージの電気的変化が、サブ基板３の端子３ｂに接続された計測手段９によって計測される。このとき歪みゲージは、後述するようにバンプ１２及び基板４に形成されたボンディングパッドを介して、計測手段９と導通する。
【００１４】
次に図２、図３を参照して、チップ１０について説明する。図２はチップ１０を反転した状態を示しており、チップ１０の下面（図２において上面）には、複数の電極１１が格子状に形成されており、さらに各電極１１には金属の突出電極であるバンプ１２が形成されている。なお、本明細書においてこれらの電極１１またはバンプ１２について記述する際には、個々の電極またはバンプを区別する必要がある場合には電極１１ａ，１１ｂ・・、バンプ１２ａ，１２ｂ・・のように添字を付して区別し、区別する必要のない場合には単に電極１１、バンプ１２と総称する。
【００１５】
図３（ｂ）に示すように、チップ１０は、シリコンチップ１０ａの上面に絶縁層１０ｂを形成した構成となっており、電極１１は絶縁層１０ｂの表面に形成されている。これらの電極１１のうち、図３（ａ）に示すようにチップ１０の中心部に位置する電極１１ｇの下方（第１のバンプ１２ｇ（後述）を上方に向けた状態において下方）には、細長形状の歪みゲージ１３がシリコンチップ１０ａ上面に形成されている。歪みゲージ１３はピエゾ抵抗素子であり、２軸方向（水平方向、すなわちチップ１０の表面に平行な方向、およびこの方向と直交する垂直方向）の微小歪みを計測することができる。
【００１６】
歪みゲージ１３は、１本の抵抗素子に複数の結線電極１３ａを等ピッチで形成することにより複数の歪みゲージ１３を直列に連結した構成となっている。このような構成により、歪み計測の空間分解能を向上させるとともに、結線電極の総数を減少させて所要計測チャンネル数の低減が可能となっている。各結線電極１３ａには絶縁層１０ｂに形成された信号線１４が接続されている。これらの４本の信号線１４は、電極１１ｃ，１１ｄ，１１ｅ，１１ｆにそれぞれ接続されている。またチップ１０の歪みゲージ１３近傍には、熱電対等の温度検出部１５が形成されており、温度検出部１５は、２つの電極１１ａ，１１ｂに接続されている。
【００１７】
すなわちチップ１０は、歪みゲージ１３が形成された第１の電極である電極１１ｇと、この第１の電極に形成された第１のバンプであるバンプ１２ｇと、歪みゲージ１３の信号線１４が接続された第２の電極である電極１１ｃ，１１ｄ，１１ｅ，１１ｆと、これらの第２の電極に形成された第２のバンプであるバンプ１２ｃ，１２ｄ，１２ｅ，１２ｆを備え、さらにチップ１０の温度を検出する温度検出部１５が接続された第３の電極である電極１１ａ，１１ｂと、この第３の電極に形成された第３のバンプであるバンプ１２ａ，１２ｂとを備えた構成となっている。
【００１８】
次に図４を参照して、チップ１０がボンディングされる基板４および基板ユニット２について説明する。図４に示すように、基板ユニット２は、基板４をサブ基板３に載置してして構成されている。基板４の上面には、チップ１０のバンプ１２の配置に対応した位置に、ボンディングパッド（接続電極）１６が形成されている。
【００１９】
基板４にチップ１０をボンディングした状態では、バンプ１２ｇがボンディングパッド１６ｇに接合されるとともに、電極１１ａ，１１ｂはボンディングパッド１６ａ，１６ｂと、電極１１ｃ，１１ｄ，１１ｅ，１１ｆはボンディングパッド１６ｃ，１６ｄ，１６ｅ，１６ｆと、それぞれバンプ１２を介して導通する。なお、ボンディングパッド１６についても同様に、個別に区別する必要がある場合のみ、１６ａ，１６ｂ・・のように添字を付して区別している。
【００２０】
すなわち基板４は、第１のバンプであるバンプ１２ｇと、第２のバンプであるバンプ１２ｃ，１２ｄ，１２ｅ，１２ｆとがそれぞれ接合される第１の接合電極であるボンディングパッド１６ｇと、第２の接合電極であるボンディングパッド１６ｃ，１６ｄ，１６ｅ，１６ｆとを備えた構成となっている。
【００２１】
サブ基板３の両側端部の上面には電極３ａが設けられており、各電極３ａは、基板４のボンディングパッド１６ａ，１６ｂ，１６ｃ，１６ｄ，１６ｅ，１６ｆとそれぞれワイヤボンディングによって接続されている。図４（ｂ）に示すように、各電極３ａはさらにサブ基板３の内部に形成された接続回路３ｃによって、サブ基板３の端面に設けられた端子３ｂに接続されており、端子３ｂはさらに図１に示すように計測手段９に接続されている。
【００２２】
このボンディングダメージの計測装置は上記のように構成されており、以下ボンディングダメージの計測について説明する。この計測は、基板４のボンディングパッド１６にチップ１０をフリップチップボンディングする際の、歪みゲージ１３の抵抗値の変化を計測手段９によって計測することにより、バンプ位置におけるチップ１０の歪みを求めるものである。そしてこの歪みにより、チップ１０に生じる応力を知ることができ、ボンディングによるチップ１０のダメージを計測することができる。
【００２３】
まず前記構成の計測用のチップ１０を準備して、ボンディングツール６に保持させる。これとともに、ボンディングに用いられる上記構成の基板４を準備してサブ基板３に載置し、各電極３ａと、基板４のボンディングパッド１６ａ，１６ｂ，１６ｃ，１６ｄ，１６ｅ，１６ｆとをそれぞれワイヤボンディングによって接続し、計測用の基板ユニット２を準備する。この後、基板ユニット２を基板保持部１に保持させるとともに、端子３ｂと計測手段９とを接続する。
【００２４】
次いで、ボンディングツール６によってチップ１０を基板４にボンディングする。すなわち図５に示すように、チップ１０のバンプ１２を基板４のボンディングパッド１６に対して押圧するとともに、ボンディングツール６を介してバンプ１２には超音波振動が印加される。これにより、バンプ１２は、ボンディングパッド１６にボンディングされる。そして、このボンディング過程における歪みゲージ１３の電気的変化が計測手段９によって計測される。
【００２５】
この電気的変化を計測する工程において、図５に示すように歪みゲージ１３は、まずチップ１０内部の信号線１４を介して電極１１に接続され、さらに電極１１上のバンプ１２（第２のバンプ・・・図３に示すバンプ１２ｃ，１２ｄ，１２ｅ，１２ｆ参照）を介してボンディングパッド１６（第２の接続電極・・・図４に示すボンディングパッド１６ｃ，１６ｄ，１６ｅ，１６ｆ参照）に導通する。そしてさらにワイヤによってボンディングパッド１６に接続された電極３ａ、接続回路３ｃ、端子３ｂを順次介して、計測手段９に接続される。
【００２６】
したがって、ボンディングツール６によって昇降するチップ１０に、歪みゲージ１３を計測手段９に接続するための計測線を結線する必要がなく、昇降動作や超音波振動などに起因する接続不良などの不具合のない安定した信号取り出しを行うことができる。
【００２７】
【発明の効果】
本発明によれば、ボンディングダメージの計測用バンプ付きチップを、第１の電極に形成された第１のバンプと、この第１のバンプを上方に向けた状態において前記第１の電極の下方に形成された歪みゲージと、前記歪みゲージの信号線が接続された少なくとも１つの第２の電極と、この第２の電極に形成された第２のバンプとで構成し、ボンディング時のバンプ付きチップに発生する歪みを計測するようにしたので、ボンディングにおいて発生するダメージの要因についてのデータを定量的に計測することができる。また請求項３の発明によれば、歪み計測の空間分解能を向上させることができる。
【図面の簡単な説明】
【図１】本発明の一実施の形態のボンディングダメージの計測装置の側面図
【図２】本発明の一実施の形態のボンディングダメージの計測用バンプ付きチップの斜視図
【図３】（ａ）本発明の一実施の形態のボンディングダメージのバンプ付きチップの平面図
（ｂ）本発明の一実施の形態のボンディングダメージのバンプ付きチップの側断面図
【図４】（ａ）本発明の一実施の形態のボンディングダメージの計測装置の基板ユニットの平面図
（ｂ）本発明の一実施の形態のボンディングダメージの計測装置の基板ユニットの側面図
【図５】本発明の一実施の形態のボンディングダメージの計測方法の説明図
【符号の説明】
１ 基板保持部
４ 基板
５ フリップチップボンディング装置
６ ボンディングツール
９ 計測手段
１０ チップ
１１ 電極
１２ バンプ
１３ 歪みゲージ
１４ 信号線
１５ 温度検出部
１６ ボンディングパッド
【発明の属する技術分野】
本発明は、フリップチップなどのバンプ付きチップのボンディングにおいてバンプ付きチップに生じるダメージを計測する目的で使用されるボンディングダメージの計測用バンプ付きチップに関するものである。
【０００２】
【従来の技術】
フリップチップなどのバンプ付きチップの基板への実装においては、フリップチップボンディングなどの超音波接合が多用されている。この超音波接合は、バンプを被接合対象である電極に対して押圧するとともに接合物に超音波振動を付与するものである。これにより、バンプの金属成分が電極表面の金属中に拡散し、接合界面が形成される。
【０００３】
この超音波接合においては、接合対象となるフリップチップに対して荷重と超音波振動という機械的負荷が作用するため、荷重や超音波出力などの接合条件が適正でない場合には、クラックなどのダメージを発生させるおそれがある。このため、ボンディングに際しては、個々の半導体チップについて適切な接合条件を設定する必要がある。従来よりこの接合条件の設定は、超音波接合を実際に行った後に剥離試験などによって接合部の評価を行い、試行錯誤的に適正条件を求める条件出し作業によって行われていた。
【０００４】
【発明が解決しようとする課題】
しかしながら、接合後の評価のみに依存する従来の条件出し作業では、接合条件と発生したダメージとの対応関係を知ることができるものの、接合部のクラックなどのダメージの発生メカニズムを具体的に特定するための定量的なデータを得ることができず、適切な接合条件の設定やダメージ防止対策の立案のための有効なデータ入手が困難であるという問題点があった。
【０００５】
そこで本発明は、接合部に発生するダメージの要因についてのデータを定量的に計測することができるボンディングダメージの計測用バンプ付きチップを提供することを目的とする。
【０００７】
【課題を解決するための手段】
請求項１記載のボンディングダメージの計測用バンプ付きチップは、ボンディングによりバンプ付きチップに生じるダメージを歪みゲージにより計測するボンディングダメージの計測用バンプ付きチップであって、第１の電極に形成された第１のバンプと、この第１のバンプを上方に向けた状態において前記第１の電極の下方に形成された歪みゲージと、前記歪みゲージの信号線が接続された少なくとも１つの第２の電極と、この第２の電極に形成された第２のバンプとを備え、前記歪みゲージは、抵抗素子に複数の結線電極を形成してなるものである。
【０００８】
本発明によれば、ボンディングダメージの計測用バンプ付きチップを、第１の電極に形成された第１のバンプと、この第１のバンプを上方に向けた状態において前記第１の電極の下方に形成された歪みゲージと、前記歪みゲージの信号線が接続された少なくとも１つの第２の電極と、この第２の電極に形成された第２のバンプとで構成し、ボンディング時のバンプ付きチップに発生する歪みを計測することにより、ボンディングにおいて発生するダメージの要因についてのデータを定量的に計測することができる。
【０００９】
【発明の実施の形態】
次に本発明の実施の形態を図面を参照して説明する。図１は本発明の一実施の形態のボンディングダメージの計測装置の側面図、図２は本発明の一実施の形態のボンディングダメージの計測用バンプ付きチップの斜視図、図３（ａ）は本発明の一実施の形態のボンディングダメージのバンプ付きチップの平面図、図３（ｂ）は本発明の一実施の形態のボンディングダメージのバンプ付きチップの側断面図、図４（ａ）は本発明の一実施の形態のボンディングダメージの計測装置の基板ユニットの平面図、図４（ｂ）は本発明の一実施の形態のボンディングダメージの計測装置の基板ユニットの側面図、図５は本発明の一実施の形態のボンディングダメージの計測方法の説明図である。
【００１０】
まず図１を参照してボンディングダメージの計測装置の構成について説明する。ボンディングダメージの計測装置は、基板にフリップチップなどのバンプ付きチップをボンディングする際にバンプ付きチップに生じるダメージを計測するものである。計測には後述するように、歪みゲージを内蔵した専用の計測用バンプ付きチップが用いられる。ダメージの計測においては、この計測用バンプ付きチップを基板にボンディングしたときの歪みゲージの電気的変化を計測手段で計測する。これにより、ボンディング過程においてバンプ付きチップに生じる歪みの経時的変化が求められる。
【００１１】
図１において、基板保持部１（保持手段）上には、基板ユニット２が保持されている。基板ユニット２は、外部接続用のサブ基板３上にボンディング用の基板４を載置して構成されている。基板保持部１の上方には、ツール駆動機構７によって駆動されるボンディングツール６を備えたフリップチップボンディング装置５が配設されており、ボンディングツール６には下面にバンプ１２が形成されたボンディングダメージの計測用バンプ付きチップ１０（以下、単に「チップ１０」と略記する。）が保持されている。
【００１２】
ボンディングツール６にチップ１０を保持させた状態で、ボンディングツール６によってチップ１０を基板４のボンディングパッド上に押しつけるとともに、超音波振動をバンプ付きチップ１０に印加することにより、チップ１０は基板４にボンディングされる。
【００１３】
このフリップチップボンディングの過程においては、チップ１０に内蔵された歪みゲージの電気的変化が、サブ基板３の端子３ｂに接続された計測手段９によって計測される。このとき歪みゲージは、後述するようにバンプ１２及び基板４に形成されたボンディングパッドを介して、計測手段９と導通する。
【００１４】
次に図２、図３を参照して、チップ１０について説明する。図２はチップ１０を反転した状態を示しており、チップ１０の下面（図２において上面）には、複数の電極１１が格子状に形成されており、さらに各電極１１には金属の突出電極であるバンプ１２が形成されている。なお、本明細書においてこれらの電極１１またはバンプ１２について記述する際には、個々の電極またはバンプを区別する必要がある場合には電極１１ａ，１１ｂ・・、バンプ１２ａ，１２ｂ・・のように添字を付して区別し、区別する必要のない場合には単に電極１１、バンプ１２と総称する。
【００１５】
図３（ｂ）に示すように、チップ１０は、シリコンチップ１０ａの上面に絶縁層１０ｂを形成した構成となっており、電極１１は絶縁層１０ｂの表面に形成されている。これらの電極１１のうち、図３（ａ）に示すようにチップ１０の中心部に位置する電極１１ｇの下方（第１のバンプ１２ｇ（後述）を上方に向けた状態において下方）には、細長形状の歪みゲージ１３がシリコンチップ１０ａ上面に形成されている。歪みゲージ１３はピエゾ抵抗素子であり、２軸方向（水平方向、すなわちチップ１０の表面に平行な方向、およびこの方向と直交する垂直方向）の微小歪みを計測することができる。
【００１６】
歪みゲージ１３は、１本の抵抗素子に複数の結線電極１３ａを等ピッチで形成することにより複数の歪みゲージ１３を直列に連結した構成となっている。このような構成により、歪み計測の空間分解能を向上させるとともに、結線電極の総数を減少させて所要計測チャンネル数の低減が可能となっている。各結線電極１３ａには絶縁層１０ｂに形成された信号線１４が接続されている。これらの４本の信号線１４は、電極１１ｃ，１１ｄ，１１ｅ，１１ｆにそれぞれ接続されている。またチップ１０の歪みゲージ１３近傍には、熱電対等の温度検出部１５が形成されており、温度検出部１５は、２つの電極１１ａ，１１ｂに接続されている。
【００１７】
すなわちチップ１０は、歪みゲージ１３が形成された第１の電極である電極１１ｇと、この第１の電極に形成された第１のバンプであるバンプ１２ｇと、歪みゲージ１３の信号線１４が接続された第２の電極である電極１１ｃ，１１ｄ，１１ｅ，１１ｆと、これらの第２の電極に形成された第２のバンプであるバンプ１２ｃ，１２ｄ，１２ｅ，１２ｆを備え、さらにチップ１０の温度を検出する温度検出部１５が接続された第３の電極である電極１１ａ，１１ｂと、この第３の電極に形成された第３のバンプであるバンプ１２ａ，１２ｂとを備えた構成となっている。
【００１８】
次に図４を参照して、チップ１０がボンディングされる基板４および基板ユニット２について説明する。図４に示すように、基板ユニット２は、基板４をサブ基板３に載置してして構成されている。基板４の上面には、チップ１０のバンプ１２の配置に対応した位置に、ボンディングパッド（接続電極）１６が形成されている。
【００１９】
基板４にチップ１０をボンディングした状態では、バンプ１２ｇがボンディングパッド１６ｇに接合されるとともに、電極１１ａ，１１ｂはボンディングパッド１６ａ，１６ｂと、電極１１ｃ，１１ｄ，１１ｅ，１１ｆはボンディングパッド１６ｃ，１６ｄ，１６ｅ，１６ｆと、それぞれバンプ１２を介して導通する。なお、ボンディングパッド１６についても同様に、個別に区別する必要がある場合のみ、１６ａ，１６ｂ・・のように添字を付して区別している。
【００２０】
すなわち基板４は、第１のバンプであるバンプ１２ｇと、第２のバンプであるバンプ１２ｃ，１２ｄ，１２ｅ，１２ｆとがそれぞれ接合される第１の接合電極であるボンディングパッド１６ｇと、第２の接合電極であるボンディングパッド１６ｃ，１６ｄ，１６ｅ，１６ｆとを備えた構成となっている。
【００２１】
サブ基板３の両側端部の上面には電極３ａが設けられており、各電極３ａは、基板４のボンディングパッド１６ａ，１６ｂ，１６ｃ，１６ｄ，１６ｅ，１６ｆとそれぞれワイヤボンディングによって接続されている。図４（ｂ）に示すように、各電極３ａはさらにサブ基板３の内部に形成された接続回路３ｃによって、サブ基板３の端面に設けられた端子３ｂに接続されており、端子３ｂはさらに図１に示すように計測手段９に接続されている。
【００２２】
このボンディングダメージの計測装置は上記のように構成されており、以下ボンディングダメージの計測について説明する。この計測は、基板４のボンディングパッド１６にチップ１０をフリップチップボンディングする際の、歪みゲージ１３の抵抗値の変化を計測手段９によって計測することにより、バンプ位置におけるチップ１０の歪みを求めるものである。そしてこの歪みにより、チップ１０に生じる応力を知ることができ、ボンディングによるチップ１０のダメージを計測することができる。
【００２３】
まず前記構成の計測用のチップ１０を準備して、ボンディングツール６に保持させる。これとともに、ボンディングに用いられる上記構成の基板４を準備してサブ基板３に載置し、各電極３ａと、基板４のボンディングパッド１６ａ，１６ｂ，１６ｃ，１６ｄ，１６ｅ，１６ｆとをそれぞれワイヤボンディングによって接続し、計測用の基板ユニット２を準備する。この後、基板ユニット２を基板保持部１に保持させるとともに、端子３ｂと計測手段９とを接続する。
【００２４】
次いで、ボンディングツール６によってチップ１０を基板４にボンディングする。すなわち図５に示すように、チップ１０のバンプ１２を基板４のボンディングパッド１６に対して押圧するとともに、ボンディングツール６を介してバンプ１２には超音波振動が印加される。これにより、バンプ１２は、ボンディングパッド１６にボンディングされる。そして、このボンディング過程における歪みゲージ１３の電気的変化が計測手段９によって計測される。
【００２５】
この電気的変化を計測する工程において、図５に示すように歪みゲージ１３は、まずチップ１０内部の信号線１４を介して電極１１に接続され、さらに電極１１上のバンプ１２（第２のバンプ・・・図３に示すバンプ１２ｃ，１２ｄ，１２ｅ，１２ｆ参照）を介してボンディングパッド１６（第２の接続電極・・・図４に示すボンディングパッド１６ｃ，１６ｄ，１６ｅ，１６ｆ参照）に導通する。そしてさらにワイヤによってボンディングパッド１６に接続された電極３ａ、接続回路３ｃ、端子３ｂを順次介して、計測手段９に接続される。
【００２６】
したがって、ボンディングツール６によって昇降するチップ１０に、歪みゲージ１３を計測手段９に接続するための計測線を結線する必要がなく、昇降動作や超音波振動などに起因する接続不良などの不具合のない安定した信号取り出しを行うことができる。
【００２７】
【発明の効果】
本発明によれば、ボンディングダメージの計測用バンプ付きチップを、第１の電極に形成された第１のバンプと、この第１のバンプを上方に向けた状態において前記第１の電極の下方に形成された歪みゲージと、前記歪みゲージの信号線が接続された少なくとも１つの第２の電極と、この第２の電極に形成された第２のバンプとで構成し、ボンディング時のバンプ付きチップに発生する歪みを計測するようにしたので、ボンディングにおいて発生するダメージの要因についてのデータを定量的に計測することができる。また請求項３の発明によれば、歪み計測の空間分解能を向上させることができる。
【図面の簡単な説明】
【図１】本発明の一実施の形態のボンディングダメージの計測装置の側面図
【図２】本発明の一実施の形態のボンディングダメージの計測用バンプ付きチップの斜視図
【図３】（ａ）本発明の一実施の形態のボンディングダメージのバンプ付きチップの平面図
（ｂ）本発明の一実施の形態のボンディングダメージのバンプ付きチップの側断面図
【図４】（ａ）本発明の一実施の形態のボンディングダメージの計測装置の基板ユニットの平面図
（ｂ）本発明の一実施の形態のボンディングダメージの計測装置の基板ユニットの側面図
【図５】本発明の一実施の形態のボンディングダメージの計測方法の説明図
【符号の説明】
１ 基板保持部
４ 基板
５ フリップチップボンディング装置
６ ボンディングツール
９ 計測手段
１０ チップ
１１ 電極
１２ バンプ
１３ 歪みゲージ
１４ 信号線
１５ 温度検出部
１６ ボンディングパッド
Claims (1)
- ボンディングによりバンプ付きチップに生じるダメージを歪みゲージにより計測するボンディングダメージの計測用バンプ付きチップであって、第１の電極に形成された第１のバンプと、この第１のバンプを上方に向けた状態において前記第１の電極の下方に形成された歪みゲージと、前記歪みゲージの信号線が接続された少なくとも１つの第２の電極と、この第２の電極に形成された第２のバンプとを備え、前記歪みゲージは、抵抗素子に複数の結線電極を形成してなることを特徴とするボンディングダメージの計測用バンプ付きチップ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001204339A JP3753023B2 (ja) | 2001-07-05 | 2001-07-05 | ボンディングダメージの計測用バンプ付きチップ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001204339A JP3753023B2 (ja) | 2001-07-05 | 2001-07-05 | ボンディングダメージの計測用バンプ付きチップ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003023023A JP2003023023A (ja) | 2003-01-24 |
| JP3753023B2 true JP3753023B2 (ja) | 2006-03-08 |
Family
ID=19040828
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001204339A Expired - Fee Related JP3753023B2 (ja) | 2001-07-05 | 2001-07-05 | ボンディングダメージの計測用バンプ付きチップ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3753023B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4888666B2 (ja) * | 2008-07-08 | 2012-02-29 | セイコーエプソン株式会社 | 半導体ウェハの検査方法および半導体チップの製造方法 |
-
2001
- 2001-07-05 JP JP2001204339A patent/JP3753023B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003023023A (ja) | 2003-01-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6329637B1 (en) | Method and process of contract to a heat softened solder ball array | |
| US20180195951A1 (en) | Method of measuring an adhesive force of interlayer adhesive layer in tensile mode for stacked semiconductor device and apparatus for measuring the same | |
| CN1798977B (zh) | 封装测试工艺、探测工艺及封装测试系统 | |
| JPH0922929A (ja) | Ｂｇａパッケージ半導体素子及びその検査方法 | |
| TWI534921B (zh) | 在精密半導體裝置中藉由機械性施加應力之晶粒觸點評定金屬堆疊整體性 | |
| KR101390140B1 (ko) | 저항 측정 구조를 갖는 3차원 집적 회로 및 이의 이용 방법 | |
| US6912915B2 (en) | Apparatus for shear testing bonds on silicon substrate | |
| JP3599003B2 (ja) | ボンディングダメージの計測方法 | |
| JP3753023B2 (ja) | ボンディングダメージの計測用バンプ付きチップ | |
| JP3573113B2 (ja) | ボンディングダメージの計測装置および計測方法 | |
| JPH0737929A (ja) | 半導体集積回路装置 | |
| JP3573112B2 (ja) | ボンディングダメージの計測用基板 | |
| JP2008028274A (ja) | 半導体装置の製造方法 | |
| JP2885283B2 (ja) | フリップチップ接続用回路素子 | |
| JP4471746B2 (ja) | 半導体実装方法 | |
| JP7474964B2 (ja) | デバイス製造装置の検査方法及びデバイス製造装置 | |
| JP3837898B2 (ja) | 半導体装置 | |
| JPH0439950A (ja) | 半導体装置 | |
| JP3873438B2 (ja) | 半導体装置 | |
| JP4877465B2 (ja) | 半導体装置、半導体装置の検査方法、半導体ウェハ | |
| WO2022176341A1 (ja) | デバイス、デバイス製造装置、及びデバイス製造方法 | |
| US7898275B1 (en) | Known good die using existing process infrastructure | |
| JP3365879B2 (ja) | 半導体装置の製造方法 | |
| US20030234394A1 (en) | Measuring force on dies and substrates | |
| JP3163903B2 (ja) | マルチチップモジュール用基板の検査用部品 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040629 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040706 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040824 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20050701 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050906 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051024 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20051027 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20051122 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051205 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091222 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091222 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101222 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101222 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111222 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111222 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121222 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121222 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131222 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |