CN1798977B - 封装测试工艺、探测工艺及封装测试系统 - Google Patents

封装测试工艺、探测工艺及封装测试系统 Download PDF

Info

Publication number
CN1798977B
CN1798977B CN2004800151275A CN200480015127A CN1798977B CN 1798977 B CN1798977 B CN 1798977B CN 2004800151275 A CN2004800151275 A CN 2004800151275A CN 200480015127 A CN200480015127 A CN 200480015127A CN 1798977 B CN1798977 B CN 1798977B
Authority
CN
China
Prior art keywords
probe tip
outside terminal
terminal
encapsulation
technology
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2004800151275A
Other languages
English (en)
Other versions
CN1798977A (zh
Inventor
马克·L·迪奥里奥
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Celerity Research Inc
Original Assignee
Celerity Research Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Celerity Research Inc filed Critical Celerity Research Inc
Priority claimed from PCT/US2004/013135 external-priority patent/WO2004099792A2/en
Publication of CN1798977A publication Critical patent/CN1798977A/zh
Application granted granted Critical
Publication of CN1798977B publication Critical patent/CN1798977B/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/04—Housings; Supporting members; Arrangements of terminals
    • G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G01R1/0433—Sockets for IC's or transistors
    • G01R1/0483—Sockets for un-leaded IC's having matrix type contact fields, e.g. BGA or PGA devices; Sockets for unpackaged, naked chips
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/07314—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card the body of the probe being perpendicular to test object, e.g. bed of nails or probe with bump contacts on a rigid support
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/44—Modifications of instruments for temperature compensation

Abstract

器件封装上的外部端子或球栅阵列的平面度可以通过使用测试探针提高，该探针平坦化电端子的同时形成用于封装测试的电接触。在测试后，封装具有平面度提高的外部端子，该提高的平面度改善了在包含封装的系统组装过程中的电连接。

Description

封装测试工艺、探测工艺及封装测试系统
技术领域
本发明涉及一种测试工艺、探测工艺以及一种封装测试系统。
背景技术
球栅阵列封装(BGA)能提供具有高密度端子的封装的集成电路器件。图1A示出了包括在互联衬底140上的半导体器件110的常规BGA封装100的范例。可以为任何类型的半导体器件的器件110通常具有电连接到互联衬底140上的接触焊盘或迹线的电接触焊盘。图1A示出了其中丝焊120将半导体器件110电连接到互联衬底140的范例，且密封剂130保护并绝缘丝焊120。或者，其他电连接技术例如倒装芯片封装技术可以向互联衬底140提供电连接。互联衬底140通常由包括提供电信号通路的导电迹线(未示出)的绝缘体制成。器件110的接触焊盘或端子连接到互联衬底140内和上面的导电迹线，并通过导电迹线连接到外部端子150。
外部端子150可以设置为一般称为球栅阵列(BGA)的阵列并且典型地是金属凸点，例如焊球。在外部端子150中的焊料可以回流以将封装100贴附到印刷电路板或其他电系统。当在电系统中连接封装100时可能产生的困难是端子150高度的不均匀。具体地，制造工艺通常产生一些大于平均值的端子150’和一些小于平均值的端子150”。较小的端子150”在回流或其他焊接过程中不能与下面的印刷电路板或系统很好地接触，导致不可靠的连接。
互联衬底的翘曲可以类似地使电连接不可靠。图1B示出了包含器件110的倒装芯片封装102。在倒装芯片封装102中，在器件110的接触焊盘上的金属凸点122接触互联衬底142上的接触焊盘或迹线。器件110与互联衬底142之间的绝缘填充材料132可以用于改善封装102的热学或机械性质。
用于互联衬底142的制造工艺或将互联衬底142贴附到器件110的工艺会引起衬底142的翘曲。具体地，器件110与衬底142之间在互联衬底142上厚度或形状变化的填充材料132会引入导致翘曲的应力。这种翘曲在用于低轮廓封装(low profile package)的衬底142相对薄(例如小于约2mm厚)时尤其普遍。不论什么原因，衬底142的翘曲会改变端子150的高度，从贴附封装102的印刷电路板的平坦表面移开一些外部端子150’”。这样翘曲导致了端子150的非平面阵列及较不可靠的电连接。
用于改善球栅阵列或器件的其他外部端子的平面度的方法能提高在较大系统中连接封装时形成的电连接的质量。
发明内容
根据本发明要的一方面，可以在形成用于封装测试的电接触时，通过使用平整化电端子的测试设备而提高在器件封装上的多个外部端子或球栅阵列的平整度。在测试后，封装具有平面度提高的外部端子，其改善在包含封装的系统组装时的电连接。
本发明的一个具体实施例是用于测试包含器件的封装的工艺。该工艺通过例如将封装塞进具有用于电接触的探针尖端的测试插座，使测试器上的探针尖端和封装上的外部端子接触。系统中的压缩力提供好的电接触以通过探针尖端与外部端子的电连接而进行器件电测试，并能使外部端子变形以提高外部端子的平面度。
探针尖端能固定到由与所测封装中的互联衬底相同的材料制成的例如印刷电路板或插座衬底的衬底。在可选择的实施例中，探针尖端可以是形成在衬底上的焊盘或凸点。每个探针尖端可以包括平坦的接触区并平整化相应一个外部端子，同时提供到外部端子的电连接。具体地，具有宽度为端子之一的宽度的至少一半的平坦的接触区通常能提供足够的端子(例如焊球)平整，而不在端子顶部中形成凹陷。为了在探针衬底的热性质与封装的热性质不同时允许在宽的温度范围内进行测试，远离中心点的探针尖端可以具有比靠近中心点的探针尖端更大的面积。
本发明的另一实施例是测试工艺。测试工艺通常包括将包括一组带有图案的接触焊盘的印刷电路板连接到测试设备，其中所述图案与包括器件的封装的提高的端子相匹配。该工艺使封装与印刷电路板接触，使器件上的提高的端子与印刷电路板上的接触焊盘电连接。然后测试设备能够通过印刷电路板到封装的电连接测试器件。
本发明的再一实施例是封装测试系统。该测试系统包括：接触结构，具有带平坦接触表面的探针尖端；测试器，电连接到所述接触结构；和一机构，用于将所述平坦接触表面和封装上的端子或BGA压在一起。在一些实施例中，探针尖端可以是印刷电路板上的接触焊盘或凸点，且每个接触表面具有为相应一个端子宽度至少一半的宽度。
附图说明
图1A和1B示出了在常规半导体器件封装中的非平面外部端子；
图2是根据本发明实施例的封装测试设备的方框图；
图3A、3B、3C和3D示出了根据本发明的实施例的测试工艺，其提高了封装上的外部端子的平面度；
图4是根据本发明的实施例的探针的透视图，该探针用于测试和平面化待测封装的外部端子；
图5A和5B示出了根据本发明的实施例的探针，其在一温度范围内保持与测试下的封装对准。
在不同图中用相同的参考标号表示相似或相同的元件。
具体实施方式
根据本发明的一方面，测试工艺提高具有BGA的半导体器件封装的外部端子或类似外部端子的平面度。测试工艺可以采用具有至少使具有最高高度的封装端子变形的探针尖端的接触结构。结果，能减小封装端子高度的总体变化。
图2是根据本发明实施例的测试设备200的方框图，其改进了封装端子的平面度。测试设备200包括自动测试设备(ATE)210、具有测试板225的测试头220、包括插座衬底232和插座盖236的插座230。测试设备200电测试具有外端子255的封装250。
封装250可以包括任何类型的器件或包含但不限于存储芯片、控制器、处理器、特定用途集成电路(ASIC)的器件，或者任何类型的集成电路或单独器件。该器件可以通过任何期望的技术包括但不限于图1A所示的丝焊(wire bonding)或图1B所示的倒装芯片封装而连接到外部端子255。与外部端子255一样，封装250具有例如采用焊料回流工艺用于安装到印刷电路板或其他电子系统的金属凸点。在本发明的示范性实施例中，外部端子255形成球栅阵列(BGA)。对目前的器件封装，端子150典型地具有约500μm与约1000μm之间的平均高度，取决于阵列间距。端子150可以为例如焊球或包括例如层叠焊球的多金属层的复合结构、或者覆盖有焊料层、焊球、金、或金接线柱(gold stud)的铜或其他金属柱。
对于封装测试，作为插座衬底232一部分的探针尖端234排列成与封装250上的端子255相匹配的图案。探针尖端234可以是直接形成在插座衬底232上的金属探针，但插座衬底232还可以包括一个或多个用于提供探针尖端234与测试头220之间的电连接的独立的互联衬底或器件。
为了测试，封装250被插入插座230，外部端子255接触探针尖端234。然后插座盖236可以被足够的力挤压或操作以将封装250推向探针尖端234从而使端子255非弹性形变。然后ATE 210通过测试头220和探针尖端234施加电输入信号到端子255，并测量所得的输出信号从而判定器件或封装200中的器件是否起作用并提供所需的性能。
ATE 210、测试头220和测试板225可以是能够从包括AgilentTechnologies，Inc.、Teradyne，Inc.和LTX公司的很多供应商商业获得的标准测试设备。ATE 210一般以取决于器件或封装250中的器件类型的常规方式进行封装250中的器件的电测试。
根据本发明的一方面，探针尖端234具有有限的屈服量(compliancy)以利于封装测试过程中端子255的变形。插座衬底232可以为例如有凸点的或没有凸点的互联衬底或印刷电路板。这种互联衬底典型地由有机材料例如聚酰胺或其他绝缘材料制成，并包括将在互联衬底一侧的凸点或接触焊盘电连接到在互联衬底相对侧的接触焊盘和/或BGA的导电迹线(trace)。在互联衬底一侧的凸点或焊盘形成探针尖端234，其接触封装250的端子255用于电测试，并能施加足够的压力从而引起端子255的变形。在互联衬底相对侧的BGA或其他端子通过测试板225提供到测试头220和ATE 210的电连接。
包括探针尖端234的插座230和插座衬底232可以是一个同质的/集成结构或独立元件。在一个实施例中，探针尖端234位于作为插座230的可移除部分而贴附的独立衬底上。这允许使用具有用于测试不同封装的不同探针尖端234的插座230。具有可替换探针尖端234的插座230还具有允许快速替换损坏的探针尖端使得ATE 210的故障时间最小化的优点。
插座衬底232可以刚性安装或弹簧安装在插座230中以向探针尖端240的整体提供有限的屈服量。屈服量可以从非屈服或刚性安装的0到弹簧安装的约15密耳(mil)或以上的范围变化。在测试中期望的端子255的变形或平面化，如下面将要描述的，通常控制固定的或屈服安装(compliantmounting)的选择、屈服安装的最大移动距离、弹簧或其他可压缩结构的数目、和在插座衬底232的屈服安装中的可压缩结构的弹簧常数或模量。
可以使用印刷电路板技术生产的探针尖端234具有容易配置以匹配特定封装的优点。小型和非屈服探针尖端234的另一优点是与针、弹簧或悬臂探针相比的耐用性。探针尖端234还可以具有相对大的平坦接触面积，如下所述。平坦接触面积，除了在使用和清洁时不容易被损坏外，还没有吸附并容纳粒子的突起或尖点。结果，即使在不进行清洁而延长使用后，探针尖端234也可以继续向被测封装提供低接触电阻。
在测试设备200中，例如插座盖236上的压板的机械系统产生压力，该压力提供好的电连接并引起探针尖端234在封装250手动插入插座230中后使端子255变形。或者，测试操作系统可以包括拾取封装250并将封装250插入插座230的自动机械臂或系统。同时，自动系统可以向封装250施加压力以非弹性变形，并提高端子255的平面度。在测试后，测试操作系统将好的封装移动到运输盘(shipping tray)或运输介质用于随后的运输。
图3A到3D示出了根据本发明实施例的测试和平面化过程。图3A示出了在测试前封装300的一部分。封装300包括其上安装有器件或多个器件(未示出)的互联衬底310。封装300的外部端子320、322和324可以是焊球、金属柱或其他导电结构。这样的端子通常设置在球栅阵列(BGA)中。理想地，所有的外部端子320、322和324相对于参考平面升高到相同的高度。然而，在示出的封装300中，制造中的变化引起了一些端子322短于最高端子320。此外，互联衬底310的翘曲也改变端子320、322和324的相对高度。在图3A的范例中，端子322和324的顶从最高端子320的顶处的平面分别偏离Z1和Z2。如果偏离Z1或Z2太大，在将封装300贴附到印刷电路板或其他平面电子系统时会导致弱的或有缺陷的连接。
图3B示出了根据具有平坦探针尖端332的发明实施例的包括测试衬底330的系统。平坦探针尖端332优选具有端子320、322和324直径的至少一半的宽度。在本发明的一个实施例中，测试衬底330是印刷电路板且探针尖端332是印刷电路板表面上的接触焊盘或金属迹线。探针尖端332应该由能在施加端子320、322和324的非弹性形变所需的力时避免非弹性形变的金属制成。当器件端子包括有延展性的材料例如焊料时，例如铜的材料适合于探针尖端332。
图3B示出了与衬底330表面相平的探针尖端332，但探针尖端332可以升高到测试衬底330表面以上或者甚至相对于衬底330表面的剩余部分凹入。然而，在封装300的测试或调节中，测试衬底330应该允许探针尖端332的底部与互联衬底310表面达到期望的分离。
为了测试，测试系统驱动封装300和/或衬底330，使得探针尖端332的底部至少接触相应的电端子320、322和324中的一些(例如，直到探针尖端332到达包括最高外部端子320的顶部的平面)。在图3B中，衬底330处于相应于包含具有最高高度的端子320的顶点的平面的高度H1，且一些探针尖端332与封装的相应外部端子322和324之间没有进行好的电接触。
然后测试设备进一步驱动衬底310和330，使之更靠近一段过度移动距离(overtravel distance)而形成分离距离H2，如图3C所示。此过程平坦化较高的外部端子320并向封装300的端子320、322和324提供好的电连接。标准测试设备350可以使用通过衬底330中的探针尖端332和迹线334传输的电信号而测试封装300。
测试工艺使端子320、322和324非弹性变形。因此，当如图3D所示测试衬底330从与封装300的接触中缩回时，平坦化的端子340、342和344更均匀地具有同样高度H3。这样端子340、342和344的顶部具有比端子320、322和324更好的平面度，且当把被探测的封装贴附到印刷电路板时，提高的平面度可以提高结合完整性(joint integrity)。
过度移动距离Z3通常在每个端子320、322和324至少必须足以提供低的接触电阻以允许封装的电测试。即使小的过度移动距离Z3(例如，电测试所需的最小过度移动)通常也导致最大端子的平坦化，提高端子的总体平面度，且因此提高在随后使用封装300组装的系统中互联节点的完整性。较大的过度移动可以进一步提高平坦度，直到过度移动距离Z3向所有端子320、322和324提供一些非弹性平坦化。在每个端子至少部分平坦化的点之后，端子340、342和344的平坦度的变化取决于平坦度的变化和探针尖端332的屈服量。探针尖端332可以在制造过程中采用精密工艺例如化学机械抛光(CMP)而平坦化，使得在测试后端子平面度的变化小。
图4示出了根据本发明的实施例的插座衬底400的透视图，其具有形成在印刷电路板410的接触焊盘414或迹线上的探针尖端412。迹线或通路孔(未示出)将焊盘414连接到位于印刷电路板410的相对侧面上的相应端子416。端子416用于连接到测试设备，例如到标准测试板或标准测试头。
在本发明的示范性实施例中，印刷电路板410由绝缘材料例如包含由例如铜或铝的金属制成的导电迹线的聚酰亚胺制成。板410可以具有适合测试设备中的插座的尺寸，但具有匹配待测封装上的端子(例如BGA)的图案的接触焊盘414。这种BGA目前具有1或2mm(例如1.7mm)的公共格栅间距。探针尖端412可以形成为具有0到约250μm之间高度的例如铝、铜、铂、铑或锡-铅的金属或者导电环氧树脂或有机材料柱。如上所述，例如CMP的工艺能平面化探针尖端412的顶部。每个探针尖端412的面积或直径通常取决于被测封装的外部端子的尺寸。对于包含约800μm直径的焊球的BGA，期望探针尖端412具有约400μm或更大的直径。
根据本发明的一方面，板410的材料可以选择为匹配待测封装中的互联衬底的热性质。因此，衬底400上在一个温度下匹配被测封装上的外部端子图案的探针尖端412的图案，在升高的温度下也匹配外部端子的图案。或者，如果板410和互联衬底的材料不同，探针尖端412(和焊盘414)的图案可以设计为在任何期望测试温度下匹配封装端子的图案。
根据本发明的另一方面，即使封装和探针具有不同的热性质，在一个探针卡上的探针尖端的图案或尺寸与封装端子在宽的温度范围内正常接触。图5A和5B示出了探针510，其具有随着距探针510中心的距离而尺寸增加的探针尖端511、512和513。为了探测，探针510中心与封装520的中心对准。图5A示出了在第一温度(例如室温)封装520的外部端子522如何与探针尖端511、512和513对准。可以在升高的温度(例如在120℃)进行“所处温度(at-temperature)”测试。结果，封装520的热膨胀可能与探针510的热膨胀由于它们各自热膨胀系数的不同而不同。通常，封装520的不均匀膨胀(differential expansion)会相对于相应探针尖端511、512或513而移动每个端子522，移动量与端子522和封装520中心之间的距离成比例。为了补偿不均匀膨胀，焊盘511、512和513在相应端子522的位置范围上方延伸，使得探针511、512和513的部分即使在图5B所示的升高的温度下也保持与相应端子522对准。
图5A和5B示出了焊盘面积随距离探针510中心的距离增加的实施例。或者，焊盘511、512和513可以都制成与最大焊盘513相同的尺寸。
虽然参照具体实施例描述了本发明，该描述仅作为本发明应用的范例，而不应理解为限制。公开的实施例的特点的各种改动和组合仍然在由权利要求所限定的本发明的范畴内。

Claims (17)

1.一种用于测试包含器件的封装的工艺，包括：
使探针尖端与封装上的外部端子相接触；
使用所述探针尖端使所述外部端子非弹性变形，以提高所述外部端子的平面度；和
通过所述探针尖端到所述外部端子的电连接而电测试所述器件。
2.如权利要求1所述的工艺，其中使所述探针尖端与所述外部端子接触包括将所述封装插入插座。
3.如权利要求2所述的工艺，其中使用所述探针尖端包括在所述插座中时向所述封装施加压力，从而所述探针尖端使所述外部端子变形。
4.如权利要求1、2或3所述的工艺，其中每个探针尖端具有平坦的接触区域，并平坦化相应的一个外部端子，同时提供到所述外部端子的电连接。
5.如权利要求4所述的工艺，其中所述平坦接触区域具有端子之一的宽度的至少一半的宽度。
6.如权利要求1所述的工艺，其中所述探针尖端固定到衬底。
7.如权利要求6所述的工艺，其中所述衬底是印刷电路板。
8.如权利要求6或7所述的工艺，其中所述探针尖端包括设置在所述印刷电路板表面上的结合焊盘。
9.如权利要求7所述的工艺，其中所述探针尖端包括设置在所述印刷电路板表面上的凸点。
10.如权利要求1所述的工艺，其中所述探针尖端具有适应所述外部端子图案的相对热膨胀的尺寸。
11.如权利要求1所述的工艺，其中所述外部端子形成球栅阵列。
12.一种封装测试系统，包括：
衬底；
探针尖端，位于所述衬底上，并具有平坦接触表面；
测试器，电连接到所述探针尖端；和
机构，适于以足以使封装的外部端子非弹性变形的力将所述封装的外部端子压在所述探针尖端上并提高所述外部端子的平面度。
13.如权利要求12所述的系统，其中每个接触表面具有为相应一个外部端子的宽度至少一半的宽度。
14.如权利要求12或13所述的系统，其中所述衬底包括印刷电路板，该印刷电路板具有与所述封装的外部端子图案相匹配的图案的接触焊盘。
15.如权利要求14所述的系统，其中所述探针尖端包括所述印刷电路板的接触焊盘。
16.如权利要求14所述的系统，其中所述探针尖端包括所述印刷电路板上的凸点。
17.如权利要求12所述的系统，其中所述探针尖端具有适应所述外部端子图案的相对热膨胀的尺寸。
CN2004800151275A 2003-05-01 2004-04-27 封装测试工艺、探测工艺及封装测试系统 Expired - Fee Related CN1798977B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US10/428,572 US6984996B2 (en) 2003-05-01 2003-05-01 Wafer probing that conditions devices for flip-chip bonding
US10/428,572 2003-05-01
US10/718,503 2003-11-19
US10/718,503 US6975127B2 (en) 2003-05-01 2003-11-19 Planarizing and testing of BGA packages
PCT/US2004/013135 WO2004099792A2 (en) 2003-05-01 2004-04-27 Planarizing and testing of bga packages

Publications (2)

Publication Number Publication Date
CN1798977A CN1798977A (zh) 2006-07-05
CN1798977B true CN1798977B (zh) 2010-06-09

Family

ID=33310437

Family Applications (2)

Application Number Title Priority Date Filing Date
CN2004800151275A Expired - Fee Related CN1798977B (zh) 2003-05-01 2004-04-27 封装测试工艺、探测工艺及封装测试系统
CNB2004800156851A Expired - Fee Related CN100514751C (zh) 2003-05-01 2004-04-27 采用匹配装置的器件探测

Family Applications After (1)

Application Number Title Priority Date Filing Date
CNB2004800156851A Expired - Fee Related CN100514751C (zh) 2003-05-01 2004-04-27 采用匹配装置的器件探测

Country Status (3)

Country Link
US (4) US6984996B2 (zh)
CN (2) CN1798977B (zh)
TW (1) TWI315898B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI585426B (zh) * 2013-05-06 2017-06-01 三星顯示器有限公司 電子裝置之基板及包含其之電子裝置

Families Citing this family (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100714752B1 (ko) * 2002-04-25 2007-05-07 가부시키가이샤 아드반테스트 전자부품 시험장치
TWI292196B (en) * 2002-09-30 2008-01-01 Via Tech Inc Flip chip test structure
US20040239350A1 (en) * 2003-05-30 2004-12-02 Nagar Mohan R. Novel solution for low cost, speedy probe cards
DE10345377B4 (de) * 2003-09-30 2009-07-30 Qimonda Ag Halbleitermodul und Verfahren zur Herstellung eines Halbleitermoduls
US20050073605A1 (en) * 2003-10-06 2005-04-07 Burns Jeffrey H. Integrated optical filter
US20050289415A1 (en) * 2004-06-24 2005-12-29 Celerity Research, Inc. Intelligent probe chips/heads
JP2006156544A (ja) * 2004-11-26 2006-06-15 Denso Corp 基板の実装構造およびその実装方法
US7446542B2 (en) * 2005-03-04 2008-11-04 Omniprobe, Inc. Apparatus and method for automated stress testing of flip-chip packages
US7492146B2 (en) * 2005-05-16 2009-02-17 Teradyne, Inc. Impedance controlled via structure
US8436636B2 (en) * 2006-10-10 2013-05-07 Apple Inc. Methods and apparatuses for testing circuit boards
US8362793B2 (en) * 2006-11-07 2013-01-29 Apple Inc. Circuit boards including removable test point portions and configurable testing platforms
TW200918917A (en) * 2007-10-16 2009-05-01 Compal Electronics Inc Testing probe and electrical connection method using the same
US8131531B2 (en) * 2007-11-30 2012-03-06 Verigy (Singapore) Pte. Ltd. System and method for simulating a semiconductor wafer prober and a class memory test handler
US8056025B1 (en) * 2008-02-21 2011-11-08 Altera Corporation Integration of open space/dummy metal at CAD for physical debug of new silicon
JP5135585B2 (ja) * 2008-07-25 2013-02-06 セイコーインスツル株式会社 サーマルヘッドの製造方法
US20100044416A1 (en) * 2008-08-21 2010-02-25 Nec Corporation Method of manufacturing electronic components having bump
WO2010038433A1 (ja) * 2008-09-30 2010-04-08 ローム株式会社 プローブカードの製造方法、プローブカード、半導体装置の製造方法およびプローブの形成方法
US9110128B1 (en) * 2008-10-03 2015-08-18 Altera Corporation IC package for pin counts less than test requirements
CN102422726B (zh) 2009-03-10 2015-07-01 约翰国际有限公司 用于微电路测试器的导电引脚
WO2010109740A1 (ja) * 2009-03-27 2010-09-30 株式会社アドバンテスト 試験装置、試験方法および製造方法
US20130002285A1 (en) 2010-03-10 2013-01-03 Johnstech International Corporation Electrically Conductive Pins For Microcircuit Tester
US7987591B2 (en) * 2009-08-13 2011-08-02 International Business Machines Corporation Method of forming silicon chicklet pedestal
US8253431B2 (en) * 2010-05-20 2012-08-28 Advanced Semiconductor Engineering, Inc. Apparatus and method for testing non-contact pads of a semiconductor device to be tested
US9007082B2 (en) 2010-09-07 2015-04-14 Johnstech International Corporation Electrically conductive pins for microcircuit tester
TWI534432B (zh) 2010-09-07 2016-05-21 瓊斯科技國際公司 用於微電路測試器之電氣傳導針腳
KR101109401B1 (ko) 2010-10-05 2012-01-30 삼성전기주식회사 기판의 코이닝-전기검사 장치
CN102288858A (zh) * 2011-05-19 2011-12-21 昆山鑫立电子科技有限公司 一种用于印制电路板的检测装置
WO2013005076A1 (en) * 2011-07-05 2013-01-10 Nokia Corporation Apparatus, system, method and computer program for testing an electrical connection
CN103730376B (zh) * 2012-10-15 2018-04-03 华邦电子股份有限公司 封装测试方法
CN103779250B (zh) * 2012-10-22 2017-02-15 展讯通信（上海）有限公司 用于倒装芯片的电学测试的装置和方法
US9000793B2 (en) * 2012-11-15 2015-04-07 Advantest America, Inc. Fine pitch probes for semiconductor testing, and a method to fabricate and assemble same
US9207275B2 (en) * 2012-12-14 2015-12-08 International Business Machines Corporation Interconnect solder bumps for die testing
CN103926430B (zh) * 2014-04-23 2016-09-21 华进半导体封装先导技术研发中心有限公司 一种硅通孔转接板测试方法
US20170023617A1 (en) * 2015-06-10 2017-01-26 Translarity, Inc. Shaping of contact structures for semiconductor test, and associated systems and methods
CN104914339A (zh) * 2015-06-10 2015-09-16 中国航天科技集团公司第九研究院第七七一研究所 一种面向ate机台的高速测试系统及其加工方法
TWI593982B (zh) * 2016-03-04 2017-08-01 中華精測科技股份有限公司 探針卡檢測設備
US10001508B2 (en) 2016-06-17 2018-06-19 International Business Machines Corporation Integrated self-coining probe
KR102252595B1 (ko) * 2017-04-18 2021-05-17 삼성전자주식회사 프로브 및 이를 포함하는 프로브 카드
US20180358321A1 (en) * 2017-06-13 2018-12-13 International Business Machines Corporation Pressing solder bumps to match probe profile during wafer level testing
CN109115391A (zh) * 2017-06-26 2019-01-01 上海微联传感科技有限公司 一种mems压力传感器
TWI668058B (zh) * 2017-07-18 2019-08-11 漢民測試系統股份有限公司 探針清潔裝置
US10269611B1 (en) * 2017-11-30 2019-04-23 Taiwan Semiconductor Manufacturing Company, Ltd. Method and apparatus for bonding semiconductor devices
CN109900931B (zh) * 2017-12-08 2021-03-30 京元电子股份有限公司 半导体组件测试连接接口
CN110007117A (zh) * 2018-01-05 2019-07-12 旺矽科技股份有限公司 探针卡
KR102457527B1 (ko) * 2018-01-25 2022-10-21 한화정밀기계 주식회사 플립 칩의 플럭스 도포 상태 검사 방법
CN108710009A (zh) * 2018-08-02 2018-10-26 上海泽丰半导体科技有限公司 一种悬臂式探针卡
CN112924844A (zh) * 2019-12-06 2021-06-08 迪科特测试科技(苏州)有限公司 探测装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5453701A (en) * 1992-12-23 1995-09-26 Honeywell Inc. Bare die test and burn-in device
US6344684B1 (en) * 2000-07-06 2002-02-05 Advanced Micro Devices, Inc. Multi-layered pin grid array interposer apparatus and method for testing semiconductor devices having a non-pin grid array footprint

Family Cites Families (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4585991A (en) * 1982-06-03 1986-04-29 Texas Instruments Incorporated Solid state multiprobe testing apparatus
US4916002A (en) * 1989-01-13 1990-04-10 The Board Of Trustees Of The Leland Jr. University Microcasting of microminiature tips
US5055778A (en) * 1989-10-02 1991-10-08 Nihon Denshizairyo Kabushiki Kaisha Probe card in which contact pressure and relative position of each probe end are correctly maintained
US5177439A (en) * 1991-08-30 1993-01-05 U.S. Philips Corporation Probe card for testing unencapsulated semiconductor devices
US5289631A (en) * 1992-03-04 1994-03-01 Mcnc Method for testing, burn-in, and/or programming of integrated circuit chips
KR970010656B1 (ko) * 1992-09-01 1997-06-30 마쯔시다 덴기 산교 가부시끼가이샤 반도체 테스트 장치, 반도체 테스트 회로칩 및 프로브 카드
JP2710544B2 (ja) * 1993-09-30 1998-02-10 インターナショナル・ビジネス・マシーンズ・コーポレイション プローブ構造、プローブ構造の形成方法
US6064213A (en) * 1993-11-16 2000-05-16 Formfactor, Inc. Wafer-level burn-in and test
KR100248569B1 (ko) 1993-12-22 2000-03-15 히가시 데쓰로 프로우브장치
US5513430A (en) 1994-08-19 1996-05-07 Motorola, Inc. Method for manufacturing a probe
JPH0883825A (ja) * 1994-09-09 1996-03-26 Tokyo Electron Ltd プローブ装置
US5808474A (en) * 1994-11-30 1998-09-15 Lsi Logic Corporation Test socket for testing integrated circuit packages
US5828225A (en) 1995-07-05 1998-10-27 Tokyo Electron Limited Semiconductor wafer probing apparatus
JPH09321102A (ja) 1996-05-31 1997-12-12 Tokyo Electron Ltd 検査装置
US5909123A (en) 1996-11-08 1999-06-01 W. L. Gore & Associates, Inc. Method for performing reliability screening and burn-in of semi-conductor wafers
US6551844B1 (en) * 1997-01-15 2003-04-22 Formfactor, Inc. Test assembly including a test die for testing a semiconductor product die
US6060891A (en) 1997-02-11 2000-05-09 Micron Technology, Inc. Probe card for semiconductor wafers and method and system for testing wafers
US6028437A (en) * 1997-05-19 2000-02-22 Si Diamond Technology, Inc. Probe head assembly
US6285201B1 (en) * 1997-10-06 2001-09-04 Micron Technology, Inc. Method and apparatus for capacitively testing a semiconductor die
US6048750A (en) * 1997-11-24 2000-04-11 Micron Technology, Inc. Method for aligning and connecting semiconductor components to substrates
US6080650A (en) * 1998-02-04 2000-06-27 Texas Instruments Incorporated Method and apparatus for attaching particles to a substrate
US6426636B1 (en) 1998-02-11 2002-07-30 International Business Machines Corporation Wafer probe interface arrangement with nonresilient probe elements and support structure
US6246250B1 (en) * 1998-05-11 2001-06-12 Micron Technology, Inc. Probe card having on-board multiplex circuitry for expanding tester resources
US6552555B1 (en) 1998-11-19 2003-04-22 Custom One Design, Inc. Integrated circuit testing apparatus
US6456099B1 (en) * 1998-12-31 2002-09-24 Formfactor, Inc. Special contact points for accessing internal circuitry of an integrated circuit
JP2001007165A (ja) * 1999-06-21 2001-01-12 Mitsubishi Electric Corp プローブカード装置
US6249136B1 (en) * 1999-06-28 2001-06-19 Advanced Micro Devices, Inc. Bottom side C4 bumps for integrated circuits
US6400173B1 (en) 1999-11-19 2002-06-04 Hitachi, Ltd. Test system and manufacturing of semiconductor device
US6426637B1 (en) 1999-12-21 2002-07-30 Cerprobe Corporation Alignment guide and signal transmission apparatus and method for spring contact probe needles
US6563215B1 (en) * 2000-01-10 2003-05-13 Micron Technology, Inc. Silicon carbide interconnect for semiconductor components and method of fabrication
US6426638B1 (en) * 2000-05-02 2002-07-30 Decision Track Llc Compliant probe apparatus
US6379982B1 (en) * 2000-08-17 2002-04-30 Micron Technology, Inc. Wafer on wafer packaging and method of fabrication for full-wafer burn-in and testing
US6695623B2 (en) * 2001-05-31 2004-02-24 International Business Machines Corporation Enhanced electrical/mechanical connection for electronic devices
US6912778B2 (en) * 2001-07-19 2005-07-05 Micron Technology, Inc. Methods of fabricating full-wafer silicon probe cards for burn-in and testing of semiconductor devices
US6621710B1 (en) 2002-07-19 2003-09-16 Chipmos Technologies (Bermuda) Ltd. Modular probe card assembly
US7112975B1 (en) * 2003-03-26 2006-09-26 Cypress Semiconductor Corporation Advanced probe card and method of fabricating same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5453701A (en) * 1992-12-23 1995-09-26 Honeywell Inc. Bare die test and burn-in device
US6344684B1 (en) * 2000-07-06 2002-02-05 Advanced Micro Devices, Inc. Multi-layered pin grid array interposer apparatus and method for testing semiconductor devices having a non-pin grid array footprint

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI585426B (zh) * 2013-05-06 2017-06-01 三星顯示器有限公司 電子裝置之基板及包含其之電子裝置

Also Published As

Publication number Publication date
US20040217767A1 (en) 2004-11-04
CN1798977A (zh) 2006-07-05
TW200633108A (en) 2006-09-16
US6975127B2 (en) 2005-12-13
US7405581B2 (en) 2008-07-29
US20040217769A1 (en) 2004-11-04
US20040217770A1 (en) 2004-11-04
CN1802775A (zh) 2006-07-12
US6984996B2 (en) 2006-01-10
TWI315898B (en) 2009-10-11
US20050231222A1 (en) 2005-10-20
CN100514751C (zh) 2009-07-15

Similar Documents

Publication Publication Date Title
CN1798977B (zh) 封装测试工艺、探测工艺及封装测试系统
US7898276B2 (en) Probe card with stacked substrate
US7145354B2 (en) Resilient probes for electrical testing
KR20000062209A (ko) Ｂｇａ 패키지의 전기적 검사를 위한 소켓 및 이를 이용한검사방법
US20060125501A1 (en) Modularized probe head
US7733104B2 (en) Low force interconnects for probe cards
WO2004099793A2 (en) Device probing using a matching device
KR100548803B1 (ko) 프로브 카드의 프로브 핀 블록
KR100679167B1 (ko) 동축케이블을 이용한 반도체 웨이퍼 테스트용 프로브 카드
KR101260409B1 (ko) 프로브 카드 및 반도체 디바이스 테스트 소켓
JP4556023B2 (ja) システムインパッケージ試験検査装置および試験検査方法
TWI241669B (en) Planarizing and testing of BGA packages
JP2885202B2 (ja) 半導体パッケージ用検査治具
KR20010076322A (ko) 접촉 돌기를 구비한 접촉 구조물
US6888158B2 (en) Bare chip carrier and method for manufacturing semiconductor device using the bare chip carrier
KR102518123B1 (ko) 전자 부품 검사용 소켓 및 소켓 핀
JP2005127961A (ja) テスト用基板及びそれを使用したテスト装置
KR20230031646A (ko) 신호 전송 커넥터
JP2024051858A (ja) 半導体装置、土台側の半導体チップ及び貼付け側の半導体チップ
JP5702068B2 (ja) 半導体検査用プローブカードおよびその製造方法
JPH10104301A (ja) パッケージ基板の検査方法
KR20090000862A (ko) 고속 대응용 프로브 카드
KR20050038933A (ko) 볼 그리드 어레이용 테스트 소켓
JP2003084039A (ja) 半導体検査装置の製造方法および半導体検査装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100609

Termination date: 20130427