JP2001007165A - プローブカード装置 - Google Patents

プローブカード装置

Info

Publication number
JP2001007165A
JP2001007165A JP11173832A JP17383299A JP2001007165A JP 2001007165 A JP2001007165 A JP 2001007165A JP 11173832 A JP11173832 A JP 11173832A JP 17383299 A JP17383299 A JP 17383299A JP 2001007165 A JP2001007165 A JP 2001007165A
Authority
JP
Japan
Prior art keywords
substrate
probe
board
measured
probe card
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP11173832A
Other languages
English (en)
Inventor
Junko Komori
純子 小守
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP11173832A priority Critical patent/JP2001007165A/ja
Priority to US09/484,411 priority patent/US6480012B1/en
Publication of JP2001007165A publication Critical patent/JP2001007165A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26Testing of individual semiconductor devices
    • G01R31/27Testing of devices without physical removal from the circuit of which they form part, e.g. compensating for effects surrounding elements
    • G01R31/275Testing of devices without physical removal from the circuit of which they form part, e.g. compensating for effects surrounding elements for testing individual semiconductor components within integrated circuits

Abstract

(57)【要約】 【課題】 被測定用半導体基板に形成された複数の半導
体装置のパッドと確実に電気的に接続されるプローブカ
ードウェハを備えたプローブカード装置を提供する。 【解決手段】 プローブカード装置は、絶縁物ボード2
と、複数のバンプ21が配設され、被測定用ウェハと同
じ材質からなるプローブカードウェハ1とを備えてい
る。プローブカードウェハ1には、被測定用ウェハを真
空吸着するために、被測定用ウェハとプローブカードウ
ェハ1との間をシールするスペーサ3と、真空引きのた
めのウェハ貫通孔16が形成されている。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明はプローブカード装置
に関し、特に、ウェハに形成された複数の半導体装置を
ウエハに形成された状態で検査することのできるプロー
ブカード装置に関するものである。
【0002】
【従来の技術】半導体装置の信頼性を向上するために、
出荷前の半導体装置において、電源電圧を通常の使用状
態よりも上げて動作させたり、半導体装置の周辺温度を
通常の使用温度よりも厳しい状態で動作させたり、また
はその状態を保持することにより、初期故障を起こす半
導体装置を除去する検査が行なわれている。この検査
は、バーンインと呼ばれている。
【0003】次に、そのバーンインを行うための従来の
バーンイン装置について説明する。バーンイン装置に
は、半導体装置がウェハに形成された状態でバーンイン
を行うための装置と、ウェハに形成された半導体装置を
アセンブリした状態でバーンインを行うための装置があ
る。
【0004】ここでは、前者のバーンイン装置について
説明する。図17を参照して、半導体装置が形成された
被測定用ウェハ101がウェハプローバ105に載置さ
れる。その被測定用ウェハ101に対向するように、バ
ーンインボード102が配設される。バーンインボード
102は、テストヘッド106および信号ケーブル10
7を介してテスタ108と電気的に接続されている。
【0005】そのバーンインボード102には、図18
に示すように、半導体装置に形成された複数の電極(パ
ッド)とそれぞれ接触する複数のボード針103と、テ
ストヘッドと電気的に接続されるボードコネクトピン1
04が設けられている。
【0006】また、図19に示すように、バーンインの
処理の能力を上げるために、個々の半導体装置に対応す
る1連のボード針103の組を複数組備えたバーンイン
ボード102も用いられる。従来のバーンイン装置は上
記のように構成されていた。
【0007】
【発明が解決しようとする課題】しかしながら、従来の
バーンイン装置では、以下に示すような問題点があっ
た。バーンインボード102は、ガラスエポキシ樹脂ま
たはポリイミド樹脂等から形成されているのに対して、
被測定用ウェハ101は一般にシリコンから形成されて
おり、両者の熱膨張率が異なる。
【0008】このため、温度を上げてバーンインを行う
と、バーンインボード102と被測定用ウェハ101と
の熱膨張率の差によって、被測定用ウェハ101の面に
おいてボード針103が半導体装置の所定のパッドから
ずれてしまうことがあった。
【0009】また、バーンインボード102の反りと被
測定用ウェハ101の反りとの違いから、ボード針10
3が半導体装置のパッドから浮いてしまうことがあっ
た。その結果、バーンインを良好に行なうことができな
いという問題点があった。
【0010】本発明は、上記問題点を解決するためにな
されたものであり、その目的は、被測定用半導体基板に
形成された半導体装置の所定の電極に確実に接触して、
バーンインを良好に行なうことのできるプローブカード
装置を提供することである。
【0011】
【課題を解決するための手段】本発明に係るプローブカ
ード装置は、被測定用基板上に形成された複数の半導体
装置を検査するためのプローブカード装置であって、被
測定用基板と対向するように配置され、半導体装置と電
気的に接触する複数のプローブ電極が配設された、被測
定用基板と同じ材質からなるプローブ基板を備えてい
る。そのプローブ基板は、第1のシール部材と基板貫通
孔とを有している。第1のシール部材は、被測定用基板
を真空吸着するために被測定用基板と対向する一方の面
に設けられ、被測定用基板とプローブ基板との間をシー
ルする。基板貫通孔は、真空引きのためにプローブ基板
を貫通している。
【0012】この構成によれば、プローブ基板は、被測
定用基板と同じ材質からなるため、プローブ基板と被測
定用基板の熱膨張率が同じになる。これによって、検査
の際の温度の上昇に対しても、プローブ基板に形成され
た複数のプローブ電極とそのプローブ電極に対応する被
測定用基板上に形成された半導体装置の所定の電極とが
相対的にずれることがなくなる。その結果、プローブ電
極と所定の電極とがそれぞれ確実に接触して、半導体装
置の検査が良好に行なわれる。
【0013】好ましくは、プローブ基板の一方の面と反
対側の他方の面には、検査の際に被測定用基板と反りを
合せるための膜が形成されている。
【0014】この場合には、検査の際に、プローブ基板
と被測定用基板との間隔が被測定基板面内においてほぼ
一定になる。その結果、プローブ基板に形成された複数
のプローブ電極と半導体装置の電極とが離れてしまうこ
とがなくなり、両者がさらに確実に接触する。
【0015】また好ましくは、プローブ基板の一方の面
には、ダイシングラインによって区切られた複数のパタ
ーンが形成され、基板貫通孔はそのダイシングラインの
領域に形成されている。
【0016】この場合には、被測定用基板を真空吸着す
るために、プローブ基板と被測定用基板との間にある空
気を脱気する際の流動抵抗が緩和されて、効率よく均一
に真空引きすることができる。その結果、被測定用基板
を均一に吸着することができる。
【0017】好ましくは、パターンの1ショット分のサ
イズは、被検査用基板に形成された半導体装置の1ショ
ット分のサイズと異なっている。
【0018】この場合には、被測定用基板の反りに合わ
せて、プローブ基板のプローブ電極を被測定用基板に形
成された半導体装置の所定の電極に確実に接触させるこ
とができる。すなわち、被測定用基板がプローブ基板の
側とは反対の側に向かって凸になるように反っている場
合には、パターンの1ショット分のサイズを、半導体装
置の1ショット分のサイズよりも小さくすることで、両
者の電極を確実に接触させることができる。一方、被測
定用基板がプローブ基板の側に向かって凸になるように
反っている場合には、パターンの1ショット分のサイズ
を、半導体装置の1ショット分のサイズよりも大きくす
ることで、両者の電極を確実に接触させることができ
る。
【0019】また好ましくは、プローブ基板のパターン
には、少なくとも2層の配線層が設けられている。
【0020】この場合には、プローブ基板に形成された
パターンの自由度が向上する。また、半導体装置を検査
するために十分な電流を安定して供給することができ
る。
【0021】また好ましくは、プローブ基板のパターン
には、被測定用基板を検査する際に使用する所定の回路
部パターンを含んでいる。その所定の回路部パターンと
して、電源発生回路、クロック信号発生回路、テスト回
路またはカウンタ回路を含んでいる。
【0022】この場合には、たとえば半導体装置の特定
部分の故障を早期に発見したり、半導体装置をより高速
で動作させることができる。これにより、初期故障を起
こす半導体装置を早期に除去することができる。また、
半導体装置の故障率や故障箇所のデータを収集して、半
導体装置の品質管理を容易に行なうことができる。
【0023】好ましくは、プローブ基板に形成されたプ
ローブ電極はバンプ電極を含んでいる。
【0024】この場合には、被測定用基板に形成された
半導体装置の所定の電極へのダメージを抑えることがで
きる。これにより、半導体装置の所定の電極として、ワ
イヤがボンディングされるパッド電極が適用される場合
には、パッド電極へのワイヤボンディング不良をなくす
ことができる。
【0025】また好ましくは、プローブ基板に形成され
た第1のシール部材は、プローブ基板の外周近傍に沿っ
て形成されたリング状絶縁膜を含んでいる。
【0026】この場合には、リング状絶縁膜が被測定用
基板の外周近傍に接触して、被測定用基板を確実に真空
吸着することができる。
【0027】また好ましくは、プローブ基板には、被測
定用基板との位置合せのために、半導体装置に形成され
たアライメントマークに対応する基板側アライメントマ
ークが少なくとも2ヵ所形成されている。
【0028】この場合には、被測定用基板を真空吸着す
る際に、被測定用基板に対してプローブ基板を容易に位
置合せすることができる。
【0029】さらに好ましくは、基板側アライメントマ
ークのサイズと、半導体装置に形成されたアライメント
マークのサイズとは異なり、基板側アライメントマーク
および半導体装置に形成されたアライメントマークのう
ち、サイズの大きい方のアライメントマークは赤外線を
反射する材質から形成され、サイズの小さい方のアライ
メントマークは赤外線に対して不透明または半透明な材
質からなる。
【0030】この場合には、赤外線をスキャンさせて、
サイズの大きいアライメントマークで反射された赤外線
を観測し、その反射した赤外線が、サイズの小さいアラ
イメントマークに遮られる位置関係から、被測定用基板
に対するプローブ基板の位置決めを容易に行なうことが
できる。
【0031】好ましくは、プローブ基板の他方の面に対
向するように配置される絶縁物ボードをさらに備えてい
る。その絶縁物ボードおよびプローブ基板の対向する面
の少なくとも一方には、プローブ基板と被測定用基板と
を真空吸着するために、プローブ基板と絶縁物ボードと
の間をシールする第2のシール部材が設けられ、絶縁部
ボードは、基板貫通孔を介して被測定用基板を真空引き
するためのボード貫通孔を有している。
【0032】この場合には、絶縁物ボードと被測定用基
板との間にプローブ基板を介在させて検査が行なわれ
る。この際に、検査に必要なテスタに接続されたケーブ
ルを直接プローブ基板に接続することなく、絶縁物ボー
ドに接続することができ、プローブ基板の取扱いが容易
になる。
【0033】また好ましくは、第2のシール部材で囲ま
れる絶縁物ボードの面には溝が形成されている。
【0034】この場合には、プローブ基板を介して被測
定用基板を真空吸着するために、絶縁物ボードとプロー
ブ基板との間にある空気を脱気する際の流動抵抗が緩和
されて、効率よく均一に真空引きでき、プローブ基板お
よび被測定用基板を均一に吸着することができる。
【0035】さらに好ましくは、第2のシール部材は、
プローブ基板の外周近傍に沿って形成された基板側リン
グ状電極と、絶縁物ボードに形成され、基板側リング状
電極に接触するボード側リング状電極とを含んでいる。
【0036】この場合には、両リング状電極によりシー
ルを兼ねることができ、シールのためのみの部材をプロ
ーブ基板や絶縁物ボードに設ける必要がなくなる。
【0037】また好ましくは、プローブ基板はプローブ
電極と電気的に接触される基板側電極を有し、絶縁物ボ
ードは、基板側電極と接触するボード側電極を有してい
る。
【0038】この場合には、検査装置のケーブルがボー
ド側電極、基板側電極を介してプローブ基板に設けられ
た複数のプローブ電極と電気的に接続される。
【0039】さらに好ましくは、基板側電極はプローブ
基板の外周部に沿って放射状に複数形成され、ボード側
電極は絶縁物ボードの外周部に沿って放射状に複数形成
されている。
【0040】この場合には、検査の際の温度上昇によっ
て、プローブ基板および絶縁物ボードが熱膨張したとし
ても、放射状に膨張するため、各電極の相対的な位置ず
れを吸収することができ、確実に接触した状態を維持す
ることができる。
【0041】基板側電極として、具体的にはプローブ基
板の一方の面から周縁を経て他方の面にわたって連続し
て形成されているものが望ましい。また、基板側電極に
は絶縁被膜されたケーブルが電気的に接続され、その絶
縁被膜されたケーブルがプローブ基板の外周部に形成さ
れた貫通孔を通って電極と電気的に接続されていること
が好ましい。
【0042】さらに好ましくは、プローブ基板の絶縁物
ボード側の外周部にはテーパ面が設けられ、基板側電極
はそのテーパ面に形成され、基板側電極にワイヤがボン
ディングされ、そのワイヤが電極と電気的に接続されて
いる。
【0043】この場合には、特にプローブ基板と絶縁物
ボードが接触する際に、ワイヤがボンディングされた部
分が絶縁物ボードに直接当たるのを防ぐことができる。
【0044】
【発明の実施の形態】実施の形態1 本発明の実施の形態1に係るプローブカード装置を備え
たバーンイン装置について図を用いて説明する。図1お
よび図2に示すように、複数の半導体装置が形成された
被測定用ウェハ4と対向するように、その被測定用ウェ
ハ4と同じ材質からなるプローブカードウェハ1が配置
される。被測定用ウェハ4がたとえばシリコンウェハの
場合には、プローブカードウェハ1もシリコンウエハか
ら成る。そのプローブカードウェハ1に対して被測定用
ウェハ4が位置する側とは反対の側に、絶縁物ボード2
が配置される。
【0045】絶縁物ボード2には、ボード貫通孔7が設
けられ、そのボード貫通孔7の部分に、真空引きのため
のフレキシブルチューブ8とバルブ9が取付けられてい
る。絶縁物ボード2には、テスタ(図示せず)と電気的
に接続されたボードコネクタ5から延びるボード配線ケ
ーブル6が接続されている。
【0046】ボード配線ケーブル6が絶縁物ボード2に
直接接続され、プローブカードウェハ1には直接接続さ
れていないことで、プローブカードウェハ1の取扱いが
容易になる。
【0047】さらに、図3、図4および図5に示すよう
に、絶縁物ボード2のプローブカードウェハ1側の面に
は、外周近傍に沿ってリング状のボード側電極10が形
成されている。このリング状のボード側電極10は、絶
縁物ボード2のエッジから10mm以内の領域に形成さ
れることが望ましく、その幅は100μm以上であるこ
とが望ましい。
【0048】そのボード側電極10の外側には、ボード
配線ケーブル6と電気的に接続される放射状の複数のボ
ード側電極11が、外周に沿って形成されている。この
ボード側電極11は1mm以上の長さを有していること
が望ましい。リング状のボード側電極10によって囲ま
れた絶縁物ボード2の面には、真空吸着のための溝12
が形成されている。
【0049】次に図6に示すように、プローブカードウ
ェハ1の被測定用ウェハ4側の面には、ダイシングライ
ン34によって区切られた複数のバーンインユニット1
3が形成されている。プローブカードウェハ1を貫通す
る複数のウェハ貫通孔16は、そのダイシングライン3
4の領域に開口するように形成されている。この貫通孔
16は、バーンインユニット13の4ショット分に対し
て1つ以上形成されていることが望ましい。
【0050】また、プローブカードウェハ1の外周近傍
に沿って、被測定用ウェハ4を真空吸着するためのリン
グ状のスペーサ3が形成されている。このスペーサ3と
しては、プローブカードウェハ1の外縁から内側に5m
m以内の領域Wに形成され、その高さhはバンプ21の
高さの10〜15%分だけ高いことが望ましい。
【0051】バーンインユニット13には、被測定用ウ
ェハ4に形成された半導体装置の所定の電極と接触する
バンプが設けられ、これらは2層構造の配線14、15
によって電気的に接続されている。配線14、15を多
層にすることで、半導体装置を検査するために十分な電
流を安定して供給することができる。また、バーンイン
ユニット13のパターンの自由度が向上する。そして、
2層構造の配線14、15を形成するために、バーンイ
ンユニット13には少なくとも3層の絶縁膜が形成され
ていることが望ましい。
【0052】一方、プローブカードウェハ1の被測定用
ウェハ4と対向する面とは反対側の面には、バーンイン
の際に被測定用ウェハと反りを合わせるための膜とし
て、ウェハ裏面絶縁膜23が形成されている。ウェハ裏
面絶縁膜としては、被測定用ウェハ4に形成される絶縁
膜と同じ絶縁膜をすべて形成したものが好ましい。ま
た、あらかじめ、被測定用ウェハ4の反りの大きさが判
明している場合では、プローブカードウェハの反りの大
きさが同じになるように、所定の厚さの絶縁膜を形成す
ることが好ましい。
【0053】また、図7に示すように、プローブカード
ウェハ1には、外周近傍に沿ってリング状のウェハ側電
極18が形成されている。そのウェハ側電極18の外側
には、放射状の複数のウェハ側電極17が外周に沿って
形成されている。このリング状のウェハ側電極18の幅
は100μm以上であることが望ましい。また、放射状
のウェハ側電極17は1mm以上の長さを有しているこ
とが望ましい。
【0054】バーンインの際には、放射状ウェハ側電極
17は、絶縁物ボード2に形成された放射状のボード側
電極11とそれぞれ電気的に接続される。また、リング
状のウェハ側電極18は、絶縁物ボード2に形成された
リング状のボード側電極10と電気的に接続される。リ
ング状のウェハ側電極18とボード側電極10とが互い
に接触することで、プローブカードウェハ1と絶縁物ボ
ード2との間をシールするシール部材としての役目を果
たす。
【0055】プローブカードウェハ1に形成されるバー
ンインユニット13は、たとえば図8に示すような被測
定用ウェハ4に形成された複数の半導体装置のパターン
にそれぞれ対応するように形成されている。その被測定
用ウェハ4に形成された複数の半導体装置19の1ショ
ット分のパターンが、図9に示すように、4つのパッド
26と2つのアライメントマーク29、30が形成され
ている場合には、1ショット分のバーンインユニット1
3には、図10および図11に示すように、パッド26
にそれぞれ電気的に接触するバンプ21と、アライメン
トマーク29、30に対応するアライメントマーク2
7、28とが少なくとも形成されている。
【0056】そのバンプ21はパッド25上にそれぞれ
形成され、それぞれ所定の配線14、15に接続されて
いる。パッド25は、上層配線と同じ層から形成されて
いることが望ましい。また、パッド25を除いたバーン
インユニット13の領域にはパッシベーション膜で覆わ
れていることが望ましい。
【0057】さらに、2つのアライメントマーク27、
28は、半導体装置に形成されたアライメントマーク2
9、30よりもサイズが大きくなっている。本実施の形
態に係るバーンイン装置は上記のように構成される。
【0058】次に、上述したバーンイン装置の動作につ
いて説明する。まず、被測定用ウェハ4と対向するよう
にプローブカードウェハ1を所定の位置に配置し、その
プローブカードウェハ1を介在させて被測定ウェハ4と
対向するように絶縁物ボード2を配置する。なお、プロ
ーブカードウェハ1の位置合せについては後で詳しく説
明する。
【0059】次に、フレキシブルチューブ8のバルブ9
を開ける。このとき、プローブカードウェハ1と被測定
用ウェハ4との間はスペーサ3によってシールされ、プ
ローブカードウェハ1と絶縁物ボード2との間は、リン
グ状のボード側電極10およびウェハ側電極18によっ
てシールされる。これにより、被測定用ウェハ4がプロ
ーブカードウェハ1を介して絶縁物ボード2に真空吸着
される。
【0060】このとき、ウェハ貫通孔6がダイシングラ
イン34の領域に開口するように形成されていることに
よって、プローブカードウェハ1と被測定用ウェハ4と
の隙間にある空気を排気する際の流動抵抗が緩和され
る。また、同様に、絶縁物ボード2に溝12が形成され
ていることによって、絶縁物ボード2とプローブカード
ウェハ1との隙間にある空気を排気する際の流動抵抗が
緩和される。これにより、それぞれの隙間を効率よく均
一に真空引きを行なうことができる。その結果、プロー
ブカードウェハ1を介して被測定用ウェハ4を均一に吸
着することができる。
【0061】以上の操作により、被測定用ウェハ4に形
成された半導体装置のパッド26に、プローブカードウ
ェハ1に形成されたバーンインユニットのバンプ21が
それぞれ接触する。そのバンプ21は、配線14、1
5、ウェハ側電極17、18およびボード側電極10、
11を介してテスタ(図示せず)に接続されたボード配
線ケーブル6と電気的に接続されることになる。
【0062】次に、温度を上昇させて半導体装置のバー
ンインを行う。このとき、プローブカードウェハ1は、
被測定用ウェハ4と同じ材質からなるため、プローブカ
ードウェハ1と被測定用ウェハ4の熱膨張率が同じにな
る。これにより、熱膨張のためにプローブカードウェハ
1に形成されたバンプ21と、そのバンプ21にそれぞ
れ対応する被測定用ウェハ4に形成されたパッド26と
が相対的にずれることがなくなる。その結果、バンプ2
1がパッド26に確実に接触して、バーンインを良好に
行なうことができる。
【0063】また、プローブカードウェハ1に裏面絶縁
膜23が形成されていることによって、バーンインにお
ける被測定用ウェハ4の反りに合わせてプローブカード
ウェハ1が反ることになる。これによって、被測定用ウ
ェハ4とプローブカードウェハ1との隙間の間隔が被測
定ウェハ4の面内においてほぼ一定になる。その結果、
バンプ21がパッド26から離れてしまうことがなくな
り、バンプ21とパッド21とがより確実に接触する。
【0064】さらに、プローブカードウェハ1のバンプ
21が被測定用ウェハ4に形成されたパッド26に接触
することによって、従来のボード針がパッドに接触する
場合と比較すると、パッド26に対するダメージが大幅
に減少する。その結果、半導体装置のパッド26へのワ
イヤのボンディングを良好に行なうことができる。さら
に、被測定用ウェハ4に形成された複数の半導体装置を
同時に検査することができ、検査の効率が大幅に向上す
る。
【0065】また、バンプ21とパッド21とをより確
実に接触させるために、プローブカードウェハ1に裏面
絶縁膜23を形成することに加えて、被測定用ウェハ4
の反りの状態に合せて、プローブカードウェハ1に形成
するバーンインユニット13のサイズを被測定用ウェハ
4に形成された半導体装置の1ショット分のサイズと異
ならせることが望ましい。
【0066】たとえば図12に示すように、被測定用ウ
ェハ4がプローブカードウェハ1の側と反対の側に向か
って凸になるように反っている場合では、バーンインユ
ニット13の1ショット分のサイズL2を半導体装置の
1ショット分のサイズL1よりも小さくすることが望ま
しい。
【0067】具体的には、プローブカードウェハ1の反
りの曲率半径をrとし、被測定用ウェハ4とプローブカ
ードウェハ1との距離をdとすると、L2=r・L1/
(r+d)で与えられるサイズL2を採用することが望
ましい。
【0068】一方、被測定用ウェハ4がプローブカード
ウェハ1の側に向かって凸になるように反っている場合
には、L2の値をL1よりも大きくすることが望まし
い。具体的には、L2=r・L1/(r−d)で与えら
れるサイズL2を採用することが望ましい。
【0069】上述したサイズL2を有するバーンインユ
ニットをプローブカードウェハ1に形成することによっ
て、被測定用ウェハ4の反り合わせてプローブカードウ
ェハ1に形成されたバンプ21を被測定用ウェハ4の半
導体装置に形成されたパッド26に確実に接触させるこ
とができる。その結果、バーンインをさらに良好に行な
うことができる。なお、図12において、φはプローブ
カードウェハ1の直径を示す。
【0070】次に、プローブカードウェハ1の位置決め
方法の一例について図を用いて説明する。図13を参照
して、被測定用ウェハ4には、アライメントマーク29
等が形成されている。一方、プローブカードウェハ1に
は、アライメントマーク29のサイズより大きいサイズ
のアライメントマーク27が形成されている。被測定用
ウェハ4に対してプローブカードウェハ1が位置する側
と反対の側から赤外光源41によって赤外線43をスキ
ャンさせながら照射する。
【0071】被測定用ウェハ4が、たとえばシリコン基
板の場合には、赤外線43はシリコン基板を透過してプ
ローブカードウェハ1に到達する。到達した先にアライ
メントマーク27が位置していると、赤外線はアライメ
ントマーク27で反射される。反射した赤外線は被測定
用ウェハ4を透過し、ビームスプリッタ40を経て検出
器42に到達する。
【0072】被測定用ウェハ4に対してプローブカード
ウェハ1の位置決めが最も良好な状態は、アライメント
マーク27の中心とアライメントマーク29の中心が、
スキャンされる赤外線の光軸に位置する場合である。こ
の場合、アライメントマーク27はアライメントマーク
29よりもサイズが大きいため、アライメントマーク2
7で反射した赤外線がアライメントマーク29で遮られ
ずに、検出器42で一旦観測される。その後、赤外線の
スキャンにより、反射した赤外線はアライメントマーク
29によって遮られて観測されない。さらに赤外線のス
キャンに伴い、反射した赤外線はアライメントマーク2
9で遮られなくなり、再び検出器42で検出される。
【0073】このように、反射した赤外線を検出器42
にて検出して、上記の状態になるようにプローブカード
ウェハ1の位置を合わせることによって、プローブカー
ドウェハ1の位置決めを容易に行なうことができる。
【0074】上述した方法では、赤外線が被測定用ウェ
ハ4を透過するため、被測定用ウェハ4の比抵抗の値が
比較的高い場合には有効であるが、比抵抗の値が比較的
低い場合には有効でない。すなわち、被測定用ウェハ中
の不純物濃度が高く、被測定用ウェハの比抵抗が1Ω・
cm以下の場合には、赤外線の透過率が低下して良好に
反射光を検出することができなくなる。
【0075】そこで、プローブカードウェハ1の位置決
め方法の他の例として、被測定用ウェハ4の比抵抗の値
が比較的低い場合の位置決めについて図を用いて説明す
る。この場合には、図14に示すように、被測定用ウェ
ハ4に対してプローブカードウェハ1が位置する側から
赤外線43をスキャンさせながら照射する。したがっ
て、被測定用ウェハ4には、プローブカードウェハ1に
形成されたアライメントマーク27のサイズよりも大き
なサイズのアライメントマーク29等が形成されてい
る。
【0076】このとき、赤外線はプローブカードウェハ
1を透過するため、プローブカードウェハ1には、特
に、アライメントマーク27が形成された部分の反対側
の面が研磨されていることが好ましく、その部分の厚さ
が約100μm以下であることが望ましい。特にこの場
合には、プローブカードウェハとして、SOI(Silico
n On Insulator)ウェハを用いることでアライメントマ
ークが形成されたウェハの部分を容易に薄くすることが
できる。
【0077】この場合も、図13に示す場合と同様に、
アライメントマーク29で反射した赤外線はアライメン
トマーク29で遮られずに、検出器42で一旦観測され
るが、赤外線のスキャンにより、反射した赤外線はアラ
イメントマーク29によって遮られて観測されなくな
る。さらに赤外線のスキャンに伴い、反射した赤外線は
アライメントマーク27で遮られなくなり、再び検出器
42で検出される。この状態を検出することで、プロー
ブカードウェハ1の位置決めが行われる。
【0078】なお、前者の方法では、アライメントマー
ク27の材質としては、赤外線に対して反射率の高い材
質、たとえばアルミニウムで形成されていることが望ま
しい。アライメントマーク29は、赤外線の波長領域に
対して不透明な材質、たとえば窒化チタン等で形成され
ていることが望ましい。
【0079】一方、後者の方法では、反対に、アライメ
ントマーク27は赤外線の波長領域に対して不透明な材
質で形成されていることが望ましく、アライメントマー
ク29は赤外線の反射率の高い材質から形成されている
ことが望ましい。
【0080】実施の形態2 次に、実施の形態2に係るバーンイン装置について図を
用いて説明する。実施の形態1では、プローブカードウ
ェハ1に形成された放射状のウェハ側電極17は、図3
に示すように、プローブカードウェハ1の一方の面から
その周縁を経て他方の面にわたって連続して形成されて
いる。
【0081】ところが、プローブカードウェハ1の周縁
部分にウェハ側電極17を形成するのが容易ではなく、
また、形成されたとしても、容易に剥がれてしまうおそ
れがある。そこで、本実施の形態では、これを解消する
プローブカードウェハを備えたバーンイン装置について
説明する。
【0082】図15に示すように、プローブカードウェ
ハ1の外周部分には、一方側から他方側へ通ずる貫通孔
35が形成されている。放射状のウェハ側電極17は、
絶縁ボード2と対向する面にのみ形成されている。その
ウェハ側電極17と外周パッド20とが貫通孔35に通
されたワイヤ44によって電気的に接続されている。な
お、ワイヤ44は絶縁被覆されている。
【0083】上記のプローブカードウェハ1を用いるこ
とによって、実施の形態1において説明した効果に加え
て、ウェハ側電極と外周パッド20との電気的な接続が
さらに確実になるとともに、放射状のウェハ側電極17
を容易に形成することができるという効果が得られる。
【0084】実施の形態3 実施の形態2において説明したプローブカードウェハ1
では、ワイヤ44が放射状のウェハ側電極17に接続さ
れていた。このウェハ側電極17は、絶縁物ボード2に
形成された放射状のボード側電極11に接触するため、
ワイヤ44が切れてしまうおそれがある。
【0085】そこで、本実施の形態では、これを解消す
るプローブカードウェハを備えたバーンイン装置につい
て説明する。図16に示すように、プローブカードウェ
ハ1の絶縁物ボード2と対向する面の外周部分には、テ
ーパ面46が形成されている。そのテーパ面46上に放
射状のウェハ側電極17が形成されている。ウェハ側電
極17と外周パッド20とはワイヤ45によって電気的
に接続されている。
【0086】このプローブカードウェハ1によれば、絶
縁物ボード2に形成されたボード側電極11とプローブ
カードウェハ1に形成されたウェハ側電極18とが接触
する際に、ワイヤ45がウェハ側電極17に接続されて
いる部分には直接当たることがないため、ボンディング
部分でワイヤ45が断線するのを防止することができ
る。その結果、バーンインを検査をより良好に行なうこ
とができる。
【0087】実施の形態4 本発明の実施の形態4に係るバーンイン装置について説
明する。プローブカードウェハ1がシリコンウェハの場
合には、被測定用ウェハ4と同じ製造工程を経ることに
よって、バーンインユニットに配線以外の、たとえばト
ランジスタなどの能動素子を形成することができる。
【0088】そこで、本実施の形態では、バーンインユ
ニットに、検査の際に使用する電源の発生回路、クロッ
ク信号を発生するクロック信号発生回路、半導体装置の
故障情報を得るためのBIST回路およびカウンタ回路
とが形成されたプローブカードウェハを有するバーンイ
ン装置について説明する。
【0089】被測定用ウェハに形成された半導体装置
が、外部から印加される電圧とは別の内部電源で動作す
るような場合には、バーンインの際により広範囲の電流
を供給する必要が生じる。この場合に、バーンインユニ
ットに電源発生回路が形成されていることによって、半
導体装置の内部電源発生回路では電流供給能力が不足す
る場合にこれを補うことができる。また、制御された電
圧を半導体装置の外部から入力することで、半導体装置
の特定の部分の故障を早期に抽出することができる。
【0090】また、クロック信号発生回路が形成されて
いることにより、高速(〜100MHz以上)のクロッ
ク信号を発生させて、半導体装置を高速で動作させるこ
とができ、初期故障を起こす半導体装置をより速く取除
くことができる。
【0091】また、BIST(Built In Self Test)回
路やカウンタ回路が形成されていることによって、半導
体装置の故障箇所に関する情報や、故障率に関するデー
タを取込むことができ、半導体装置の品質管理が容易に
なる。
【0092】なお、上記各実施の形態におけるプローブ
カードウェハ1に設けられるスペーサ3の材質として
は、シリコン樹脂やシリコン変形エポキシ樹脂などを適
用することができる。
【0093】また、上記各実施の形態では、被測定用ウ
ェハとして、シリコン基板を例に挙げたが、この他に、
ガリウム砒素(GaAs)や、シリコンゲルマニウム
(SiGe)などからなるウェハを適用してもよい。
【0094】この場合にも、プローブカードウェハとし
て、ガリウム砒素や、シリコンゲルマニウムなどからな
るウェハをそれぞれ適用することによって、被測定用ウ
ェハとプローブカードウェハの熱膨張率が同じになる。
その結果、プローブカードウェハに形成されたプローブ
電極と半導体装置のパッドとが相対的にずれることがな
くなるなどの実施の形態1で説明した効果と同様の効果
が得られる。
【0095】今回開示された実施の形態はすべての点で
例示であって制限的なものではないと考えられるべきで
ある。本発明の範囲は上記した説明ではなくて特許請求
の範囲によって示され、特許請求の範囲と均等の意味お
よび範囲内でのすべての変更が含まれることが意図され
る。
【0096】
【発明の効果】本発明に係るプローブカード装置によれ
ば、プローブ基板と被測定用基板の熱膨張率が同じにな
り、プローブ電極と所定の電極とがそれぞれ確実に接触
して、半導体装置の検査が良好に行なわれる。
【0097】好ましくは、プローブ基板の一方の面と反
対側の他方の面には、検査の際に被測定用基板と反りを
合せるための膜が形成されていることにより、プローブ
基板に形成された複数のプローブ電極と半導体装置の電
極とが離れてしまうことがなくなり、両者がさらに確実
に接触する。
【0098】また好ましくは、プローブ基板の一方の面
には、ダイシングラインによって区切られた複数のパタ
ーンが形成され、基板貫通孔はそのダイシングラインの
領域に形成されていることにより、被測定用基板を均一
に吸着することができる。
【0099】好ましくは、パターンの1ショット分のサ
イズは、被検査用基板に形成された半導体装置の1ショ
ット分のサイズと異なっていることにより、被測定用基
板の反りに合わせて、プローブ基板のプローブ電極を被
測定用基板に形成された半導体装置の所定の電極に確実
に接触させることができる。
【0100】また好ましくは、プローブ基板のパターン
には、少なくとも2層の配線層が設けられていることに
より、プローブ基板に形成されたパターンの自由度が向
上するとともに、半導体装置を検査するために十分な電
流を安定して供給することができる。
【0101】また好ましくは、プローブ基板のパターン
には、被測定用基板を検査する際に使用する所定の回路
部パターンを含み、その所定の回路部パターンとして、
電源発生回路、クロック信号発生回路、テスト回路また
はカウンタ回路を含んでいることにより、バーンインを
より効率よく行うことができる。
【0102】好ましくは、プローブ基板に形成されたプ
ローブ電極はバンプ電極を含んでいることにより、パッ
ド電極へのワイヤボンディング不良をなくすことができ
る。
【0103】また好ましくは、プローブ基板に形成され
た第1のシール部材は、プローブ基板の外周近傍に沿っ
て形成されたリング状絶縁膜を含んでいることにより、
被測定用基板を確実に真空吸着することができる。
【0104】また好ましくは、プローブ基板には、被測
定用基板との位置合せのために、半導体装置に形成され
たアライメントマークに対応する基板側アライメントマ
ークが少なくとも2ヵ所形成されていることにより、被
測定用基板に対してプローブ基板を容易に位置合せする
ことができる。
【0105】さらに好ましくは、基板側アライメントマ
ークのサイズと、半導体装置に形成されたアライメント
マークのサイズとは異なり、基板側アライメントマーク
および半導体装置に形成されたアライメントマークのう
ち、サイズの大きい方のアライメントマークは赤外線を
反射する材質から形成され、サイズの小さい方のアライ
メントマークは赤外線に対して不透明または半透明な材
質からなることにより、反射された赤外線を観測するこ
とで、被測定用基板に対するプローブ基板の位置決めを
容易に行なうことができる。
【0106】好ましくは、プローブ基板の他方の面に対
向するように配置される絶縁物ボードをさらに備え、そ
の絶縁物ボードおよびプローブ基板の対向する面の少な
くとも一方には、プローブ基板と被測定用基板とを真空
吸着するために、プローブ基板と絶縁物ボードとの間を
シールする第2のシール部材が設けられ、絶縁部ボード
は、基板貫通孔を介して被測定用基板を真空引きするた
めのボード貫通孔を有していることにより、検査に必要
なテスタに接続されたケーブルを直接プローブ基板に接
続することなく、絶縁物ボードに接続することができ、
プローブ基板の取扱いが容易になる。
【0107】また好ましくは、第2のシール部材で囲ま
れる絶縁物ボードの面には溝が形成されていることによ
り、効率よく均一に真空引きでき、プローブ基板および
被測定用基板を均一に吸着することができる。
【0108】さらに好ましくは、第2のシール部材は、
プローブ基板の外周近傍に沿って形成された基板側リン
グ状電極と、絶縁物ボードに形成され、基板側リング状
電極に接触するボード側リング状電極とを含んでいるこ
とにより、シールのためのみの部材をプローブ基板や絶
縁物ボードに設ける必要がなくなる。
【0109】また好ましくは、プローブ基板はプローブ
電極と電気的に接触される基板側電極を有し、絶縁物ボ
ードは、基板側電極と接触するボード側電極を有してい
ることにより、検査装置のケーブルがボード側電極、基
板側電極を介してプローブ基板に設けられた複数のプロ
ーブ電極と電気的に接続される。
【0110】さらに好ましくは、基板側電極はプローブ
基板の外周部に沿って放射状に複数形成され、ボード側
電極は絶縁物ボードの外周部に沿って放射状に複数形成
されていることにより、検査の際の温度上昇によって、
プローブ基板および絶縁物ボードが熱膨張したとして
も、確実に接触した状態を維持することができる。
【0111】基板側電極として、具体的にはプローブ基
板の一方の面から周縁を経て他方の面にわたって連続し
て形成されているものが望ましい。また、基板側電極に
は絶縁被膜されたケーブルが電気的に接続され、その絶
縁被膜されたケーブルがプローブ基板の外周部に形成さ
れた貫通孔を通って電極と電気的に接続されていること
が好ましい。
【0112】さらに好ましくは、プローブ基板の絶縁物
ボード側の外周部にはテーパ面が設けられ、基板側電極
はそのテーパ面に形成され、基板側電極にワイヤがボン
ディングされ、そのワイヤが電極と電気的に接続されて
いることにより、特にプローブ基板と絶縁物ボードが接
触する際に、ワイヤがボンディングされた部分が絶縁物
ボードに直接当たるのを防ぐことができる。
【図面の簡単な説明】
【図1】 本発明の実施の形態1に係るバーンイン装置
の斜視図である。
【図2】 同実施の形態におけるバーンイン装置の一断
面図である。
【図3】 図2に示すAの部分の部分拡大断面図であ
る。
【図4】 同実施の形態におけるバーンイン装置の絶縁
物ボードの一平面図である。
【図5】 同実施の形態における絶縁物ボードの他の平
面図である。
【図6】 同実施の形態におけるプローブカードウェハ
の一平面図である。
【図7】 同実施の形態におけるプローブカードウェハ
の他の平面図である。
【図8】 被測定用ウェハの一平面図である。
【図9】 被測定用ウェハに形成された半導体装置の1
ショット分のパターンを示す図である。
【図10】 プローブカードウェハに形成されたバーン
インユニットの1ショット分のパターンを示す図であ
る。
【図11】 図10に示されたXI−XIにおける断面
図である。
【図12】 被測定用ウェハの反りとバーンインユニッ
トのサイズとの関係を示す一断面図である。
【図13】 プローブカードウェハの位置合せを説明す
るための光学配置を示す図である。
【図14】 プローブカードウェハの位置合せを説明す
るための他の光学配置を示す図である。
【図15】 本発明の実施の形態2に係るバーンイン装
置のプローブカードウェハの部分拡大断面図である。
【図16】 本発明の実施の形態3に係るバーンイン装
置のプローブカードウェハの部分拡大断面図である。
【図17】 従来のバーンイン装置の構成を示す図であ
る。
【図18】 従来のバーンイン層におけるバーンインボ
ードと被測定用半導体基板との関係を示す斜視図であ
る。
【図19】 従来のバーンイン装置におけるバーンイン
ボードと被測定用半導体基板との関係を示す他の斜視図
である。
【符号の説明】
1 プローブカードウェハ、2 絶縁物ボード、3 ス
ペーサ、4 被測定用ウェハ、5 ボードコネクタ、6
ボード配線ケーブル、7 ボード貫通孔、8フレキシ
ブルチューブ、9 バルブ、10、11 ボード側電
極、12 溝、13 バーンインユニット、14、15
配線、16 ウェハ貫通孔、17、18 ウェハ側電
極、19 半導体装置、19a 半導体装置1ショット
分、20外周パッド、21 バンプ、22 ボンディン
グワイヤ、23 ウェハ裏面絶縁膜、24 ウェハ表面
絶縁膜、25、26 パッド、27、28、29、30
アライメントマーク、33、34 ダイシングライン、
35 貫通孔、40ビームスプリッタ、41 赤外光
源、42 検出器、43 赤外線、44、45ボンディ
ングワイヤ、46 テーパ面。

Claims (18)

    【特許請求の範囲】
  1. 【請求項1】 被測定用基板上に形成された複数の半導
    体装置を検査するためのプローブカード装置であって、 被測定用基板と対向するように配置され、半導体装置と
    電気的に接触する複数のプローブ電極が配設された、被
    測定用基板と同じ材質からなるプローブ基板を備え、 該プローブ基板は、 被測定用基板を真空吸着するために被測定用基板と対向
    する一方の面に設けられ、被測定用基板と前記プローブ
    基板との間をシールする第1のシール部材と、 真空引きのための前記プローブ基板を貫通する基板貫通
    孔とを有する、プローブカード装置。
  2. 【請求項2】 前記プローブ基板の、前記一方の面と反
    対側の他方の面には、検査の際に被測定用基板と反りを
    合せるための膜が形成された、請求項1記載のプローブ
    カード装置。
  3. 【請求項3】 前記プローブ基板の前記一方の面には、
    ダイシングラインによって区切られた複数のパターンが
    形成され、 前記基板貫通孔は該ダイシングラインの領域に形成され
    ている、請求項1または2に記載のプローブカード装
    置。
  4. 【請求項4】 前記パターンの1ショット分のサイズ
    は、被検査用基板に形成された半導体装置の1ショット
    分のサイズと異なっている、請求項3記載のプローブカ
    ード装置。
  5. 【請求項5】 前記パターンには、少なくとも2層の配
    線層が設けられている、請求項3または4に記載のプロ
    ーブカード装置。
  6. 【請求項6】 前記パターンは、被測定用基板を検査す
    る際に使用する所定の回路パターンを含み、 該所定の回路パターンは、半導体装置に電流を供給する
    ための電源発生回路、クロック信号を発生するクロック
    信号発生回路、半導体装置をテストするテスト回路およ
    び半導体装置の故障に関するデータを扱うためのカウン
    ター回路を含む、請求項3〜5のいずれかに記載のプロ
    ーブカード装置。
  7. 【請求項7】 前記プローブ基板に形成された前記プロ
    ーブ電極はバンプ電極を含む、請求項1〜6のいずれか
    に記載のプローブカード装置。
  8. 【請求項8】 前記プローブ基板に形成された前記第1
    のシール部材は、前記プローブ基板の外周近傍に沿って
    形成されたリング状絶縁膜を含む、請求項1〜7のいず
    れかに記載のプローブカード装置。
  9. 【請求項9】 前記プローブ基板には、被測定用基板と
    の位置合せのために、半導体装置に形成されたアライメ
    ントマークに対応する基板側アライメントマークが少な
    くとも2ヵ所形成されている、請求項1〜8のいずれか
    に記載のプローブカード装置。
  10. 【請求項10】 前記基板側アライメントマークのサイ
    ズと、半導体装置に形成されたアライメントマークのサ
    イズとは異なり、 前記基板側アライメントマークおよび半導体装置に形成
    されたアライメントマークのうち、サイズの大きい方の
    アライメントマークは赤外線を反射する材質から形成さ
    れ、サイズの小さい方のアライメントマークは赤外線に
    対して不透明または半透明な材質からなる、請求項9記
    載のプローブカード装置。
  11. 【請求項11】 前記プローブ基板の前記他方の面に対
    向するように配置される絶縁物ボードをさらに備え、 該絶縁物ボードおよび前記プローブ基板の互いに対向す
    る面の少なくとも一方には、前記プローブ基板と前記被
    測定用基板とを真空吸着するために、前記プローブ基板
    と前記絶縁物ボードとの間をシールする第2のシール部
    材が設けられ、 前記絶縁物ボードは、前記基板貫通孔を介して被測定用
    基板を真空引きするためのボード貫通孔を有する、請求
    項1〜10のいずれかに記載のプローブカード装置。
  12. 【請求項12】 前記第2のシール部材で囲まれる前記
    絶縁物ボードの面には溝が形成されている、請求項11
    記載のプローブカード装置。
  13. 【請求項13】 前記第2のシール部材は、 前記プローブ基板の外周近傍に沿って形成された基板側
    リング状電極と、 前記絶縁物ボードに形成され、前記基板側リング状電極
    に接触するボード側リング状電極とを含む、請求項11
    または12に記載のプローブカード装置。
  14. 【請求項14】 前記プローブ基板は、前記プローブ電
    極と電気的に接続される基板側電極を有し、前記絶縁物
    ボードは、前記基板側電極と接触するボード側電極を有
    する、請求項11〜13のいずれかに記載のプローブカ
    ード装置。
  15. 【請求項15】 前記基板側電極は前記プローブ基板の
    外周部に沿って放射状に複数形成され、 前記ボード側電極は前記絶縁物ボードの外周部に沿って
    放射状に複数形成されている、請求項14記載のプロー
    ブカード装置。
  16. 【請求項16】 前記基板側電極は、前記プローブ基板
    の一方の面から周縁を経て他方の面にわたって連続して
    形成されている、請求項15記載のプローブカード装
    置。
  17. 【請求項17】 前記基板側電極には、絶縁被膜された
    ケーブルが電気的に接続され、 該絶縁被膜されたケーブルは、前記プローブ基板の外周
    部に形成された貫通孔を通って前記電極と電気的に接続
    されている、請求項15記載のプローブカード装置。
  18. 【請求項18】 前記プローブ基板の前記絶縁物ボード
    側の外周部には、テーパ面が設けられ、 前記基板側電極は該テーパ面に形成され、 前記基板側電極にワイヤがボンディングされ、該ワイヤ
    が前記電極と電気的に接続されている、請求項15記載
    のプローブカード装置。
JP11173832A 1999-06-21 1999-06-21 プローブカード装置 Withdrawn JP2001007165A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP11173832A JP2001007165A (ja) 1999-06-21 1999-06-21 プローブカード装置
US09/484,411 US6480012B1 (en) 1999-06-21 2000-01-18 Probe card device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11173832A JP2001007165A (ja) 1999-06-21 1999-06-21 プローブカード装置

Publications (1)

Publication Number Publication Date
JP2001007165A true JP2001007165A (ja) 2001-01-12

Family

ID=15967993

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11173832A Withdrawn JP2001007165A (ja) 1999-06-21 1999-06-21 プローブカード装置

Country Status (2)

Country Link
US (1) US6480012B1 (ja)
JP (1) JP2001007165A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6955870B2 (en) 2001-10-17 2005-10-18 Hitachi, Ltd. Method of manufacturing a semiconductor device
CN111103442A (zh) * 2018-10-29 2020-05-05 致茂电子(苏州)有限公司 晶圆测试载盘与晶圆测试装置

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6777971B2 (en) * 2002-03-20 2004-08-17 Lsi Logic Corporation High speed wafer sort and final test
US6879170B2 (en) * 2002-06-27 2005-04-12 Richard S. Norman Flexible connecting device for interfacing with a wafer
TW591237B (en) * 2002-07-31 2004-06-11 Advanced Semiconductor Eng Semiconductor wafer and testing method for the same
US6897666B2 (en) * 2002-12-31 2005-05-24 Intel Corporation Embedded voltage regulator and active transient control device in probe head for improved power delivery and method
US6984996B2 (en) * 2003-05-01 2006-01-10 Celerity Research, Inc. Wafer probing that conditions devices for flip-chip bonding
DE10326086B4 (de) * 2003-06-10 2006-04-13 Infineon Technologies Ag Verfahren und Justiermarken zur Positionierung eines Messkopfes auf einer Leiterplatte
US6924655B2 (en) * 2003-09-03 2005-08-02 Micron Technology, Inc. Probe card for use with microelectronic components, and methods for making same
JP4187718B2 (ja) * 2004-12-20 2008-11-26 松下電器産業株式会社 プローブカード
JP2007205960A (ja) * 2006-02-03 2007-08-16 Tokyo Electron Ltd プローブカード及びプローブ装置
WO2007146291A2 (en) 2006-06-09 2007-12-21 Octavian Scientific, Inc. Method and apparatus for fixed-form multi-planar extension of electrical conductors beyond the margins of a substrate
US20090201038A1 (en) * 2008-02-11 2009-08-13 Knickerbocker John U Test head for functional wafer level testing, system and method therefor
WO2009118849A1 (ja) * 2008-03-26 2009-10-01 株式会社アドバンテスト プローブウエハ、プローブ装置、および、試験システム
CN109239422B (zh) * 2018-10-24 2023-11-21 安徽爱意爱机电科技有限公司 厚膜混合电路烧结后电阻阻值调节过程中使用的探针卡
TWI742934B (zh) * 2020-11-20 2021-10-11 漢民測試系統股份有限公司 針測系統

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05206233A (ja) * 1992-01-29 1993-08-13 Hitachi Ltd 半導体のエージング装置
JP3066784B2 (ja) * 1992-12-14 2000-07-17 東京エレクトロン株式会社 プローブカード及びその製造方法
JPH06281671A (ja) * 1993-03-25 1994-10-07 Nec Kansai Ltd プローブカード
KR0140034B1 (ko) * 1993-12-16 1998-07-15 모리시다 요이치 반도체 웨이퍼 수납기, 반도체 웨이퍼의 검사용 집적회로 단자와 프로브 단자와의 접속방법 및 그 장치, 반도체 집적회로의 검사방법, 프로브카드 및 그 제조방법
US5642056A (en) * 1993-12-22 1997-06-24 Tokyo Electron Limited Probe apparatus for correcting the probe card posture before testing
US5528158A (en) * 1994-04-11 1996-06-18 Xandex, Inc. Probe card changer system and method
JPH0883825A (ja) * 1994-09-09 1996-03-26 Tokyo Electron Ltd プローブ装置
JPH08148533A (ja) 1994-11-15 1996-06-07 Nec Corp 半導体ウェハの試験装置及び試験方法
JP2737744B2 (ja) 1995-04-26 1998-04-08 日本電気株式会社 ウエハプロービング装置
US5831441A (en) * 1995-06-30 1998-11-03 Fujitsu Limited Test board for testing a semiconductor device, method of testing the semiconductor device, contact device, test method using the contact device, and test jig for testing the semiconductor device
JP3364401B2 (ja) * 1996-12-27 2003-01-08 東京エレクトロン株式会社 プローブカードクランプ機構及びプローブ装置
US6040700A (en) * 1997-09-15 2000-03-21 Credence Systems Corporation Semiconductor tester system including test head supported by wafer prober frame
DE69842191D1 (de) * 1997-11-05 2011-05-05 Tokyo Electron Ltd Halbleiterscheibenhaltevorrichtung
JPH11160356A (ja) * 1997-11-25 1999-06-18 Matsushita Electric Ind Co Ltd ウェハ一括型測定検査用プローブカードおよびセラミック多層配線基板ならびにそれらの製造方法
TW462103B (en) * 1998-03-27 2001-11-01 Shiu Fu Jia Wafer testing device and method
CH694831A9 (de) * 1998-04-24 2005-10-14 Int Rectifier Corp Vorrichtung zur Pruefung vereinzelter Halbleiterchips.

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6955870B2 (en) 2001-10-17 2005-10-18 Hitachi, Ltd. Method of manufacturing a semiconductor device
CN111103442A (zh) * 2018-10-29 2020-05-05 致茂电子(苏州)有限公司 晶圆测试载盘与晶圆测试装置

Also Published As

Publication number Publication date
US6480012B1 (en) 2002-11-12

Similar Documents

Publication Publication Date Title
JP2001007165A (ja) プローブカード装置
US20060139042A1 (en) Semiconductor inspection apparatus and manufacturing method of semiconductor device
JP2002110751A (ja) 半導体集積回路装置の検査装置および製造方法
WO2006009061A1 (ja) プローブカセット、半導体検査装置および半導体装置の製造方法
JPH08330372A (ja) 半導体装置の検査方法
US6160615A (en) Surface measurement apparatus for detecting crystal defects of wafer
JPH04226046A (ja) 電子チップの非破壊電気検査方法
US6285036B1 (en) Endpoint detection for thinning of silicon of a flip chip bonded integrated circuit
JPWO2009041637A1 (ja) 半導体検査装置及び検査方法ならびに被検査半導体装置
US20220005775A1 (en) Structure of semiconductor device and method for bonding two substrates
KR100294128B1 (ko) 반도체 칩상의 본딩패드에 대한 테스트방법
US20050109117A1 (en) Apparatus for shear testing bonds on silicon substrate
KR102446236B1 (ko) 기판 접합 장치.
US6255124B1 (en) Test arrangement and method for thinned flip chip IC
JPH08148533A (ja) 半導体ウェハの試験装置及び試験方法
JPH11154695A (ja) 集積回路の故障箇所特定方法および故障箇所特定装置
US6500699B1 (en) Test fixture for future integration
US6281029B1 (en) Probe points for heat dissipation during testing of flip chip IC
JPH11154694A (ja) ウェハ一括型測定検査用アライメント方法およびプローブカードの製造方法
JP2003347372A (ja) 被測定ウエハおよびそのウエハ試験装置
JP2008171924A (ja) 半導体ウェハ、テスト装置、半導体ウェハのテスト方法
US7598730B2 (en) Semiconductor wafer examination method and semiconductor chip manufacturing method
US6545490B1 (en) Trench-filled probe point for a semiconductor device
JP3330532B2 (ja) ウェハ一括型測定検査用プローブカード
US6992773B1 (en) Dual-differential interferometry for silicon device damage detection

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20060905