TWI534921B - 在精密半導體裝置中藉由機械性施加應力之晶粒觸點評定金屬堆疊整體性 - Google Patents

在精密半導體裝置中藉由機械性施加應力之晶粒觸點評定金屬堆疊整體性 Download PDF

Info

Publication number
TWI534921B
TWI534921B TW100105027A TW100105027A TWI534921B TW I534921 B TWI534921 B TW I534921B TW 100105027 A TW100105027 A TW 100105027A TW 100105027 A TW100105027 A TW 100105027A TW I534921 B TWI534921 B TW I534921B
Authority
TW
Taiwan
Prior art keywords
contact element
metallization
wafer contact
mechanical
force
Prior art date
Application number
TW100105027A
Other languages
English (en)
Other versions
TW201135859A (en
Inventor
侯摩 吉斯爾
馬提亞 藍賀
法蘭克 庫奇馬斯特
麥克 葛瑞爾彼葛爾
Original Assignee
格羅方德半導體公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 格羅方德半導體公司 filed Critical 格羅方德半導體公司
Publication of TW201135859A publication Critical patent/TW201135859A/zh
Application granted granted Critical
Publication of TWI534921B publication Critical patent/TWI534921B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Description

在精密半導體裝置中藉由機械性施加應力之晶粒觸點評定金屬堆疊整體性
一般而言，本發明係關於積體電路，且尤係關於包括敏感的介電材料和用來連接晶片(chip)與封裝件的無鉛凸點或金屬柱的精密金屬化系統。
半導體裝置，例如微處理器、靜態隨機存取記憶體(SRAM)、專用積體電路(application specific IC；ASIC)、晶片系統(system on chip；SoC)等，通常是形成在適當的基底材料上，如矽等，其中，個別的積體電路在晶圓上陣列排列，使涉及精密積體電路的數百個以上的個別製程步驟(除了微影製程，計量製程和切割基底後的單個裝置的封裝)的大部分的製造步驟均可在基底上的所有晶片區同時執行。因此，經濟制約因素驅使半導體製造商穩定提高基底尺寸，從而也增加可供生產實際半導體裝置的區域，從而增加生產量。
除了增加基底區域，同樣重要的是優化給定的基底尺寸的基底區域的利用率，以實際使用盡可能多的用於半導體裝置和/或用於製程控制的測試結構的基底區域。為了試圖針對給定的基底尺寸最大化有用的表面區域，電路元件的特徵尺寸不斷的縮小。由於高度精密半導體裝置的特徵尺寸收縮的需求量不斷增長，銅與低k介電材料的組合，已經成為形成包括金屬線層和中間通孔層的所謂的互連結構時常使用的選擇，該中間通孔層包括金屬線(作為層內連接)和通孔(作為層間連接)，該通孔通常連接個別電路元件，以提供積體電路所需的功能。通常情況下，彼此堆疊的多數的金屬線層和通過層必須要實施電路設計的所有內部電路元件和I/O(輸入/輸出)、電源和接地墊之間的連接。
對於極度微縮之積體電路，信號傳播延遲不再受限於電路元件(如場效應電晶體等)，而是由於需要更為增加電性連接數目的電路元件的密度的增加，因此受限於金屬線的接近，這是由於線到線電容(line-to-line capacitance)增加、及源於橫截面區域減少而導致的線的導電性減少。由於這個原因，傳統的介電質(如二氧化矽(k>4)和氮化矽(k>7))被具有較低介電常數的介電材料(因此也稱為低-k介電質)取代，低-k介電質的相對介電常數為3或更少。然而，與認可良好的介電質二氧化矽和氮化矽相比，低k材料的密度和機械穩定性或強度可能會顯著減少。因此，在金屬化系統的形成及任何後續的積體電路製造製程期間，生產量可能取決於這些敏感的介電材料的機械特性及它們對其它材料之附著性。
除了先進介電材料(其具有3或遠比3少的介電常數)的機械穩定性降低的問題，由於不同材料的對應熱膨脹造成的熱不匹配(thermal mismatch)所造成的封裝件與晶片之間的相互作用，在精密半導體裝置的操作期間，裝置可靠性可能受到這些材料影響。例如，在複雜的積體電路的製造中，接觸技術逐漸被用於連接封裝載體到晶片，這是倒晶封裝技術(flip chip packaging technique)。與焊線技術(wire bonding technique)相反，在焊線技術中，適當接觸墊可置於晶片的最後金屬層週邊，並可由導線連接到封裝件的相應終端，而在倒晶封裝技術中，各自的凸點(bump)結構可形成在最後金屬化層上(例如使用鋁作為終端金屬)，並結合焊接材料，且使該凸點結構與封裝件之各接觸墊接觸。因此，在回焊(reflow)凸點材料以後，可靠的電性和機械連接可在最後金屬化上形成的終端金屬和封裝載體的接觸墊之間建立。在這種方式下，可在最後金屬化層的整個晶片區域提供非常大數目的電性連接，並具有降低之接觸電阻與寄生電容，從而提供IO(輸入/輸出)性能，這是複雜的積體電路如CPU、存儲記憶體之類的可能需要的。在將凸點結構連接到封裝載體的相應製程順序的期間，一定程度的壓力和/或熱可能施加到複合裝置(composite device)，以在晶片上形成的每一凸點與封裝基底上設置的凸點或焊墊之間建立可靠的連接。但是，熱或機械性所誘發之應力也可能作用在較低的下方金屬化層上，該較低的下方金屬化層通常包括低-k電介質、或甚至超低k(ULK)介電材料，由於減少了機械穩定性和對其他材料之附著性，從而大大提高造成裂痕(crack)、剝離之類的形式的缺陷的概率。
此外，在將完成的半導體裝置附接到對應的封裝基底的操作期間，由於在基於矽的半導體晶片和封裝基底的熱膨脹表現的顯著不匹配，可能出現顯著的機械性應力，這是因為在精密積體電路的量產，經濟的限制通常需要使用特定基底材料做為封裝件，例如有機材料，有機材料通常與矽晶片相比，可能會出現不同的熱導率和熱膨脹係數。
參考第1a及1b圖，將詳細介紹包括倒晶封裝連接用的焊接凸點結構的半導體裝置的典型的配置。
第1a圖為半導體裝置100的配置或佈局的頂視示意圖，其中在封裝件和裝置100(即特定的晶片或晶粒101)之間，在焊接凸點結構或金屬柱結構(精密的情況下)的基礎上，建立機械和電連接。為此，接觸元件110(在此也將統稱為晶片或晶粒接觸元件)的適當分佈設置在晶粒101的整個區域，其中，如前所述，幾乎晶粒101的整個區域皆可用來適當定位接觸元件110。在這種方式下，可完成非常複雜的晶片封裝接觸結構，其中，在單一的製造製程期間，每個接觸元件110均可連接到相應的封裝基底的對應接觸墊或凸點，與對應的焊線技術相反，其中，接合線必需以大致循序的方式連接至晶片和封裝件的接合墊。
第1b圖為裝置100按第1a圖的線Ib的剖視示意圖。如圖所示，裝置100包括晶粒或晶片101，這可以是在其上形成電路元件等的基本基底。基底101通常以絕緣基底、半導體材料等形式提供。通常情況下，在基底101之內和之上，根據裝置100執行的電路功能設置多數的電路元件，如電晶體、電容器、電阻器等。為方便起見，任何此類電路元件，其中可能包括在精密裝置具有臨界尺寸50納米及更小的元件，都沒有顯示在第1b圖。如上所述，由於在半導體裝置100中所實作的電子電路的複雜佈局，通常需要複雜的金屬化系統120，其可包括多個金屬化層上互相堆疊。為方便起見，繪示金屬化層130和金屬化層140。例如，金屬化層130可包括介電材料131，如低k介電材料、ULK材料之類，其中，嵌入金屬線和通孔132，其通常包括銅，並結合適當的導電阻障材料(conductive barrier material)，以提供可靠的銅約束(copper confinement)。應該明白，系統120的每個金屬化層不需要均包括敏感的低K介電材料，因為不同的金屬化程度可能需要不同的性能特點，例如有關驅動電流能力和信號傳輸延遲者。然而，無論如何，通常情況下，多數的金屬層可包括敏感的低k介電材料，從而降低了整體的機械穩定性，如上所述。此外，金屬化層140代表“最後”金屬化層，並包括任何適當的包括金屬區142的介電材料141，金屬區142可代表用來連接到接觸結構或凸點結構150的接觸墊，接觸結構或凸點結構150可實際上代表用於連接裝置100與封裝基底(未顯示)的介面。觸點或凸點結構150通常包括鈍化層151，鈍化層151可使金屬化系統120鈍化，其中，通常情況下，多數介電材料(如二氧化矽、氮氧化矽和氮化矽)在化學和機械穩定性方面可提供所需的特性。此外，進一步的介電材料(如聚醯亞胺152)是形成在鈍化材料151上。以開口150A對齊最後金屬化層140的至少一部分的接觸墊142的方式，圖案化材料151和152。誠如之前所述，在精密金屬化系統(如系統120)中，最好是用銅，然而，銅可能與以鋁為基礎形成的複雜金屬化系統中所使用的建立完善的製程技術和材料不相容。出於這個原因，經常以鋁的形式提供進一步的金屬材料153(也被稱為終端金屬)，以作為焊墊142的敏感銅材料和接觸元件110之間的介面。在這種方式下，例如藉由提供有效的凸點下金屬化系統154(例如在鉻、銅、鎢等的基礎上)，可將已建立完善的材料和技術應用於形成接觸元件110。
在其他情況下，可在銅金屬(包括任何適當的阻障礙材料)而不需要特定的終端金屬(如材料153)的基礎上，形成接觸結構150。
在下述製程的基礎上，可形成包括金屬化系統120的半導體裝置100。在完成任何以半導體為基礎的電路元件(如電晶體等)後，藉由提供材料層與層堆疊，可形成一個或更多的金屬化層130、140，其中，如上所述，其可包括非常敏感的材料，然後可以在精密微影技術和各向異性蝕刻製程的基礎上圖案化。此後，適當的阻障礙材料和銅基材料可用精密雙鑲嵌技術沈積，其中，在普通沈積製程可填充通孔和金屬線。此後，例如，採用化學機械研磨(CMP)來移除任何多餘的材料，其中，可能在敏感的介電材料中誘發一定的機械性應力，該機械性應力也可能對這些材料的機械穩定性造成一定程度的下降。在完成金屬化層130、140之後，可應用更複雜的製程技術，依據裝置要求包括沈積和圖案化各種材料，以設置接觸結構150。在設置開口150A之後，通常情況下，施以沈積光罩和可沈積並適當的處理適當的焊接材料，以形成接觸元件110。在其他製程策略中，可在開口150A提供適當的金屬柱，以在介電層152上方延長所需的高度和橫向尺寸，其中，相較於焊接凸點，藉由使用適當的金屬柱，通常可以增加接觸密度。
半導體裝置100分離成單個晶片或晶粒101之後，對適當的封裝基底的連接可能由機械性耦合單個裝置101和相應的封裝基底和回焊接觸元件110來完成，從而獲得接觸元件110和封裝基底的相應的接觸墊之間的所需的金屬間連接，取決於整體製程，該金屬間連接可能還包括凸點結構。最後，任何適當的填充材料可設置在晶片101(即接觸結構150)和封裝基底之間，從而提高複合裝置機械、化學和熱穩定性。
如上所述，在半導體裝置100的製造期間並在連接單個晶片101與封裝基底的製程的期間，特別是在經封裝的半導體裝置的操作期間，顯著的機械性應力可通過接觸結構150(即，通過接觸元件110)施於金屬化系統120。在先前接觸技術中，由於在複合焊接材料中的大量鉛，對接觸元件110的一定程度彈性造成了一定程度的緩衝作用。但是一旦引入所謂的無鉛焊接材料(例如，鑑於環保法規等)，並企圖進一步改善接觸結構150的熱性能和電性能(例如藉由提供銅柱而不是利用凸點結構)，金屬化系統120中的機械性應力可能會顯著增加，因為通常這些材料(特別是柱結構)可能會比含鉛焊接材料更硬，從而將顯著提高的剪切力轉移到金屬化系統120，特別是到最後金屬化層140。基於這些原因，在許多傳統的方法，金屬化系統120中機械性應力的增加可能需要降低複雜性(就提供優越的機械穩定性的介電材料方面而言)，但是通常會從而增加介電常數，從而降低金屬化系統120整體電性能。因此，監測精密低k介電材料的機械性能是複雜的半導體裝置的重要面向，如此一來，傳統上相應的製程控制才得以建立，其中，尤其例如可在沈積這些材料後藉由確定數個材料特性而監測低k介電材料的特性。
如上所述，低k介電材料的材料特性只代表一個會對複雜的金屬化系統最終得到的機械性能造成影響的面向。在製程歷史(即，各種複雜的製造製程)將會看到另一個因素，其也可能影響敏感材料的附著性和其他特性，也可能最終導致複雜的金屬化系統的整個機械穩定性的惡化。此外，在監測個別低k介電材料層的材料特性時，沒有適當考慮複雜的金屬化系統的數層和材料的複雜相互作用，從而導致在半導體裝置連接到封裝件和運行經封裝的半導體裝置時，金屬化系統的評定不可靠。
本發明係針對可避免、或至少減少以上所指出之一個或多個問題之效果的各種方法。
為了提供本發明之一些態樣的基本瞭解，以下提出本發明之簡化概要。這概要不是本發明之徹底的縱覽。它不是要指出本發明之關鑑或重要元件或敍述本發明之範疇。其主要目的係用簡化方式提出一些概念作為稍後討論更詳盡描述的序言。
一般情況下，本發明提供測試系統和測試程序，藉由施加應力於個別的晶片接觸元件(例如焊接凸點，金屬柱等)、並判定金屬化系統的回應，以評定半導體裝置的複雜的金屬化系統的機械特性。金屬化系統的回應可在任何適當的參數(如機械的回應)的基礎上被判定，例如機械性回應、對任何用於探測之外部施加的刺激的回應(如電子顯微鏡、聲學顯微鏡、或一般性之在曝露至超聲波倍之材料特性的判定)、在施加機械應力期間或之後的從金屬化系統獲得的電子信號等。因此，藉由個別施加機械力到接觸元件，典型之劣化機制得以被激發，也可以定量的方式進行監測和測量，從而致能金屬化系統的機械狀態的評定，其中，敏感的低k介電材料的材料特性、以及製程歷史和金屬化層的各種材料與材料系統的複雜的相互作用可對金屬化系統的回應造成影響。因此，在本文所揭露的態樣中，可建立一個或多個參數的臨界值，從而評定複雜的金屬化系統的特性。例如，可使一個或多個參數與裝置特定性之特性(device-specific characteristics)相關聯，如壓力測試期間封裝半導體裝置的表現，一定的材料特性(如裂痕以及類似的形式的不可逆的變形)，因此，如果需要，金屬化系統和相應的製造策略不僅可以評定為有效或無效，也可在更精細的解決方式下監測。
本發明揭露的一個方法包括藉由在金屬化系統中形成、並在介電材料的表面上延長的個別晶片接觸元件施加機械力，以在半導體裝置的該金屬化系統的該介電材料中誘發機械性應力。該方法復包括判定標示介電材料對誘發的機械性應力的回應的至少一個參數值。
本發明揭露的另一個方法包括藉由在金屬化系統中形成的晶片接觸元件施加力，以判定在半導體裝置的該金屬化系統的介電材料建立不可逆的變形所需的臨界力。該方法復包括使用臨界力，以評定金屬化系統的機械穩定性。
本發明揭露的測量系統包括探測器，其配置為個別地施加力到在半導體裝置的金屬化系統中形成的晶片接觸元件。該測量系統復包括檢測系統，其配置為提供標示金屬化系統對施加於晶片接觸元件的力的機械回應的至少一個參數值。
以下說明本發明之各種實施例。為了清晰起見，在本說明書中並不描述實際實施的所有特徵。將理所當然地體認到，在任何此種實際實施例的發展中，必須作出大量特定實施定案以達到開發者之特定目標，例如，遵守隨著一實施例至另一實施例而改變之系統相關及商業相關之約束。此外，將體認到，此種開發成就可能複雜且耗時，但對於得益於本揭露之相同技術領域中具有習知技藝之人士而言其不過僅係例行任務。
現在將參考附加圖示對本標的作說明。各種結構、系統及裝置係示意地描繪在僅用於解釋目的之圖示中，並且以便對於相同技術領域中具有習知技藝之人士，不隱蔽具有細節之本揭露。然而，附加圖示係被包括以敘述及解釋本揭露之實施例。此處所使用之文字及片語應被理解及闡釋成具有與相同技術領域中具有習知技藝之人士所解解之文字及片語係為一致之涵義。在此處一貫使用之術語及片語沒有意圖去影射術語或片語之特定定義，即不同於相同技術領域中具有習知技藝之人士所了解之一般及慣用涵義之定義。術語或片語意圖具有特定涵義之擴張，例如，相同技術領域中具有習知技藝之人士所了解以外之涵義，此種特定定義將明確地闡述在本說明書中，以直接地且明確地提供特定定義予術語或片語之定義方式。
一般而言，本文中所揭露之標的提供測量系統和技術，其中，機械力可有效地施加於個別的晶片接觸元件，以監測金屬化系統對施加的機械力的回應。如前所述，在複雜的半導體裝置的封裝的期間和在經封裝的裝置的運行的期間，特別是當使用柱結構或焊接凸點結構時(與中度軟焊接材料(如含鉛焊接材料)相比，柱結構或焊接凸點結構表現增加的硬度)，可能出現顯著的剪切力(shear force)。藉由適當個別處理晶片接觸元件，明確界定和可重複的機械性應力可施加至金屬化系統和特別是接觸元件的附近地區，從而(例如)創造典型應力條件，其可允許對整體金屬化系統的機械狀態作定性和定量的估算。例如，藉由施加所需的橫向分力(例如用來“傾斜”金屬柱或任何其他焊接凸點)，可能在金屬化系統的鈍化的材料誘發壓縮和拉伸應力分量，而該壓縮和拉伸應力分量可能因此也轉移到較低的金屬化層。在這壓力條件下，裂痕可能會頻繁出現在介電材料的拉伸應力區域，從而做為評量(qualify)金屬化系統的狀態用的可靠的指標。例如，在一些實施例中，接觸元件的直接機械的響應可因此做為評定金屬化系統的機械的狀態用的指標，這是因為在晶片接觸元件附近裂痕的發生可藉由監測接觸元件不同程度的變形的回應可靠地檢測。相對於傳統只監測臨界材料(如低k和ULK材料)的材料特性，金屬化系統的機械的回應的評估整體可提供評定金屬化系統的狀態的優越能力，這是由於金屬化系統的狀態可由複雜材料及其交互影響(包括形成各種材料系統用的複雜製程歷史)決定。
在另一個實施例中，給個別的晶片接觸元件施加機械性應力的概念可結合幾種機制，以確定金屬化系統的一個或多個屬性。在一些實施例中，除了、或不監測接觸元件的直接力的回應，也可在電子顯微鏡的基礎上監測接觸元件的附近，從而獲得有關材料特性之類的其他資訊。此外，施加機械性應力到接觸元件時可監測劣化機制。在其他實施例中，在聲波能(即例如超聲波能源)的基礎上可探測金屬化系統，例如以局部的方式，考慮藉由限制聲波能到接觸元件附近，或者，在其他情況下，可用全局探測，以獲取金屬化系統對接觸元件個別的施加應力的全局的回應。在其他實施例中，例如，在對接觸元件施加機械性應力之時或之後，藉由監測一個電參數(如電阻、電容之類)，可決定金屬化系統的電回應。
因此，金屬化系統可以(例如)簡單的好/壞標準的形式，建立定量關聯性(quantititative correlation)，從而能夠進行金屬化系統和相應的材料可靠的評定、和之後所使用的製造策略，或者，在其他情況下，也可建立關於對封裝半導體裝置的壽命的整體可靠性的關聯性，從而能進行封裝半導體裝置的最終行為上的一些材料和製造製程的影響力的評定。
參考第2a至2i圖，進一步說明實施例，其中還參考第1a至1b圖，例如，關於金屬化系統等的結構。
第2a圖示意的說明包括金屬化系統220的半導體裝置200，其可包括複雜的材料系統，例如，基於低k介電材料、ULK材料等，如之前討論的半導體裝置100。因此，金屬化系統220通常可包括多數金屬化層，其中，最後金屬化層可以連接到接觸結構，該接觸結構係配置成直接連接到載體封裝件的對應的接觸結構，如之前討論。因此，金屬化系統220可包括介電材料252，介電材料252可作為最後鈍化層等，如之前參考裝置100所討論者。此外，可提供晶片接觸元件210(其代表晶片接觸結構)，其可連接到金屬化系統220內形成的任何金屬區，為了方便起見，第2a圖沒有顯示金屬區。因此，接觸元件210可以在介電材料252上方延長，也可機械性附加至介電材料252，使作用在接觸元件210上的相應的機械力也可能轉移到介電材料252，因此也到金屬化系統220的一定程度的深度，也如之前討論。在所示實施例中，接觸元件210可以代表無鉛焊接材料構成的焊接凸點，而在其他情況下，可提供金屬柱(未顯示)(例如銅柱的形式)，並可能包括額外材料等，如高度精密晶片封裝接觸結構經常使用者。
為了評估該金屬化系統220的機械性能，可提供測量系統290，其可以適當配置，以分別施加機械應力到單一接觸元件210，以在金屬化系統220中施加機械應力。此外，測量系統290可以適當配置，以便採用定量的方式偵測至少一個參數(即偵測考慮的參數之值)，從而能進行系統220對測量系統290內施加的機械應力的回應的評估。在實施例中所示，測量系統290可包括探測器(probe)291，其可代表適當尺寸的機械元件，用以直接接觸元件210。為此，探測器291可有適當的尖端，例如以鑽石材料、半導體材料、導電材料之類的形式提供，其可進行元件210的接觸，而不會在探測器291的尖端有明顯變形。例如，有多數種壓痕工具可供使用，其可允許對具有幾微米尺寸的半導體裝置特徵的機械接觸，其中，該壓痕的等級可能控制在1微米甚至更少。提供探測器291定義良好的移動的能力(例如，即在第2a圖中由Z表示的垂直方向)，可由編號295表示，其代表引發此方向的特定移動用的任何部件，可能造成元件210一定程度的變形或壓痕，其中，接觸元件210所需的相應的力，可在適當的力感測器之類的基礎上監測，這表示為293。因此，探測器291可允許沿Z方向控制移動，並在同一時間監測需要的力，以獲得在這個方向之指定的移動。
同樣，測量系統290可包括機構294，機構294可適當的配置，以在半導體裝置200和探測器291之間產生相對移動。例如，可使用任何移動台或基底固持具(其可允許至少朝第2a圖中以X表示的水平方向之受控制的移動)，以誘發數微米的相對移動，從而在接觸元件210而且因此在金屬化系統220內誘發一定的機械性應力。在其他情況下，可以將探測器291配置成能夠在X方向移動，同時裝置200可牢固地附著在基底固持具。因此，用來建立約0至100μm範圍內的相對移動的任何已知的機械部件和系統可用於元件294。此外，配置測量系統290以確定在X方向的分力，一般可在力感測器或關於產生的力之任何其他指標的基礎上完成，如提供給任何制動器(actuator)等的能量。相應的力檢測系統通常表示為295。
當操作測量系統290時，探測器291可在預定位置(即在對應X方向的預定位置)與接觸元件210機械接觸。為接觸元件210，預先定義的壓痕或變形(例如，以Zx表示)可能會產生，其可由系統295監測。此後，該系統294可被啟動，從而造成橫向移動，例如，沿著例如用ΔX所表示的預定距離。在相應的橫向移動期間，如果需要的話，293可以檢測垂直力，而295可以檢測垂直位置，從而提供有關接觸元件210的變形的資料。此外，294可監測在X方向的當前位置，而在同一時間，294可監測啟動在X方向的側向移動所需的力。因此，可在接觸元件210中造成一定程度的變形，也可導致在介電層252中的機械性應力，從而在元件210上面臨移動方向的一側造成壓縮應力區252B，而拉伸應力區252T上可在相反側產生，如果達到足夠高的應力，則可導致裂痕252C在緊靠接觸元件210處形成。如前所述，在層252的機械應力可取決於金屬化系統220整個配置，因此，例如，裂痕252C的出現可能因此整體反映金屬化系統220的機械狀態。也就是說，裂痕252C的出現可顯著決定於系統220的機械狀態，從而可在不同的金屬化系統220所用的不同機械條件下發生。
第2b圖為測量結果的示意圖，其可從判定至少側分力Fx的系統294獲得。如圖所示，垂直軸可表示分力(例如在幾種不同的力感測器的基礎上獲得者)，而橫軸表示沿X方向的距離，表示為ΔX，即在系統294的基礎上獲得的相對移動的幅度。如上所述，引發相對移動ΔX所需的力可迅速上升至中度的高度值，並可慢慢隨增加距離ΔX減少。例如，在第2b圖所示的曲線可代表具有一種狀態(其可視為有效的機械狀態)的金屬化系統220。
另一方面，第2c圖代表用於金屬化系統220的側分力的曲線，在金屬化系統220中，可能發生不可逆的變形(例如裂痕252C的形式)。如所表示，側分力Fx的大幅下降可在相對移動ΔX的一定小範圍被看到，從而清楚地表示裂痕252C的發生。因此，在多數的測量曲線的基礎上，可以建立適當參考資料，以定義評估半導體裝置的金屬化系統的機械狀態的量化標準。例如，在橫向移動的特定範圍內可確認出臨界力，其可因此表示有效的金屬化系統。對於顯示於第2b和2c圖的例子，相應所期望的臨界力可在10至20μm的ΔX範圍內確認出，而只要相應的測量結果是高於相應的臨界力，則10至20μm可代表有效金屬化系統的邊界。但是應了解，在有關由測量系統290所誘發的機械性應力條件的金屬化系統220的機械回應的基礎上，可建立任何其他適當的相關性和標準。
在一些實施例中，接觸元件210可以金屬柱(如銅柱)的形式設置，相較於焊接凸點，金屬柱可具有較高硬度，從而在相同的測量條件下，誘發金屬化系統220中增加的機械應力，因此，在此情況下，產生的機械狀態的評估也可提供金屬化系統(其中，焊接凸點代替金屬柱)額外的容限(margin)。此外，藉由提供金屬柱作為接觸元件210，可提供用來與探測器291接觸的非常良好定義的表面，還減少由垂直力Fz所造成的變形的程度。
第2d圖為根據本發明的另一實施例的測量系統290的示意圖，其中，除探測器291和運作探測器291d之相應機構(未顯示)外，可以例如探測光束(例如，可提供電子束296、光束探測器297和監測器或控制元件298)的形式實作監測系統。例如，元件297、298可代表系統中配置為執行電子顯微鏡的部件，在一些實施例中，當金屬化系統220施加機械應力時可操作該部件。因此，藉由使用監測系統297、298，可從系統220(最好在接觸元件210的附近)獲得關於材料劣化及類似的其他資料。例如，在電子顯微鏡的基礎上，可可靠地檢測任何裂痕的發生，以致於，從系統298獲得相應的資料可用於在接觸元件210施加的機械應力和系統220的相應的機械響應之間建立適當的關聯性。此外，如果需要，甚至可藉由系統220施加機械應力時，而由測量系統290觀察到連續之材料改變，如此一來，便可建立所需精細解析度與系統220的一些特性的關聯性。例如，可以檢測到接觸元件210附近的材料密度的變化，而該變化可作為關於由探測器291提供的所施加的機械刺激的系統220的機械響應的標示。
第2e圖為根據本發明的另一實施例的測量系統290的示意圖，其中除了純機械指示以外(如橫向分力Fx)、或取代純機械指示，可用電參數來作為表示系統220的狀態的參數。在實施例中，探測器291可包括導電探測器尖端291A，其與元件210接觸。此外，經由金屬化系統220內建立的導電路徑221，接觸元件210可以電連接到任何類型的導電區域222，如接觸墊、類似元件210的接觸元件等等。此外，測量系統290可包括電極探測器291B，其可接觸到導電區域222。因此，當機械施加應力到接觸元件210時，系統220的機械回應可最終沿路徑221導致接觸不良，這可由測量系統290檢測。例如，當機械施加應力到系統220時，可檢測電阻的增加或完全的接觸不良。藉由這種方式，也可用參數值或值範圍來作為評估金屬化系統220的機械狀態的臨界參數。
應該明白可以使用其他電參數，如電容、電感等，其中，例如，介電特性的修改可能被檢測到，其相關於系統220施加的機械應力。在一些實施例中，可提供兩個獨立於探測器291之外的電探測器，以確定相應的接觸元件之間的電特性(如電阻，電容等)，接觸元件的電反應可能受到經由接觸元件210施加的機械應力的影響。例如，機械應力可能影響兩個導體部分之間的間隔，因此，專門的電子探測器可檢其所導致的電容修改，而不需要使探測器291為可導電者。
第2f圖為根據本發明的實施例的測量系統290的示意圖，其中，在聲波能296B的基礎上，金屬化系統220可以由適當機構探測。聲波能296B可施加到接觸元件210附近的系統220，其可由探測器291機械地獲取。為此，該系統290可包括聲波能用的適當發射器/接收器297B，如也可使用在聲學顯微鏡工具等者。也就是說，適當選擇的頻率的聲波能(例如，超音波的形式)可施加到系統220，並可由系統220反射，並因此由探測器297B檢測。例如，可使用頻率高達數GHz的超聲波能，該超聲波能因此對系統220的表面的變化和在該系統220的一定程度的深度敏感，從而能夠判定該系統220的一個或多個特性。例如，在聲機構的基礎上，例如藉由提供短超聲波脈衝和分析反射的超聲波脈衝，可有效的在系統220表面及其附近檢測到任何裂痕的形成。藉由在元件210附近設置元件297B，尤其可確定在元件210附近由於對系統220的介電材料施加機械應力所造成的裂痕。例如，元件297B可機械耦合至探測器291，並可因此代表其部件，從而自動適當將元件297B與金屬化系統220感興趣的區域對齊。在其他實施例(未顯示)中，該元件297B可單獨掃描部分系統220，從而增加用以獲得金屬化系統220的任何修改上的資訊的感興趣區域。此外，如所述，高頻率的超聲波需要中度密介質，以在元件297B和系統220之間傳遞聲波能。在這種情況下，可以局部的方式，施加適當液體(如水)，以獲得適當的測量條件。在其他實施例中，該元件297B可經由探測器291直接施加聲波能到接觸元件210、並因此到系統220。在其他情況下，該元件297B可直接耦合到表面220，以在超聲波脈衝的基礎上激發表面，而無需任何額外的中間介質。
第2g圖為根據本發明的再一實施例的測量系統290的示意圖，其中，可以藉由例如將探測器291和金屬化系統220浸入液體(如水之類)，以將系統290配置為建立特定的環境條件299，而在其他情況下，可以增加溫度、壓力、濕度和類似的形式，建立其他環境條件。例如，藉由使用在環境299中的高壓力或液體介質，例如由半導體裝置的超聲波探測，可實現金屬化系統220的狀態的全局的測定，從而以更全局的方式獲得資訊，該資訊可因而也被用來作為金屬化系統220和其機械狀態的回應的指標。
第2h圖為根據本發明的又一實施例的測量系統290的示意圖，其中，可配置和控制探測器291，以提供橫向分力Fx，而不需要顯著的垂直分力。例如，探測器291的形狀可依接觸元件210的形狀調適，以便獲得大的二維接觸區域，從而避免了接觸元件210明顯壓痕。因此，接觸元件210所產生的力響應甚至可整體更精確地對應於金屬化系統220的機械回應。
第2i圖示意的說明測量系統290，其中，可適當配置探測器291，以便抓握接觸元件210，可因此允許施加任何的機械應力，如平移力、扭矩力或其任何組合。此外，除了向下力，也可施用向上力，從而在設計適當的測試方法時，提供卓越的靈活性。例如，探測器291可有類似鉗形(tweezer)的配置，例如包括多數的個別元件291E、291F，以牢固包圍接觸元件210，從而使所需的機械刺激施加於接觸元件210。
因此，本發明提供測量系統和測量方法，其中可藉由提供機械刺激到個別的晶片接觸元件並藉由確定金屬化系統對機械刺激的機械回應的指標的參數的至少一個參數值，評估複雜的金屬化系統的機械狀態。因為能以高精確度和以可重現的方式產生施加於金屬化系統的相應機械應力，故可建立標準化的測試程序和測試標準，從而能整體地進行金屬化系統的有效率評估。此外，測試程序和策略可易於在進一步的進階製造階段(即當封裝時)與半導體裝置相關聯，從而提供有關金屬化系統的機械狀態有關對經封裝的半導體裝置的可靠性、壽命等造成的效應的附加資訊。例如，在經封裝的半導體裝置的操作期間誘發的熱應力可與上面討論的測量方法取得的金屬化系統的機械狀態相關聯，因此，例如，可建立關於可靠性和壽命的關聯的多個參數。
上述實施例僅例示性說明本發明之原理及其功效，而非用於限制本發明。任何熟習此項技藝之人士均可在不違背本發明之精神及範疇下，對上述實施例進行修飾與改變。因此，舉凡所屬技術領域中具有通常知識者在未脫離本發明所揭示之精神與技術思想下所完成之一切等效修飾或改變，仍應由後述之申請專利範圍所涵蓋。
100、200．．．半導體裝置
101．．．晶片或晶粒
110、210．．．接觸元件
120、154、220．．．金屬化系統
130、140．．．金屬化層
131、141、252．．．介電材料
132．．．通孔
142．．．金屬區
150．．．接觸結構或凸點結構
150A．．．開口
151．．．鈍化層
152．．．介電層
153．．．金屬材料
221．．．導電路徑
222．．．導電區域
252B．．．壓縮應力區
252C．．．裂痕
252T．．．拉伸應力區
290．．．測量系統
291．．．探測器
291A．．．尖端
291B．．．電極探測器
291E、291F．．．個別元件
293．．．Fz監測機構
294．．．ΔX監測機構
295．．．Zx監測機構
296．．．電子束
296B．．．聲波能
297．．．光束探測器
297B．．．探測器
298．．．監測器或控制元件
299．．．環境條件
第1a圖為半導體晶片或晶粒的頂視示意圖，其包括多數的焊接凸點或金屬柱形式的晶片接觸元件；
第1b圖為半導體裝置的剖視示意圖，其包括在敏感的低-k介電材料的基礎上形成的金屬化系統和晶片接觸結構；
第2a圖為根據本發明的實施例的測量系統的剖視示意圖，其藉由監測金屬化系統的至少機械的回應，用於評定半導體裝置的金屬化系統的機械的狀態；
第2b及2c圖為根據本發明的實施例的測量結果的示意圖，其顯示金屬化系統的機械的回應之間的比較，以確定裂痕之類的形式的不可逆的機械變形；
第2d圖為根據本發明的另一實施例的測量系統的示意圖，其中標示機械性回應的參數值可在電子顯微鏡的基礎上判定；
第2e圖為根據本發明的另一實施例的測量系統的示意圖，其中可回應施加到單一晶片接觸元件的機械應力而判定電參數；
第2f圖為根據本發明的實施例的測量系統的示意圖，其中金屬化系統的一個或多個材料特性可在聲波能供應給裝置的基礎上判定；
第2g圖為根據本發明的再一實施例的測量系統的示意圖，其具有特定環境用於金屬化系統，例如液體之類的形式；及
第2h及2i圖為根據本發明的又一實施例的測量系統的示意圖，其包括個別地施加機械力到晶片接觸元件上之不同類型。
200．．．半導體裝置
210．．．接觸元件
220．．．金屬化系統
252．．．介電材料
252B．．．壓縮應力區
252C．．．裂痕
252T．．．拉伸應力區
290．．．測量系統
291．．．探測器
293．．．Fz監測機構
294．．．ΔX監測機構
295．．．Zx監測機構

Claims (19)

  1. 一種評定半導體裝置之金屬化系統的方法，包括：藉由施加機械力在該金屬化系統中形成、並在介電材料的表面上方延伸的個別晶片接觸元件，以在該半導體裝置的該金屬化系統的該介電材料中誘發機械應力；以及判定標示該介電材料對該誘發的機械應力的回應的至少一個參數值，其中，施加機械力在該晶片接觸元件係包括施加至少一個橫向分力，以在鄰近該晶片接觸元件而橫向設置的介電材料中誘發拉伸和壓縮應力。
  2. 如申請專利範圍第1項所述之方法，其中，該晶片接觸元件是無鉛焊接凸點。
  3. 如申請專利範圍第1項所述之方法，其中，該晶片接觸元件是金屬柱。
  4. 如申請專利範圍第3項所述之方法，其中，該金屬柱包括銅。
  5. 如申請專利範圍第1項所述之方法，其中，判定標示該介電材料對該誘發的機械應力的回應的至少一個參數值係包括監測作用在該晶片接觸元件上的至少一個機械力的時間進展、以及使該時間進展與該介電材料的狀態相關聯。
  6. 如申請專利範圍第1項所述之方法，還包括判定該表面的一部分的狀態。
  7. 如申請專利範圍第6項所述之方法，其中，判定該表面 的一部分的狀態包括尋找該部分內的裂痕。
  8. 如申請專利範圍第1項所述之方法，其中，判定標示該介電材料對該誘發的機械應力的回應的至少一個參數值係包括施加聲波能到該金屬化系統、以及檢測從該金屬化系統獲得的反射的聲波能。
  9. 如申請專利範圍第1項所述之方法，其中，判定標示該介電材料對該誘發的機械應力的回應的至少一個參數值係包括在該晶片接觸元件施加該機械力時，判定該金屬化系統的至少一個電特性。
  10. 如申請專利範圍第9項所述之方法，其中，判定該金屬化系統的至少一個電特性係包括由導電性探測器接觸該晶片接觸元件、以及建立通過該晶片接觸元件的電流。
  11. 如申請專利範圍第1項所述之方法，其中，判定標示該介電材料對該誘發的機械應力的回應的至少一個參數值係包括在誘發該機械應力時，由電子顯微鏡監測該介電材料的至少一部分。
  12. 如申請專利範圍第1項所述之方法，還包括藉由使用該至少一個參數值，評估該金屬化系統的機械穩定性。
  13. 一種評定半導體裝置之金屬化系統的方法，包括：藉由施加力在金屬化系統中形成的晶片接觸元件，以判定建立半導體裝置的該金屬化系統的介電材料的不可逆變形所需的臨界力；以及使用該臨界力，以評估該金屬化系統的機械穩定 性，其中，施加力在該晶片接觸元件係包括施加至少一個橫向分力，以在鄰近該晶片接觸元件而橫向設置的介電材料中誘發拉伸和壓縮應力。
  14. 如申請專利範圍第13項所述之方法，其中，該力是個別地施加到該晶片接觸元件。
  15. 如申請專利範圍第13項所述之方法，還包括在該晶片接觸元件施加該力時，判定該介電材料的至少一個材料特性。
  16. 如申請專利範圍第15項所述之方法，其中，判定該至少一個材料特性包括將該金屬化系統的至少一部分暴露於電子束和聲波能的至少一個、以及檢測該金屬化系統的該至少一部分對該電子束和該聲波能的至少一個的回應。
  17. 如申請專利範圍第13項所述之方法，還包括在施加該力在該晶片接觸元件之後，判定該金屬化系統的至少一個電特性。
  18. 一種測量系統，包括：探測器，配置為個別地施加力在半導體裝置的金屬化系統中形成的晶片接觸元件；以及檢測系統，配置為提供至少一個參數值，該至少一個參數值標示該金屬化系統對施加於該晶片接觸元件的該力的機械回應，其中，該至少一個參數值是作用在該晶片接觸元件的橫向力的大小。
  19. 如申請專利範圍第18項所述之測量系統，其中，該至 少一個參數值包括聲波信號值、電子顯微鏡的圖像和電子信號的至少一個。
TW100105027A 2010-02-26 2011-02-16 在精密半導體裝置中藉由機械性施加應力之晶粒觸點評定金屬堆疊整體性 TWI534921B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102010002453.8A DE102010002453B4 (de) 2010-02-26 2010-02-26 Verfahren und Messystem zur Bewertung der Metallstapelintegrität in komplexen Halbleiterbauelementen durch mechanisches Verspannen von Chipkontakten
US12/939,471 US8479578B2 (en) 2010-02-26 2010-11-04 Assessing metal stack integrity in sophisticated semiconductor devices by mechanically stressing die contacts

Publications (2)

Publication Number Publication Date
TW201135859A TW201135859A (en) 2011-10-16
TWI534921B true TWI534921B (zh) 2016-05-21

Family

ID=44501877

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100105027A TWI534921B (zh) 2010-02-26 2011-02-16 在精密半導體裝置中藉由機械性施加應力之晶粒觸點評定金屬堆疊整體性

Country Status (5)

Country Link
US (1) US8479578B2 (zh)
CN (1) CN102194723B (zh)
DE (1) DE102010002453B4 (zh)
SG (1) SG173970A1 (zh)
TW (1) TWI534921B (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8957531B2 (en) * 2011-10-20 2015-02-17 International Business Machines Corporation Flat laminate, symmetrical test structures and method of use to gauge white bump sensitivity
JP2013195414A (ja) * 2012-03-23 2013-09-30 Renesas Electronics Corp 半導体装置の測定方法
US8950269B2 (en) 2012-07-27 2015-02-10 Globalfoundries Inc. Detecting anomalous stiff pillar bumps formed above a metallization system
US9021894B2 (en) 2012-07-27 2015-05-05 Globalfoundries Inc. Detecting anomalous weak BEOL sites in a metallization system
KR102294323B1 (ko) * 2014-07-09 2021-08-26 삼성전자주식회사 스트레스 검출 방법, 컴팩트 모델 트레이닝 방법, 스트레스 완화 방법 및 컴퓨팅 시스템
US9847313B2 (en) * 2015-04-24 2017-12-19 Kulicke And Soffa Industries, Inc. Thermocompression bonders, methods of operating thermocompression bonders, and horizontal scrub motions in thermocompression bonding
US9731378B2 (en) * 2015-05-22 2017-08-15 Kulicke And Soffa Industries, Inc. Thermocompression bonders, methods of operating thermocompression bonders, and horizontal correction motions using lateral force measurement in thermocompression bonding
CN105116313B (zh) * 2015-08-19 2018-04-03 西安电子科技大学 单轴应力施加装置及应变mos芯片输出特性测试方法
US10134649B2 (en) 2016-01-06 2018-11-20 International Business Machines Corporation Scanning acoustic microscope sensor array for chip-packaging interaction package reliability monitoring

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10043731C2 (de) * 2000-09-05 2003-06-26 Infineon Technologies Ag Meßsonde, deren Verwendung und Herstellung und Meßsystem zum Erfassen von elektrischen Signalen in einer integrierten Halbleiterschaltung
US7410833B2 (en) 2004-03-31 2008-08-12 International Business Machines Corporation Interconnections for flip-chip using lead-free solders and having reaction barrier layers
US7026547B1 (en) * 2005-01-21 2006-04-11 Infineon Technologies Ag Semiconductor device and a method for fabricating a semiconductor device
US7420106B2 (en) * 2005-03-18 2008-09-02 The University Of Utah Research Foundation Scanning probe characterization of surfaces
US7622309B2 (en) * 2005-06-28 2009-11-24 Freescale Semiconductor, Inc. Mechanical integrity evaluation of low-k devices with bump shear
US7805258B2 (en) * 2007-02-16 2010-09-28 Taiwan Semiconductor Manufacturing Company, Ltd. System and method for film stress and curvature gradient mapping for screening problematic wafers
US7973547B2 (en) 2008-08-13 2011-07-05 Infineon Technologies Ag Method and apparatus for detecting a crack in a semiconductor wafer, and a wafer chuck
DE102008044984A1 (de) * 2008-08-29 2010-07-15 Advanced Micro Devices, Inc., Sunnyvale Halbleiterbauelement mit Verspannungsrelaxationsspalte zur Verbesserung der Chipgehäusewechselwirkungsstabilität
DE102008045035B4 (de) * 2008-08-29 2017-11-16 Globalfoundries Dresden Module One Limited Liability Company & Co. Kg Verbessern der Strukturintegrität von Dielektrika mit kleinem ε in Metallisierungssystemen von Halbleiterbauelementen unter Anwendung einer Risse verhindernden Materialschicht

Also Published As

Publication number Publication date
TW201135859A (en) 2011-10-16
CN102194723A (zh) 2011-09-21
US20110209548A1 (en) 2011-09-01
CN102194723B (zh) 2016-08-17
DE102010002453B4 (de) 2018-05-09
US8479578B2 (en) 2013-07-09
SG173970A1 (en) 2011-09-29
DE102010002453A1 (de) 2011-09-01

Similar Documents

Publication Publication Date Title
TWI534921B (zh) 在精密半導體裝置中藉由機械性施加應力之晶粒觸點評定金屬堆疊整體性
US7622309B2 (en) Mechanical integrity evaluation of low-k devices with bump shear
US7256475B2 (en) On-chip test circuit for assessing chip integrity
US7888776B2 (en) Capacitor-based method for determining and characterizing scribe seal integrity and integrity loss
US10186463B2 (en) Method of filling probe indentations in contact pads
US7157734B2 (en) Semiconductor bond pad structures and methods of manufacturing thereof
US7247552B2 (en) Integrated circuit having structural support for a flip-chip interconnect pad and method therefor
KR20070061458A (ko) 집적 회로 및 결합 패드 형성 방법
Tanaka et al. Mechanical effects of copper through-vias in a 3D die-stacked module
US20090176124A1 (en) Bonding pad structure and semiconductor device including the bonding pad structure
US20100052711A1 (en) Probe card and manufacturing method of the same
US20070212867A1 (en) Method and structure for improving bonding reliability in bond pads
US6548881B1 (en) Method and apparatus to achieve bond pad crater sensing and stepping identification in integrated circuit products
US20200303268A1 (en) Semiconductor device including residual test pattern
US6395568B1 (en) Method and apparatus for achieving bond pad crater sensing and ESD protection integrated circuit products
TW201133735A (en) Connection pad structure for an electronic component
JP4877465B2 (ja) 半導体装置、半導体装置の検査方法、半導体ウェハ
US6605824B2 (en) Semiconductor drive
CN108520871B (zh) 晶圆级芯片中的嵌入式焊盘及其制作方法
US20030127716A1 (en) Single layer wiring bond pad with optimum AL film thickness in Cu/FSG process for devices under pads
US20130334532A1 (en) Stress gauge comprised of a piezoelectric material for use with integrated circuit products
Shih et al. Stress Analysis of Damage in Active Circuitry beneath Redistribution Layer (RDL) Bonding Pad and Improvements for Reliability
CN118335719A (zh) 半导体测试结构及其测试方法
JP5428001B2 (ja) 耐性評価用ウェハ及び耐性評価方法
TWI271812B (en) Method for fabricating a probing pad of an integrated circuit chip

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees