KR102294323B1 - 스트레스 검출 방법, 컴팩트 모델 트레이닝 방법, 스트레스 완화 방법 및 컴퓨팅 시스템 - Google Patents

Abstract

서로 다른 물질들로 형성되는 제1 및 제2 패턴들을 포함하는 집적 회로의 스트레스를 검출하는 방법에서, 상기 제1 패턴의 적어도 하나의 스트레스 검출 포인트가 결정되고, 상기 스트레스 검출 포인트를 포함하는 영역이 복수의 분할 영역들로 분할되며, 상기 복수의 분할 영역들에서의 상기 제2 패턴의 면적들이 각각 계산되며, 상기 복수의 분할 영역들에서의 상기 제2 패턴의 면적들에 기초하여 상기 스트레스 검출 포인트에서 상기 제2 패턴에 의한 상기 제1 패턴에 대한 스트레스 레벨이 검출된다. 이에 따라, 집적 회로의 스트레스 검출이 신속하게 수행될 수 있고, 집적 회로의 전체 영역에서의 스트레스를 검출하는 풀-칩 스트레스 시뮬레이션이 수행될 수 있다.

Description

스트레스 검출 방법, 컴팩트 모델 트레이닝 방법, 스트레스 완화 방법 및 컴퓨팅 시스템{METHOD OF DETECTING STRESS, METHOD OF TRAINING A COMPACT MODEL, METHOD OF RELAXING STRESS AND COMPUTING SYSTEM}

본 발명은 반도체 회로 설계 및 검증에 관한 것으로서, 더욱 상세하게는 집적 회로의 스트레스 검출 방법, 컴팩트 모델 트레이닝 방법, 스트레스 완화 방법 및 이들을 수행하는 컴퓨팅 시스템에 관한 것이다.

집적 회로와 같은 반도체 회로에서, 서로 인접한 패턴들이 서로 다른 물질들로 형성될 수 있다. 한편, 이러한 패턴들(예를 들어, 액티브 패턴(active pattern) 및 소자 분리막 패턴(isolation layer pattern))의 물질들이 서로 다른 팽창 계수(expansion coefficient)(또는 열 팽창 계수(coefficient of thermal expansion))를 가짐에 따라, 각 패턴에 스트레스가 가해지고, 각 패턴의 변위(dislocation)에 기인하여 대기 누설 전류(standby leakage current) 또는 크랙(crack)과 같은 불량이 발생될 수 있다.

본 발명의 일 목적은 집적 회로의 설계 검증 단계에서 집적 회로의 스트레스를 검출하는 방법을 제공하는 것이다.

본 발명의 다른 목적은 집적 회로의 설계 검증 단계에서 집적 회로의 스트레스를 검출하는 컴퓨팅 시스템을 제공하는 것이다.

본 발명의 또 다른 목적은 집적 회로의 스트레스를 검출하기 위한 컴팩트 모델을 트레이닝하는 방법을 제공하는 것이다.

본 발명의 또 다른 목적은 집적 회로의 스트레스를 검출하기 위한 컴팩트 모델을 트레이닝하는 컴퓨팅 시스템을 제공하는 것이다.

본 발명의 또 다른 목적은 집적 회로의 스트레스를 완화하는 방법을 제공하는 것이다.

본 발명의 또 다른 목적은 집적 회로의 스트레스를 완화하는 컴퓨팅 시스템을 제공하는 것이다.

다만, 본 발명의 해결하고자 하는 과제는 상기 언급된 과제에 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.

상기 일 목적을 달성하기 위해, 본 발명의 실시예들에 따른 서로 다른 물질들로 형성되는 제1 및 제2 패턴들을 포함하는 집적 회로의 스트레스를 검출하는 방법에서, 상기 제1 패턴의 적어도 하나의 스트레스 검출 포인트가 결정되고, 상기 스트레스 검출 포인트를 포함하는 영역이 복수의 분할 영역들로 분할되며, 상기 복수의 분할 영역들에서 상기 제2 패턴의 면적들이 각각 계산되고, 상기 복수의 분할 영역들에서의 상기 제2 패턴의 면적들에 기초하여 상기 스트레스 검출 포인트에서 상기 제2 패턴에 의한 상기 제1 패턴에 대한 스트레스 레벨이 검출된다.

일 실시예에서, 상기 적어도 하나의 스트레스 검출 포인트는 상기 제1 패턴의 볼록 포인트(convex point), 오목 포인트(concave point) 및 투영 포인트(projected point) 중 적어도 하나를 포함할 수 있다.

일 실시예에서, 상기 집적 회로에 포함된 상기 제1 패턴의 모든 볼록 포인트들, 모든 오목 포인트들 및 모든 투영 포인트들이 상기 스트레스 검출 포인트로서 결정되고, 상기 모든 볼록 포인트들, 상기 모든 오목 포인트들 및 상기 모든 투영 포인트들에서의 상기 스트레스 레벨이 검출될 수 있다.

일 실시예에서, 상기 스트레스 검출 포인트를 포함하는 영역을 상기 복수의 분할 영역들로 분할하도록, 상기 스트레스 검출 포인트를 중심점으로 가지는 사각형 형상의 영역을 제1 내지 제4 분할 영역들로 등분될 수 있다.

일 실시예에서, 상기 스트레스 검출 포인트에서 상기 스트레스 레벨을 검출하도록, 상기 스트레스 레벨로서, 제1 계수, 제2 계수와 상기 제1 분할 영역에서의 상기 제2 패턴의 면적의 곱, 제3 계수와 상기 제2 분할 영역에서의 상기 제2 패턴의 면적의 곱, 제4 계수와 상기 제3 분할 영역에서의 상기 제2 패턴의 면적의 곱, 및 제5 계수와 상기 제4 분할 영역에서의 상기 제2 패턴의 면적의 곱의 합이 계산될 수 있다.

일 실시예에서, 상기 스트레스 검출 포인트를 포함하는 영역을 상기 복수의 분할 영역들로 분할하도록, 각각이 상기 스트레스 검출 포인트를 중심점으로 가지고, 서로 다른 사이즈를 가지는 사각형 형상의 N 개의 영역들(N은 1 이상의 자연수) 각각이 M 등분(M은 2 이상의 자연수)될 수 있다.

일 실시예에서, 상기 스트레스 검출 포인트에서 상기 스트레스 레벨을 검출하도록, 상기 N 개의 영역들 각각을 M 등분하여 생성된 M*N개의 분할 영역들에서의 상기 제2 패턴의 면적들에 대한 L차(L은 1 이상의 자연수) 식을 이용하여 상기 스트레스 레벨이 계산될 수 있다.

일 실시예에서, 상기 스트레스 검출 포인트를 포함하는 영역을 상기 복수의 분할 영역들로 분할하도록, 각각이 상기 스트레스 검출 포인트를 중심점으로 가지고, 서로 다른 사이즈를 가지는 원형 형상의 N 개의 영역들(N은 1 이상의 자연수) 각각이 M 등분(M은 2 이상의 자연수)될 수 있다.

일 실시예에서, 상기 제1 패턴은 액티브 패턴이고, 상기 제2 패턴은 소자 분리막 패턴이며, 상기 스트레스 검출 포인트에서 상기 소자 분리막 패턴에 의한 상기 액티브 패턴에 대한 상기 스트레스 레벨이 검출될 수 있다.

상기 다른 목적을 달성하기 위해, 본 발명의 실시예들에 따른 서로 다른 물질들로 형성되는 제1 및 제2 패턴들을 포함하는 집적 회로의 스트레스를 검출하는 컴퓨팅 시스템은, 상기 집적 회로에 대한 레이아웃 데이터, 및 상기 집적 회로의 상기 스트레스를 검출하는 스트레스 검출 툴이 로드되는 메모리 장치, 및 상기 메모리 장치에 로드된 상기 스트레스 검출 툴을 실행하는 프로세서를 포함한다. 상기 프로세서에 의해 실행되는 상기 스트레스 검출 툴은, 상기 레이아웃 데이터에 기초하여 상기 제1 패턴의 적어도 하나의 스트레스 검출 포인트를 결정하고, 상기 스트레스 검출 포인트를 포함하는 영역을 복수의 분할 영역들로 분할하며, 상기 복수의 분할 영역들에서 상기 제2 패턴의 면적들을 각각 계산하고, 상기 복수의 분할 영역들에서의 상기 제2 패턴의 면적들에 기초하여 상기 스트레스 검출 포인트에서 상기 제2 패턴에 의한 상기 제1 패턴에 대한 스트레스 레벨을 검출한다.

일 실시예에서, 상기 스트레스 검출 툴은, 상기 레이아웃 데이터에 기초하여 상기 제1 패턴의 상기 적어도 하나의 스트레스 검출 포인트를 결정하는 포인트 결정 모듈, 및 상기 스트레스 검출 포인트를 포함하는 영역을 상기 복수의 분할 영역들로 분할하고, 상기 복수의 분할 영역들에서 상기 제2 패턴의 면적들을 각각 계산하며, 상기 복수의 분할 영역들에서의 상기 제2 패턴의 면적들에 기초하여 상기 스트레스 검출 포인트에서 상기 제2 패턴에 의한 상기 제1 패턴에 대한 스트레스 레벨을 검출하는 스트레스 검출 모듈을 포함할 수 있다.

일 실시예에서, 상기 프로세서에 의해 실행되는 상기 스트레스 검출 툴은, 상기 레이아웃 데이터에 상기 검출된 스트레스 레벨을 나타내는 레이어(layer)를 추가할 수 있다.

상기 또 다른 목적을 달성하기 위해, 본 발명의 실시예들에 따른 집적 회로의 스트레스를 검출하기 위한 컴팩트 모델을 트레이닝하는 방법에서, 상기 집적 회로에 대하여 상기 컴팩트 모델을 이용한 스트레스 시뮬레이션이 수행되고, 상기 스트레스 시뮬레이션에 의해 도출된 상기 집적 회로의 스트레스 분포에 기초하여 샘플 스트레스 검출 포인트들이 선택되며, 상기 샘플 스트레스 검출 포인트들에 대한 정밀 스트레스 시뮬레이션(rigorous stress simulation)이 수행되고, 상기 정밀 스트레스 시뮬레이션의 결과에 기초하여 상기 컴팩트 모델이 보정된다.

일 실시예에서, 상기 컴팩트 모델을 이용한 상기 스트레스 시뮬레이션은 상기 집적 회로에 대한 풀-칩 스트레스 시뮬레이션이고, 상기 집적 회로의 상기 스트레스 분포는 상기 집적 회로의 풀-칩 스트레스 분포이며, 상기 샘플 스트레스 검출 포인트들은 상기 집적 회로의 상기 풀-칩 스트레스 분포에 기초하여 선택될 수 있다.

일 실시예에서, 상기 샘플 스트레스 검출 포인트들은 상기 스트레스 분포와 동일한 분포를 가지도록 선택될 수 있다.

일 실시예에서, 상기 컴팩트 모델을 이용한 상기 스트레스 시뮬레이션을 수행하도록, 서로 다른 물질들로 형성되는 제1 및 제2 패턴들을 포함하는 상기 집적 회로에서 상기 제1 패턴의 스트레스 검출 포인트들이 결정되고, 상기 컴팩트 모델에 기초하여 상기 스트레스 검출 포인트들 각각을 포함하는 영역이 복수의 분할 영역들로 분할되며, 상기 복수의 분할 영역들에서 상기 제2 패턴의 면적들이 각각 계산되고, 상기 복수의 분할 영역들에서의 상기 제2 패턴의 면적들에 기초한 상기 컴팩트 모델을 이용하여 상기 스트레스 검출 포인트들 각각에서 상기 제2 패턴에 의한 상기 제1 패턴에 대한 스트레스 레벨이 검출될 수 있다.

일 실시예에서, 스트레스 검출 포인트들은 상기 집적 회로에 포함된 상기 제1 패턴의 모든 볼록 포인트들, 모든 오목 포인트들 및 모든 투영 포인트들을 포함할 수 있다.

일 실시예에서, 상기 컴팩트 모델은 상기 복수의 분할 영역들에서의 상기 제2 패턴의 면적들에 대한 L차(L은 1 이상의 자연수) 식일 수 있다.

일 실시예에서, 상기 정밀 스트레스 시뮬레이션의 결과에 기초하여 상기 컴팩트 모델을 보정하도록, 상기 정밀 스트레스 시뮬레이션의 결과에 기초하여 상기 L차 식의 계수들이 보정될 수 있다.

상기 또 다른 목적을 달성하기 위해, 본 발명의 실시예들에 따른 집적 회로의 스트레스를 검출하기 위한 컴팩트 모델을 트레이닝하는 컴퓨팅 시스템은, 상기 집적 회로에 대한 레이아웃 데이터, 상기 컴팩트 모델, 상기 집적 회로의 상기 스트레스를 검출하는 스트레스 검출 툴, 및 상기 컴팩트 모델을 트레이닝하는 트레이닝 툴이 로드되는 메모리 장치, 및 상기 메모리 장치에 로드된 상기 스트레스 검출 툴 및 상기 트레이닝 툴을 실행하는 프로세서를 포함한다. 상기 프로세서에 의해 실행되는 상기 스트레스 검출 툴은, 상기 집적 회로에 대하여 상기 컴팩트 모델을 이용한 스트레스 시뮬레이션을 수행한다. 상기 프로세서에 의해 실행되는 상기 트레이닝 툴은, 상기 스트레스 시뮬레이션에 의해 도출된 상기 집적 회로의 스트레스 분포에 기초하여 샘플 스트레스 검출 포인트들을 선택하고, 상기 샘플 스트레스 검출 포인트들에 대한 정밀 스트레스 시뮬레이션(rigorous stress simulation)을 수행하며, 상기 정밀 스트레스 시뮬레이션의 결과에 기초하여 상기 컴팩트 모델을 보정한다.

상기 또 다른 목적을 달성하기 위해, 본 발명의 실시예들에 따른 서로 다른 물질들로 형성되는 제1 및 제2 패턴들을 포함하는 집적 회로의 스트레스를 완화하는 방법에서, 상기 제1 패턴의 적어도 하나의 스트레스 검출 포인트가 결정되고, 상기 스트레스 검출 포인트를 포함하는 영역이 복수의 분할 영역들로 분할되며, 상기 복수의 분할 영역들에서 상기 제2 패턴의 면적들이 각각 계산되고, 상기 복수의 분할 영역들에서의 상기 제2 패턴의 면적들에 기초하여 상기 스트레스 검출 포인트에서 상기 제2 패턴에 의한 상기 제1 패턴에 대한 스트레스 레벨이 검출되며, 상기 검출된 스트레스 레벨이 기준 값 이상인 경우, 상기 스트레스 검출 포인트를 가지는 상기 제1 패턴의 주변에 더미 패턴이 삽입된다.

일 실시예에서, 상기 더미 패턴은 링 타입의 더미 패턴, 사각형 타입의 더미 패턴, 다각형 타입의 더미 패턴 및 부착 타입의 더미 패턴 중 적어도 하나를 포함할 수 있다.

상기 또 다른 목적을 달성하기 위해, 본 발명의 실시예들에 따른 서로 다른 물질들로 형성되는 제1 및 제2 패턴들을 포함하는 집적 회로의 스트레스를 완화하는 컴퓨팅 시스템은, 상기 집적 회로에 대한 레이아웃 데이터, 상기 집적 회로의 상기 스트레스를 검출하는 스트레스 검출 툴, 및 상기 검출된 스트레스를 완화하는 스트레스 완화 툴이 로드되는 메모리 장치, 및 상기 메모리 장치에 로드된 상기 스트레스 검출 툴 및 상기 스트레스 완화 툴을 실행하는 프로세서를 포함한다. 상기 프로세서에 의해 실행되는 상기 스트레스 검출 툴은, 상기 레이아웃 데이터에 기초하여 상기 제1 패턴의 적어도 하나의 스트레스 검출 포인트를 결정하고, 상기 스트레스 검출 포인트를 포함하는 영역을 복수의 분할 영역들로 분할하며, 상기 복수의 분할 영역들에서 상기 제2 패턴의 면적들을 각각 계산하고, 상기 복수의 분할 영역들에서의 상기 제2 패턴의 면적들에 기초하여 상기 스트레스 검출 포인트에서 상기 제2 패턴에 의한 상기 제1 패턴에 대한 스트레스 레벨을 검출한다. 상기 프로세서에 의해 실행되는 상기 스트레스 완화 툴은, 상기 검출된 스트레스 레벨이 기준 값 이상인 경우, 상기 스트레스 검출 포인트를 가지는 상기 제1 패턴의 주변에 더미 패턴을 삽입한다.

상기와 같은 본 발명의 실시예들에 따른 스트레스 검출 방법 및 이를 수행하는 컴퓨팅 시스템은, 면적 기반 컴팩트 모델을 이용하여 각 스트레스 검출 포인트에서의 스트레스 레벨을 검출함으로써, 짧은 수행 시간을 가질 수 있고, 풀-칩 스트레스 시뮬레이션(full-chip stress simulation)을 수행할 수 있다.

또한, 본 발명의 실시예들에 따른 컴팩트 모델 트레이닝 방법 및 이를 수행하는 컴퓨팅 시스템은, 집적 회로의 풀-칩 스트레스 분포에 기초하여 정밀 스트레스 시뮬레이션이 수행될 샘플 스트레스 검출 포인트들을 선택함으로써, 집적 회로의 스트레스 검출을 위한 컴팩트 모델의 정확도를 향상시킬 수 있다.

또한, 본 발명의 실시예들에 따른 스트레스 완화 방법 및 이를 수행하는 컴퓨팅 시스템은, 면적 기반 컴팩트 모델을 이용하여 검출된 높은 스트레스 레벨을 가지는 스트레스 검출 포인트에 대하여 더미 패턴을 삽입함으로써, 집적 회로의 변위(dislocation) 또는 크랙(crack)을 방지할 수 있다.

다만, 본 발명의 효과는 상기 언급한 효과에 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.

도 1은 본 발명의 실시예들에 따른 집적 회로의 스트레스를 검출하는 방법을 나타내는 순서도이다.
도 2는 본 발명의 실시예들에 따른 스트레스 검출 방법에서 스트레스 검출 포인트를 결정하는 방법을 설명하기 위한 도면이다.
도 3은 본 발명의 실시예들에 따른 스트레스 검출 방법에서 스트레스 검출 포인트를 포함하는 영역을 분할하는 방법의 일 예를 설명하기 위한 도면이다.
도 4는 본 발명의 실시예들에 따른 스트레스 검출 방법에서 이용되는 컴팩트 모델의 일 예를 나타내는 도면이다.
도 5는 본 발명의 실시예들에 따른 스트레스 검출 방법에서 이용될 수 있는 중첩(superposition) 원리를 설명하기 위한 도면이다.
도 6은 본 발명의 실시예들에 따른 스트레스 검출 방법에서 이용되는 컴팩트 모델의 다른 예를 나타내는 도면이다.
도 7은 본 발명의 실시예들에 따른 스트레스 검출 방법에서 스트레스 검출 포인트를 포함하는 영역을 분할하는 방법의 다른 예를 설명하기 위한 도면이다.
도 8은 본 발명의 실시예들에 따른 스트레스 검출 방법에서 스트레스 검출 포인트를 포함하는 영역을 분할하는 방법의 또 다른 예를 설명하기 위한 도면이다.
도 9는 본 발명의 실시예들에 따른 집적 회로의 스트레스를 검출하는 컴퓨팅 시스템을 나타내는 도면이다.
도 10은 본 발명의 실시예들에 따른 집적 회로의 스트레스를 검출하기 위한 컴팩트 모델을 트레이닝하는 방법을 나타내는 순서도이다.
도 11a는 집적 회로의 풀-칩 스트레스 분포를 나타내는 그래프이고, 도 11b는 샘플 스트레스 검출 포인트들의 분포를 나타내는 그래프이다.
도 12는 본 발명의 실시예들에 따른 집적 회로의 스트레스를 검출하기 위한 컴팩트 모델을 트레이닝하는 컴퓨팅 시스템을 나타내는 도면이다.
도 13은 본 발명의 실시예들에 따른 집적 회로의 스트레스를 완화하는 방법을 나타내는 순서도이다.
도 14a 내지 도 14d는 본 발명의 실시예들에 따른 스트레스 완화 방법에서 삽입되는 더미 패턴의 예들을 나타내는 도면들이다.
도 15는 본 발명의 실시예들에 따른 집적 회로의 스트레스를 완화하는 컴퓨팅 시스템을 나타내는 도면이다.

본문에 개시되어 있는 본 발명의 실시예들에 대해서, 특정한 구조적 내지 기능적 설명들은 단지 본 발명의 실시예를 설명하기 위한 목적으로 예시된 것으로, 본 발명의 실시예들은 다양한 형태로 실시될 수 있으며 본문에 설명된 실시예들에 한정되는 것으로 해석되어서는 아니 된다.

본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.

제 1, 제 2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로 사용될 수 있다. 예를 들어, 본 발명의 권리 범위로부터 이탈되지 않은 채 제 1 구성요소는 제 2 구성요소로 명명될 수 있고, 유사하게 제 2 구성요소도 제 1 구성요소로 명명될 수 있다.

어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다. 구성요소들 간의 관계를 설명하는 다른 표현들, 즉 "~사이에"와 "바로 ~사이에" 또는 "~에 이웃하는"과 "~에 직접 이웃하는" 등도 마찬가지로 해석되어야 한다.

본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 설시된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.

다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미이다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미인 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.

한편, 어떤 실시예가 달리 구현 가능한 경우에 특정 블록 내에 명기된 기능 또는 동작이 순서도에 명기된 순서와 다르게 일어날 수도 있다. 예를 들어, 연속하는 두 블록이 실제로는 실질적으로 동시에 수행될 수도 있고, 관련된 기능 또는 동작에 따라서는 상기 블록들이 거꾸로 수행될 수도 있다.

이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다. 도면상의 동일한 구성요소에 대해서는 동일한 참조부호를 사용하고 동일한 구성요소에 대해서 중복된 설명은 생략한다.

도 1은 본 발명의 실시예들에 따른 집적 회로의 스트레스를 검출하는 방법을 나타내는 순서도이고, 도 2는 본 발명의 실시예들에 따른 스트레스 검출 방법에서 스트레스 검출 포인트를 결정하는 방법을 설명하기 위한 도면이다.

도 1을 참조하면, 서로 다른 물질들로 형성되고 서로 인접한 제1 및 제2 패턴들을 포함하는 집적 회로에서, 상기 제1 패턴의 적어도 하나의 스트레스 검출 포인트가 결정될 수 있다(S110). 실시예에 따라, 상기 제1 패턴 및 상기 제2 패턴 각각은 액티브 패턴(active pattern), 소자 분리막 패턴(isolation layer pattern), 게이트 패턴(gate pattern), 폴리실리콘 패턴(poly-silicon pattern) 또는 에피택시얼층 패턴(epitaxial layer pattern)일 수 있다. 예를 들어, 상기 제1 패턴은 액티브 패턴이고, 상기 제2 패턴은 소자 분리막 패턴일 수 있다.

일 실시예에서, 상기 제1 패턴의 볼록 포인트(convex point), 오목 포인트(concave point) 및 투영 포인트(projected point)가 상기 스트레스 검출 포인트로 결정될 수 있다. 한편, 여기서, 상기 제1 패턴의 상기 볼록 포인트는 상기 제1 패턴의 볼록한 모서리(convex corner)일 수 있고, 상기 제1 패턴의 상기 오목 포인트는 상기 제1 패턴의 오목한 모서리(concave corner)일 수 있으며, 상기 제1 패턴의 상기 투영 포인트는 인접한 볼록 포인트가 투영된 포인트로서 인접한 제1 패턴의 영역과의 간격이 변경되는 포인트일 수 있다.

도 2를 참조하면, 집적 회로의 일 영역(100)에서, 제1 패턴(120) 및 제2 패턴(140)이 서로 인접하여 서로 다른 물질들로 형성될 수 있다. 예를 들어, 제1 패턴(120)은 실리콘으로 형성된 액티브 패턴일 수 있고, 제2 패턴(140)은 STI(shallow trench isolation) 공정에 의해 실리콘 산화물(SiO2)로 형성된 소자 분리막 패턴일 수 있다. 이 경우, 도 2에 도시된 바와 같이, "○"로 표시된 제1 패턴(120)의 볼록 포인트들, "□"로 표시된 제1 패턴(120)의 오목 포인트들, 및 "X"로 표시된 제1 패턴(120)의 투영 포인트들이 상기 스트레스 검출 포인트들로 결정될 수 있다.

또한, 일 실시예에서, 상기 집적 회로의 전체 영역에서의 상기 제1 패턴의 모든 볼록 포인트들, 모든 오목 포인트들 및 모든 투영 포인트들이 상기 스트레스 검출 포인트들로서 결정될 수 있고, 상기 모든 볼록 포인트들, 상기 모든 오목 포인트들 및 상기 모든 투영 포인트들에서의 스트레스 레벨이 검출될 수 있다. 즉, 상기 집적 회로의 전체 영역에서의 스트레스를 검출하는 풀-칩 스트레스 시뮬레이션(full-chip stress simulation)이 수행될 수 있다.

다시 도 1을 참조하면, 각 스트레스 검출 포인트를 포함하는 상기 집적 회로의 영역이 복수의 분할 영역들로 분할될 수 있다(S130). 실시예에 따라, 각 스트레스 검출 포인트에 대하여, 상기 스트레스 검출 포인트를 중심점으로 가지는 사각형, 원형, 다각형 등의 임의의 형상의 영역이 복수의 분할 영역들로 분할될 수 있다. 또한, 실시예에 따라, 각 스트레스 검출 포인트에 대하여, 상기 스트레스 검출 포인트를 중심점으로 가지는 하나의 영역, 또는 상기 스트레스 검출 포인트를 중심점으로 가지고 서로 다른 사이즈를 가지는 복수의 영역들이 복수의 분할 영역들로 분할될 수 있다. 예를 들어, 일 실시예에서, 각각이 상기 스트레스 검출 포인트를 중심점으로 가지고, 서로 다른 사이즈를 가지는 사각형 형상의 N 개의 영역들(N은 1 이상의 자연수) 각각이 M 등분(M은 2 이상의 자연수)될 수 있다. 다른 실시예에서, 각각이 상기 스트레스 검출 포인트를 중심점으로 가지고, 서로 다른 사이즈를 가지는 원형 형상의 N 개의 영역들 각각이 M 등분될 수 있다.

상기 복수의 분할 영역들에서 상기 제2 패턴의 면적들이 각각 계산될 수 있다(S150). 예를 들어, 상기 집적 회로의 레이아웃 데이터로부터 상기 복수의 분할 영역들에서의 상기 제2 패턴의 면적들이 각각 계산될 수 있다. 또한, 상기 복수의 분할 영역들에서의 상기 제2 패턴의 면적들에 기초하여 상기 스트레스 검출 포인트에서의 상기 제2 패턴에 의한 상기 제1 패턴에 대한 스트레스 레벨이 검출될 수 있다(S170). 일 실시예에서, 상기 스트레스 검출 포인트에서의 상기 스트레스 레벨은 상기 N 개의 영역들 각각을 M 등분하여 생성된 M*N개의 분할 영역들에서의 상기 제2 패턴의 면적들에 대한 L차(L은 1 이상의 자연수) 식을 이용하여 계산될 수 있다. 예를 들어, N이 1이고, M이 4인 예에서, 상기 스트레스 검출 포인트를 중심점으로 가지는 사각형 형상의 영역이 제1 내지 제4 분할 영역들로 등분될 수 있고, 제1 계수(또는 상수), 제2 계수와 상기 제1 분할 영역에서의 상기 제2 패턴의 면적의 곱, 제3 계수와 상기 제2 분할 영역에서의 상기 제2 패턴의 면적의 곱, 제4 계수와 상기 제3 분할 영역에서의 상기 제2 패턴의 면적의 곱, 및 제5 계수와 상기 제4 분할 영역에서의 상기 제2 패턴의 면적의 곱의 합이 상기 스트레스 검출 포인트에서의 상기 스트레스 레벨로서 계산될 수 있다. 한편, 이러한 각 스트레스 검출 포인트에 대한 분할 영역들에서의 제2 패턴의 면적들에 대한 L차 식은, 면적에 기초하여 상기 스트레스 레벨을 계산하여 작은 계산량을 가지고, 신속하게 처리될 수 있고, 이에 따라, 집적 회로의 스트레스를 검출하기 위한 "컴팩트 모델(Compact Model)" 또는 "면적 기반 컴팩트 모델(Area-Based Compact Model)"이라 불릴 수 있다.

집적 회로와 같은 반도체 회로에서, 서로 인접한 패턴들이 서로 다른 물질들로 형성될 수 있다. 한편, 이러한 패턴들의 물질들이 서로 다른 팽창 계수(또는 열 팽창 계수)를 가짐에 따라, 각 패턴에 스트레스가 가해지고, 각 패턴의 변위(dislocation)에 기인하여 대기 누설 전류 또는 크랙과 같은 불량이 발생될 수 있다. 이러한 대기 누설 전류 또는 크랙을 방지하도록, 집적 회로의 설계 검증 단계에서 집적 회로의 스트레스를 검출하는 스트레스 시뮬레이션이 수행될 수 있다. 한편, FEM(finite element method) 또는 FAM(finite analytic method)를 이용한 정밀 스트레스 시뮬레이션(rigorous stress simulation)은, 상기 FEM이 큰 계산량을 가지므로, 긴 수행 시간을 가질 수 있고, 집적 회로의 극히 일부 영역에 대해서만 상기 정밀 스트레스 시뮬레이션이 수행될 수 있다. 그러나, 본 발명의 실시예들에 따른 상기 컴팩트 모델을 이용하는 스트레스 검출 방법은, 상기 컴팩트 모델이 작은 계산량을 가지므로, 짧은 수행 시간을 가질 수 있고, 집적 회로의 전체 영역에서의 모든 스트레스 검출 포인트들에서 스트레스 레벨을 검출할 수 있다. 즉, 본 발명의 실시예들에 따른 상기 컴팩트 모델을 이용하는 스트레스 검출 방법에 의해, 집적 회로의 전체 영역에서의 스트레스를 검출하는 풀-칩 스트레스 시뮬레이션이 수행될 수 있다.

또한, 종래의 스트레스 시뮬레이션은 소자의 성능, 예를 들어 트랜지스터의 이동도(mobility)의 열화를 방지하도록 수행되었으나, 본 발명의 실시예들에 따른 상기 컴팩트 모델을 이용하는 스트레스 검출 방법은 서로 다른 물질들을 포함하는 임의의 패턴들 사이에서 변위(dislocation) 또는 크랙(crack)이 발생되는 것을 방지하도록 수행될 수 있다.

상술한 바와 같이, 본 발명의 실시예들에 따른 스트레스 검출 방법은, 각 스트레스 검출 포인트에 대한 분할 영역들에서의 제2 패턴의 면적들에 대한 수학식을 이용하여, 즉 면적 기반 컴팩트 모델을 이용하여 각 스트레스 검출 포인트에서의 스트레스 레벨을 검출할 수 있다. 이에 따라, 본 발명의 실시예들에 따른 스트레스 검출 방법은 신속하게 수행될 수 있고, 집적 회로의 전체 영역에서의 스트레스를 검출하는 풀-칩 스트레스 시뮬레이션이 수행될 수 있다.

도 3은 본 발명의 실시예들에 따른 스트레스 검출 방법에서 스트레스 검출 포인트를 포함하는 영역을 분할하는 방법의 일 예를 설명하기 위한 도면이고, 도 4는 본 발명의 실시예들에 따른 스트레스 검출 방법에서 이용되는 컴팩트 모델의 일 예를 나타내는 도면이며, 도 5는 본 발명의 실시예들에 따른 스트레스 검출 방법에서 이용될 수 있는 중첩(superposition) 원리를 설명하기 위한 도면이고, 도 6은 본 발명의 실시예들에 따른 스트레스 검출 방법에서 이용되는 컴팩트 모델의 다른 예를 나타내는 도면이다.

도 3을 참조하면, 집적 회로의 일 영역(300)에서, 제1 패턴(340) 및 제2 패턴(350)이 서로 인접하여 서로 다른 물질들로 형성될 수 있다. 예를 들어, 제1 패턴(340)은 실리콘으로 형성된 액티브 패턴일 수 있고, 제2 패턴(340)은 STI 공정에 의해 실리콘 산화물로 형성된 소자 분리막 패턴일 수 있으며, 각 스트레스 검출 포인트(301)에서 상기 소자 분리막 패턴에 의한 상기 액티브 패턴에 대한 스트레스 레벨이 검출될 수 있다.

각 스트레스 검출 포인트(301)에서의 스트레스 레벨을 검출하도록, 각각이 스트레스 검출 포인트(301)를 중심점으로 가지고, 서로 다른 사이즈를 가지는 사각형 형상의 N 개의 영역들(310, 320, 330) 각각이 M 등분될 수 있다. 예를 들어, 제1 사이즈를 가지는 제1 영역(310)이 제1 내지 제4 분할 영역들(311, 312, 313, 314)로 4 등분될 수 있고, 상기 제1 사이즈보다 큰 제2 사이즈를 가지는 제2 영역(320)이 제5 내지 제8 분할 영역들(321, 322, 323, 324)로 4 등분될 수 있고, 상기 제2 사이즈보다 큰 제3 사이즈를 가지는 제3 영역(320)이 제9 내지 제12 분할 영역들(331, 332, 333, 334)로 4 등분될 수 있다. 일 예에서, 제1 내지 제4 분할 영역들(311, 312, 313, 314) 각각의 각 변의 길이는 약 30 nm 내지 약 500 nm일 수 있고, 제5 내지 제8 분할 영역들(321, 322, 323, 324) 각각의 각 변의 길이는 약 500 nm 내지 약 1.5 μm일 수 있고, 제9 내지 제12 분할 영역들(331, 332, 333, 334) 각각의 각 변의 길이는 약 1.5 μm 내지 약 3 μm일 수 있다.

집적 회로의 레이아웃 데이터로부터 제1 내지 제12 분할 영역들(311, 312, 313, 314, 321, 322, 323, 324, 331, 332, 333, 334)에서의 제2 패턴(350)의 제1 내지 제12 면적들(AREA11, AREA12, AREA13, AREA14, AREA21, AREA22, AREA23, AREA24, AREA31, AREA32, AREA33, AREA34)이 각각 계산될 수 있다. 또한, 각 스트레스 검출 포인트(301)에 대한 제1 내지 제12 분할 영역들(311, 312, 313, 314, 321, 322, 323, 324, 331, 332, 333, 334)에서의 제2 패턴(350)의 제1 내지 제12 면적들(AREA11, AREA12, AREA13, AREA14, AREA21, AREA22, AREA23, AREA24, AREA31, AREA32, AREA33, AREA34)에 대한 L차(L은 1 이상의 자연수) 식을 이용하여 각 스트레스 검출 포인트(301)에서의 스트레스 레벨이 계산될 수 있다.

일 실시예에서, 각 스트레스 검출 포인트(301)에서의 스트레스 레벨은 도 4에 도시된 바와 같은 1차 식(400)에 의해 계산될 수 있다. 예를 들어, 도 4에 도시된 바와 같이, 각 스트레스 검출 포인트(301)에서의 스트레스 레벨(STRESS)은 제1 계수(C0), 제2 계수와 제1 면적의 곱(C11*AREA11), 제3 계수와 제2 면적의 곱(C12*AREA12), 제4 계수와 제3 면적의 곱(C13*AREA13), 제5 계수와 제4 면적의 곱(C14*AREA14), 제6 계수와 제5 면적의 곱(C21*AREA21), 제7 계수와 제6 면적의 곱(C22*AREA22), 제8 계수와 제7 면적의 곱(C23*AREA23), 제9 계수와 제8 면적의 곱(C24*AREA24), 제10 계수와 제9 면적의 곱(C31*AREA31), 제11 계수와 제10 면적의 곱(C32*AREA32), 제12 계수와 제11 면적의 곱(C33*AREA33), 및 제13 계수와 제12 면적의 곱(C34*AREA34)의 합으로 계산될 수 있다. 한편, 이러한 수학식(400), 또는 스트레스 검출 포인트(301)를 중심으로 한 영역(300)의 분할 방법 및 수학식(400)은 집적 회로의 스트레스를 검출하기 위한 "컴팩트 모델(Compact Model)" 또는 "면적 기반 컴팩트 모델(Area-Based Compact Model)"이라 불릴 수 있다.

한편, 도 5에 도시된 바와 같이, 각 스트레스 검출 포인트(501a)에서의 스트레스 레벨을 계산함에 있어서, 중첩(superposition)의 원리가 적용될 수 있다. 예를 들어, 제1 패턴(510)의 스트레스 검출 포인트(501a)에 인접하여 제1 패턴(510)의 제1 내지 제3 영역들(511a, 512a, 513a)이 배치된 경우, 스트레스 검출 포인트(501a)가 약 598 MPa의 스트레스 레벨을 가질 수 있다. 이 때, 제1 패턴(510)의 제1 영역(511a)이 제거되고 제2 패턴(520)이 배치된 경우, 스트레스 검출 포인트(501b)에서의 스트레스 레벨이 약 37 MPa이 증가될 수 있고, 제1 패턴(510)의 제2 영역(512a)이 제거되고 제2 패턴(520)이 배치된 경우, 스트레스 검출 포인트(501c)에서의 스트레스 레벨이 약 27 MPa이 증가될 수 있고, 제1 패턴(510)의 제3 영역(511c)이 제거되고 제2 패턴(520)이 배치된 경우, 스트레스 검출 포인트(501d)에서의 스트레스 레벨이 약 34 MPa이 증가될 수 있다. 이 경우, 제1 패턴(510)의 제1 및 제2 영역들(511a, 512a)이 제거된 때의 스트레스 검출 포인트(501e)에서의 스트레스 레벨은, 중첩의 원리에 따라 제1 영역(511a)이 제거된 때의 스트레스 레벨의 증가분, 즉 약 37 MPa 및 제2 영역(512a)이 제거된 때의 스트레스 레벨의 증가분, 약 27 MPa에 기초하여 약 662 MPa로 계산될 수 있고, 이는 스트레스 검출 포인트(501e)에서의 실제 스트레스 레벨인 약 661 MPa과 실질적으로 동일 또는 유사할 수 있다. 또한, 제1 패턴(510)의 제1 및 제3 영역들(511a, 513a)이 제거된 경우에서도, 스트레스 검출 포인트(501f)에서의 중첩의 원리에 따라 계산된 스트레스 레벨인 약 669 MPa은 실제 스트레스 레벨인 약 670 MPa과 거의 일치할 수 있다. 또한, 제1 패턴(510)의 제2 및 제3 영역들(512a, 513a)이 제거된 경우에서도, 스트레스 검출 포인트(501g)에서의 중첩의 원리에 따라 계산된 스트레스 레벨인 약 696 MPa은 실제 스트레스 레벨인 약 694 MPa과 거의 일치할 수 있다. 이와 같이, 스트레스 레벨을 계산함에 있어서 중첩의 원리가 적용되므로, 즉, 제2 패턴(520)의 유무에 따라 스트레스 레벨이 선형적으로 증가 또는 감소되므로, 각 스트레스 검출 포인트에서의 스트레스 레벨이 도 4에 도시된 1차 식(400)에 의해서도 정확하게 검출됨을 알 수 있다. 또한, 일 실시예에서, 일부 스트레스 검출 포인트들에서 스트레스 레벨들을 계산하고, 중첩의 원리가 적용됨을 이용하여 다른 스트레스 검출 포인트들에서 미리 계산된 스트레스 레벨들을 합산 또는 감산하여 스트레스 레벨들을 계산할 수 있다.

다른 실시예에서, 각 스트레스 검출 포인트(301)에서의 스트레스 레벨은 도 6에 도시된 바와 같은 2차 식(600)에 의해 계산될 수 있다. 예를 들어, 도 6에 도시된 바와 같이, 각 스트레스 검출 포인트(301)에서의 스트레스 레벨(STRESS)은 상수(예를 들어, C0) 및 제2 패턴(350)의 면적들의 1차 항들(예를 들어, C11*AREA11, C12*AREA12, C13*AREA13, C14*AREA14, C21*AREA21, C22*AREA22, C23*AREA23, C24*AREA24, C31*AREA31, C32*AREA32, C33*AREA33, C34*AREA34)과 함께 제2 패턴(350)의 면적들의 2차 항들(예를 들어, C111*AREA11^2, C112*AREA11*AREA12, C113*AREA11*AREA13, C114*AREA11*AREA14, C122*AREA12^2, C123*AREA12*AREA13, C124* AREA12*AREA14, C133*AREA13^2, C134*AREA13*AREA14, C144* AREA14^2, C211*AREA21^2, C212*AREA21*AREA22, C213*AREA21*AREA23, C214*AREA21*AREA24, C222*AREA22^2, C223*AREA22*AREA23, C224* AREA22*AREA24, C233*AREA23^2, C234*AREA23*AREA24, C244* AREA24^2, C311*AREA31^2, C312*AREA31*AREA32, C313*AREA31*AREA33, C314*AREA31*AREA34, C322*AREA32^2, C323*AREA32*AREA33, C324* AREA32*AREA34, C333*AREA33^2, C334*AREA33*AREA34, C344* AREA34^2)을 포함하는 2차 식(600)에 의해 계산될 수 있다. 또한, 실시예에 따라, 스트레스 레벨은 3차 이상의 다차 식에 의해 계산될 수 있다.

상술한 바와 같이, 본 발명의 실시예들에 따른 스트레스 검출 방법에서, 각 스트레스 검출 포인트에서의 스트레스 레벨이 도 4 또는 도 6에 도시된 컴팩트 모델(400, 600)에 의해 계산될 수 있다. 이에 따라, 본 발명의 실시예들에 따른 스트레스 검출 방법은 신속하게 수행될 수 있고, 집적 회로의 전체 영역에서의 스트레스를 검출하는 풀-칩 스트레스 시뮬레이션이 수행될 수 있다.

도 7은 본 발명의 실시예들에 따른 스트레스 검출 방법에서 스트레스 검출 포인트를 포함하는 영역을 분할하는 방법의 다른 예를 설명하기 위한 도면이고, 도 8은 본 발명의 실시예들에 따른 스트레스 검출 방법에서 스트레스 검출 포인트를 포함하는 영역을 분할하는 방법의 또 다른 예를 설명하기 위한 도면이다.

일 실시예에서, 도 7에 도시된 바와 같이, 각 스트레스 검출 포인트(701)에서의 스트레스 레벨을 검출하도록, 각각이 스트레스 검출 포인트(701)를 중심점으로 가지고, 서로 다른 사이즈를 가지는 사각형 형상의 N 개의 영역들(710, 720, 730) 각각이 M 등분될 수 있다. 예를 들어, 제1 사이즈를 가지는 제1 영역(710)이 제1 내지 제8 분할 영역들(711, 712, 713, 714, 715, 716, 717, 718)로 8 등분될 수 있고, 상기 제1 사이즈보다 큰 제2 사이즈를 가지는 제2 영역(720)이 제9 내지 제16 분할 영역들(721, 722, 723, 724, 725, 726, 727, 728)로 8 등분될 수 있고, 상기 제2 사이즈보다 큰 제3 사이즈를 가지는 제3 영역(730)이 제17 내지 제24 분할 영역들(731, 732, 733, 734, 735, 736, 737, 738)로 8 등분될 수 있다.

다른 실시예에서, 도 8에 도시된 바와 같이, 각 스트레스 검출 포인트(801)에서의 스트레스 레벨을 검출하도록, 각각이 스트레스 검출 포인트(801)를 중심점으로 가지고, 서로 다른 사이즈를 가지는 원형 형상의 N 개의 영역들(810, 820, 830) 각각이 M 등분될 수 있다. 예를 들어, 제1 사이즈를 가지는 제1 영역(810)이 제1 내지 제4 분할 영역들(811, 812, 813, 814)로 4 등분될 수 있고, 상기 제1 사이즈보다 큰 제2 사이즈를 가지는 제2 영역(820)이 제5 내지 제8 분할 영역들(821, 822, 823, 824)로 4 등분될 수 있고, 상기 제2 사이즈보다 큰 제3 사이즈를 가지는 제3 영역(830)이 제9 내지 제12 분할 영역들(831, 832, 833, 834)로 4 등분될 수 있다.

한편, 도 3, 도 7 및 도 8에는 서로 다른 사이즈를 가지는 3 개의 영역들이 분할되는 예들이 도시되어 있으나, 실시예에 따라, 분할되는 영역의 개수, 즉 N은 1 이상의 임의의 자연수 일 수 있다. 또한, 도 3 및 도 8에는 각 영역이 4개의 분할 영역들로 분할되는 예들이 도시되어 있고, 도 7에는 각 영역이 8개의 분할 영역들로 분할되는 예가 도시되어 있으나, 실시예에 따라, 각 영역의 분할 영역들의 개수, 즉 M은 2 이상의 임의의 자연수 일 수 있다. 또한, 도 3 및 도 7에는 스트레스 검출 포인트를 포함하는 사각형 형상의 영역이 분할되는 예들이 도시되어 있고, 도 8에는 스트레스 검출 포인트를 포함하는 원형 형상의 영역이 분할되는 예가 도시되어 있으나, 실시예에 따라, 스트레스 검출 포인트를 포함하는 임의의 형상의 영역이 분할될 수 있다.

도 9는 본 발명의 실시예들에 따른 집적 회로의 스트레스를 검출하는 컴퓨팅 시스템을 나타내는 도면이다.

도 9를 참조하면, 컴퓨팅 시스템(900)은 서로 다른 물질들로 형성되는 제1 및 제2 패턴들을 포함하는 집적 회로의 스트레스를 검출할 수 있다. 컴퓨팅 시스템(900)은 상기 집적 회로에 대한 레이아웃 데이터(920), 및 상기 집적 회로의 스트레스를 검출하는 스트레스 검출 툴(950)이 로드되는 메모리 장치(910), 및 메모리 장치(910)에 로드된 스트레스 검출 툴(950)을 실행하는 프로세서를 포함할 수 있다.

메모리 장치(910)는 컴퓨팅 시스템(900)의 메인 메모리(Main Memory)일 수 있고, 컴퓨팅 시스템(900)의 동작에 필요한 데이터를 저장할 수 있다. 예를 들어, 메모리 장치(910)는 DRAM(Dynamic Random Access Memory), SRAM(Static Random Access Memory), 모바일 DRAM, DDR SDRAM, LPDDR SDRAM, GDDR SDRAM, RDRAM 등과 같은 휘발성 메모리로 구현될 수 있다.

상기 프로세서는 솔리드 스테이트 드라이브(Solid State Drive; SSD), 하드 디스크 드라이브(Hard Disk Drive; HDD), 메모리 카드(Memory Card), 씨디롬(CD-ROM) 등과 같은 저장 장치로부터 상기 집적 회로에 대한 레이아웃 데이터(920) 및 스트레스 검출 툴(950)을 메모리 장치(910)에 로드할 수 있다. 일 실시예에서, 레이아웃 데이터(920)는 하드웨어 기술 언어(Hardware Description Language; HDL)로 작성된 레이아웃 데이터로서 Verilog 레이아웃 데이터, VHDL(VHSIC(Very High Speed Integrated Circuit) Hardware Description Language) 레이아웃 데이터 등일 수 있다.

또한, 상기 프로세서는 메모리 장치(130)에 로드된 스트레스 검출 툴(950)을 실행할 수 있다. 스트레스 검출 툴(950)은 레이아웃 데이터(920)에 기초하여 적어도 하나의 스트레스 검출 포인트를 결정하고, 컴팩트 모델(980)을 이용하여 상기 스트레스 검출 포인트에서의 스트레스 레벨을 검출할 수 있다. 여기서, 컴팩트 모델(980)은 각 스트레스 검출 포인트에 대한 분할 영역들에서의 제2 패턴의 면적들에 대한 수학식이거나, 상기 수학식에 대한 정보일 수 있다. 또한, 실시예에 따라, 컴팩트 모델(980)은 스트레스 검출 툴(950)의 전자 파일과 별도로 작성된 전자 파일로 작성되거나, 또는 스트레스 검출 툴(950)에 포함된 프로그램 코드일 수 있다. 일 실시예에서, 스트레스 검출 툴(950)은 포인트 결정 모듈(960) 및 스트레스 검출 모듈(970)을 포함할 수 있다.

포인트 결정 모듈(960)은 레이아웃 데이터(920)로부터 상기 제1 패턴의 상기 적어도 하나의 스트레스 검출 포인트를 결정할 수 있다. 스트레스 검출 모듈(970)은, 컴팩트 모델(980)을 이용하여, 상기 스트레스 검출 포인트를 포함하는 영역을 복수의 분할 영역들로 분할하고, 상기 복수의 분할 영역들에서 상기 제2 패턴의 면적들을 각각 계산하며, 상기 복수의 분할 영역들에서의 상기 제2 패턴의 면적들에 기초하여 상기 스트레스 검출 포인트에서 상기 제2 패턴에 의한 상기 제1 패턴에 대한 스트레스 레벨을 검출할 수 있다.

한편, 일 실시예에서, 스트레스 검출 툴(950)은 레이아웃 데이터(920)에 상기 검출된 스트레스 레벨을 나타내는 레이어(layer)를 추가할 수 있고, 상기 추가된 레이어를 통하여 설계자(990)에게 상기 집적 회로의 어떠한 위치에서 높은 스트레스 레벨을 가지는지를 알릴 수 있다. 예를 들어, 상기 추가된 레이어에는 높은 스트레스 레벨을 가지는 위치가 소정의 컬러 또는 소정의 값으로 표시될 수 있다.

상술한 바와 같이, 본 발명의 실시예들에 따른 집적 회로의 스트레스를 검출하는 컴퓨팅 시스템은, 각 스트레스 검출 포인트에 대한 분할 영역들에서의 제2 패턴의 면적들에 대한 수학식을 이용하여, 즉 면적 기반 컴팩트 모델을 이용하여 각 스트레스 검출 포인트에서의 스트레스 레벨을 검출할 수 있다. 이에 따라, 본 발명의 실시예들에 따른 컴퓨팅 시스템은 스트레스 레벨을 신속하게 검출할 수 있고, 상기 집적 회로의 전체 영역에서의 스트레스를 검출하는 풀-칩 스트레스 시뮬레이션을 수행할 수 있다.

도 10은 본 발명의 실시예들에 따른 집적 회로의 스트레스를 검출하기 위한 컴팩트 모델을 트레이닝하는 방법을 나타내는 순서도이고, 도 11a는 집적 회로의 풀-칩 스트레스 분포를 나타내는 그래프이고, 도 11b는 샘플 스트레스 검출 포인트들의 분포를 나타내는 그래프이다.

도 10을 참조하면, 집적 회로의 스트레스를 검출하기 위한 컴팩트 모델을 트레이닝하는 방법에서, 상기 집적 회로에 대하여 상기 컴팩트 모델을 이용한 스트레스 시뮬레이션이 수행될 수 있다(S1010). 예를 들어, 도 4 또는 도 6에 도시된 면적 기반 컴팩트 모델(400, 600)을 이용하여 상기 풀-칩 스트레스 시뮬레이션이 수행될 수 있다. 일 실시예에서, 상기 컴팩트 모델을 이용한 스트레스 시뮬레이션은 상기 집적 회로에 대한 풀-칩 스트레스 시뮬레이션일 수 있다. 즉, 상기 집적 회로의 전체 영역에서의 모든 스트레스 검출 포인트들(예를 들어, 제1 패턴의 모든 볼록 포인트들, 모든 오목 포인트들 및 모든 투영 포인트들)에서 스트레스 레벨이 도 1에 도시된 스트레스 검출 방법에 의해 검출될 수 있다.

또한, 상기 스트레스 시뮬레이션에 의해 도출된 상기 집적 회로의 스트레스 분포에 기초하여 샘플 스트레스 검출 포인트들이 선택될 수 있다(S1030). 일 실시예에서, 상기 집적 회로의 상기 스트레스 분포는 상기 집적 회로의 풀-칩 스트레스 분포이며, 상기 샘플 스트레스 검출 포인트들은 상기 집적 회로의 상기 풀-칩 스트레스 분포에 기초하여 선택될 수 있다. 예를 들어, 상기 풀-칩 스트레스 시뮬레이션의 결과로서 도 11a에 도시된 풀-칩 스트레스 분포(1110)가 도출된 경우, 상기 샘플 스트레스 검출 포인트들은, 도 11b에 도시된 바와 같이, 풀-칩 스트레스 분포(1110a)와 유사한 형태의 샘플 포인트 분포(1130)를 가지도록 선택될 수 있다. 즉, 일 예에서, 상기 집적 회로의 전체 30M 개의 스트레스 검출 포인트들 중 일부, 예를 들어, 1,000 개의 상기 샘플 스트레스 검출 포인트들을 선택함에 있어서, 상기 1,000 개의 샘플 스트레스 검출 포인트들의 분포(1130)가 스케일 다운된 풀-칩 스트레스 분포(1110a)와 실질적으로 동일한 형태를 가지도록 상기 샘플 스트레스 검출 포인트들이 선택될 수 있다.

상기 샘플 스트레스 검출 포인트들에 대한 정밀 스트레스 시뮬레이션(rigorous stress simulation)이 수행될 수 있다(S1050). 예를 들어, 상기 정밀 스트레스 시뮬레이션은 FEM(finite element method) 또는 FAM(finite analytic method)를 이용하여 수행될 수 있다.

상기 정밀 스트레스 시뮬레이션의 결과에 기초하여 상기 컴팩트 모델이 보정될 수 있다(S1070). 예를 들어, 상기 컴팩트 모델은 각 스트레스 검출 포인트에 인접한 복수의 분할 영역들에서의 제2 패턴의 면적들에 대한 수학식일 수 있고, 상기 정밀 스트레스 시뮬레이션의 결과에 기초하여 상기 수학식의 계수들이 보정될 수 있다. 예를 들어, 1,000 개의 샘플 스트레스 검출 포인트들에서의 상기 수학식에 의해 계산된 스트레스 레벨들이 상기 샘플 스트레스 검출 포인트들에서의 상기 정밀 스트레스 시뮬레이션의 결과들과 가장 근사(approximate)하게 되도록 RMS(Root-Mean-Square)법 등을 이용하여 상기 수학식의 계수들이 보정될 수 있다.

상술한 바와 같이, 본 발명의 실시예들에 따른 컴팩트 모델 트레이닝 방법에서, 정밀 스트레스 시뮬레이션이 수행될 샘플 스트레스 검출 포인트들이 집적 회로의 스트레스 분포(예를 들어, 풀-칩 스트레스 분포)에 기초하여 선택됨으로써, 집적 회로의 모든 스트레스 범위에서 컴팩트 모델의 정확도가 향상될 수 있다. 또한, 본 발명의 실시예들에 따른 컴팩트 모델 트레이닝 방법은, 실제 측정된 값과 컴팩트 모델에 의한 값을 비교하는 일반적인 컴팩트 모델 트레이닝 방법과는 달리, 컴팩트 모델에 의한 값의 정밀 스트레스 시뮬레이션의 결과, 즉 시뮬레이션 값과의 비교에 기초하여 수행될 수 있다.

도 12는 본 발명의 실시예들에 따른 집적 회로의 스트레스를 검출하기 위한 컴팩트 모델을 트레이닝하는 컴퓨팅 시스템을 나타내는 도면이다.

도 12를 참조하면, 집적 회로의 스트레스를 검출하기 위한 컴팩트 모델(1280)을 트레이닝하는 컴퓨팅 시스템(1200)은 상기 집적 회로에 대한 레이아웃 데이터(1220), 컴팩트 모델(1280), 및 상기 집적 회로의 상기 스트레스를 검출하는 스트레스 검출 툴(1250), 및 컴팩트 모델(1280)을 트레이닝하는 트레이닝 툴(1260)이 로드되는 메모리 장치, 및 메모리 장치(1210)에 로드된 스트레스 검출 툴(1250) 및 트레이닝 툴(1260)을 실행하는 프로세서를 포함할 수 있다. 실시예에 따라, 스트레스 검출 툴(1250) 및 트레이닝 툴(1260)은 하나의 전자 파일로 구현되거나, 별개의 전자 파일들로 구현될 수 있다.

상기 프로세서에 의해 실행되는 스트레스 검출 툴(1250)은, 컴팩트 모델(1280)을 이용하여 상기 집적 회로에 대한 스트레스 시뮬레이션(예를 들어, 풀-칩 스트레스 시뮬레이션)을 수행할 수 있다. 예를 들어, 스트레스 검출 툴(1250)은 상기 집적 회로에 포함된 모든 스트레스 검출 포인트들에서 스트레스 레벨들을 검출할 수 있다.

상기 프로세서에 의해 실행되는 트레이닝 툴(1260)은, 상기 스트레스 시뮬레이션에 의해 도출된 상기 집적 회로의 스트레스 분포(예를 들어, 풀-칩 스트레스 분포)에 기초하여 샘플 스트레스 검출 포인트들을 선택하고, 상기 샘플 스트레스 검출 포인트들에 대한 정밀 스트레스 시뮬레이션(rigorous stress simulation)을 수행하며, 상기 정밀 스트레스 시뮬레이션의 결과에 기초하여 컴팩트 모델(1280)을 보정할 수 있다.

도 13은 본 발명의 실시예들에 따른 집적 회로의 스트레스를 완화하는 방법을 나타내는 순서도이고, 도 14a 내지 도 14d는 본 발명의 실시예들에 따른 스트레스 완화 방법에서 삽입되는 더미 패턴의 예들을 나타내는 도면들이다.

도 13을 참조하면, 서로 다른 물질들로 형성되고 서로 인접한 제1 및 제2 패턴들을 포함하는 집적 회로에서, 상기 제1 패턴의 적어도 하나의 스트레스 검출 포인트가 결정될 수 있다(S1310). 일 실시예에서, 상기 집적 회로에 대한 풀-칩 스트레스 시뮬레이션이 수행되도록, 집적 회로의 전체 영역에서의 모든 스트레스 검출 포인트들에서 스트레스 레벨이 검출될 수 있다. 또한, 각 스트레스 검출 포인트를 포함하는 상기 집적 회로의 영역이 복수의 분할 영역들로 분할될 수 있고(S1330), 상기 복수의 분할 영역들에서 상기 제2 패턴의 면적들이 각각 계산될 수 있으며(S1350), 상기 복수의 분할 영역들에서의 상기 제2 패턴의 면적들에 기초하여 상기 스트레스 검출 포인트에서의 상기 제2 패턴에 의한 상기 제1 패턴에 대한 스트레스 레벨이 검출될 수 있다(S1370).

각 스트레스 검출 포인트에서의 상기 검출된 스트레스 레벨이 소정의 기준 값 미만인 경우(S1380: NO), 상기 각 스트레스 검출 포인트를 포함하는 영역의 레이아웃이 변경되지 않을 수 있다. 한편, 각 스트레스 검출 포인트에서의 상기 검출된 스트레스 레벨이 소정의 기준 값 이상인 경우(S1380: YES), 상기 스트레스 검출 포인트를 가지는 상기 제1 패턴의 주변에 더미 패턴이 삽입될 수 있다(S1390). 일 실시예에서, 상기 더미 패턴은 상기 제1 패턴과 동일한 물질로 형성될 수 있다. 또한, 실시예에 따라, 상기 더미 패턴은 링 타입의 더미 패턴, 사각형 타입의 더미 패턴, 다각형 타입의 더미 패턴 또는 부착 타입의 더미 패턴일 수 있다.

일 실시예에서, 도 14a에 도시된 바와 같이, 상기 검출된 스트레스 레벨이 소정의 기준 값 이상인 상기 스트레스 검출 포인트를 가지는 제1 패턴(1410a)의 영역을 둘러싸도록 링 타입의 더미 패턴(1410a)이 상기 집적 회로의 레이아웃 데이터에 추가될 수 있다. 다른 실시예에서, 도 14b에 도시된 바와 같이, 상기 검출된 스트레스 레벨이 소정의 기준 값 이상인 상기 스트레스 검출 포인트를 가지는 제1 패턴(1410b)의 영역의 주변에 사각형 형상을 가지는 사각형 타입의 더미 패턴(1430b)이 상기 집적 회로의 레이아웃 데이터에 추가될 수 있다. 또 다른 실시예에서, 도 14c에 도시된 바와 같이, 상기 검출된 스트레스 레벨이 소정의 기준 값 이상인 상기 스트레스 검출 포인트를 가지는 제1 패턴(1410c)의 영역의 각 모서리 주변에 다각형 형상을 가지는 다각형 타입의 더미 패턴(1430c)이 상기 집적 회로의 레이아웃 데이터에 추가될 수 있다. 또 다른 실시예에서, 도 14d에 도시된 바와 같이, 상기 검출된 스트레스 레벨이 소정의 기준 값 이상인 상기 스트레스 검출 포인트를 가지는 제1 패턴(1410d)의 영역을 둘러싸는 배선(1450), 예를 들어 액티브 가드 링 패턴(Active Guard Ring Pattern)에 부착되는 부착 타입의 더미 패턴(1430d)이 상기 집적 회로의 레이아웃 데이터에 추가될 수 있다.

한편, 이와 같이, 상기 스트레스 검출 포인트를 가지는 상기 제1 패턴의 주변에 더미 패턴이 삽입되는 경우, 상기 스트레스 검출 포인트에 인접한 상기 제2 패턴의 면적이 감소되고, 상기 스트레스 검출 포인트에서의 스트레스 레벨이 감소될 수 있다. 이에 따라, 집적 회로의 변위(dislocation) 또는 크랙(crack)이 방지될 수 있다.

도 15는 본 발명의 실시예들에 따른 집적 회로의 스트레스를 완화하는 컴퓨팅 시스템을 나타내는 도면이다.

도 15를 참조하면, 서로 다른 물질들로 형성되는 제1 및 제2 패턴들을 포함하는 집적 회로의 스트레스를 완화하는 컴퓨팅 시스템(1500)은, 상기 집적 회로에 대한 레이아웃 데이터(1520), 상기 집적 회로의 상기 스트레스를 검출하는 스트레스 검출 툴(1550), 및 상기 검출된 스트레스를 완화하는 스트레스 완화 툴(1570)이 로드되는 메모리 장치(1510), 및 메모리 장치(1510)에 로드된 스트레스 검출 툴(1550) 및 스트레스 완화 툴(1570)을 실행하는 프로세서를 포함할 수 있다. 실시예에 따라, 스트레스 검출 툴(1550) 및 스트레스 완화 툴(1570)은 하나의 전자 파일로 구현되거나, 별개의 전자 파일들로 구현될 수 있다.

상기 프로세서에 의해 실행되는 스트레스 검출 툴(1550)은, 컴팩트 모델(1580)을 이용하여 상기 집적 회로의 스트레스를 검출할 수 있다. 예를 들어, 스트레스 검출 툴(1550)은 레이아웃 데이터(1520)에 기초하여 상기 제1 패턴의 적어도 하나의 스트레스 검출 포인트를 결정하고, 상기 스트레스 검출 포인트를 포함하는 영역을 복수의 분할 영역들로 분할하며, 상기 복수의 분할 영역들에서 상기 제2 패턴의 면적들을 각각 계산하고, 상기 복수의 분할 영역들에서의 상기 제2 패턴의 면적들에 기초하여 상기 스트레스 검출 포인트에서 상기 제2 패턴에 의한 상기 제1 패턴에 대한 스트레스 레벨을 검출할 수 있다.

상기 프로세서에 의해 실행되는 스트레스 완화 툴(1570)은, 상기 검출된 스트레스 레벨이 소정의 기준 값 이상인 경우, 상기 스트레스 검출 포인트를 가지는 상기 제1 패턴의 주변에 더미 패턴을 삽입하도록 상기 집적 회로에 대한 레이아웃 데이터(1520)를 변경할 수 있다. 예를 들어, 스트레스 완화 툴(1570)은, 도 14a 내지 도 14d에 도시된 바와 같이, 레이아웃 데이터(1520)에 링 타입의 더미 패턴(1430a), 사각형 타입의 더미 패턴(1430b), 다각형 타입의 더미 패턴(1430c) 또는 부착 타입의 더미 패턴(1430d)을 추가할 수 있다. 이에 따라, 상기 집적 회로의 변위(dislocation) 또는 크랙(crack)이 방지될 수 있다.

본 발명은 임의의 반도체 회로의 설계 및 검증 툴, 장치, 시스템 및 방법에 적용될 수 있다. 예를 들어, 본 발명은 집적 회로, 집적 회로의 검증 툴 또는 장치에 적용될 수 있다.

상기에서는 본 발명의 실시예들을 참조하여 설명하였지만, 해당 기술분야에서 통상의 지식을 가진 자는 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 것이다.

Claims (20)

1. 서로 다른 물질들로 형성되는 제1 및 제2 패턴들을 포함하는 집적 회로의 스트레스를 검출하는 방법에 있어서,
   상기 제1 패턴의 적어도 하나의 스트레스 검출 포인트를 결정하는 단계;
   각각이 상기 스트레스 검출 포인트를 중심점으로 가지는 N개의 영역들(N은 1 이상의 자연수)을 결정하는 단계;
   상기 N개의 영역들 각각을 M개(M은 2 이상의 자연수)로 분할하여 N*M개의 분할 영역들을 결정하는 단계;
   상기 N*M개의 분할 영역들에서 상기 제2 패턴의 면적들을 각각 계산하는 단계; 및
   상기 N*M개의 분할 영역들에서의 상기 제2 패턴의 면적들에 기초하여 상기 스트레스 검출 포인트에서 상기 제2 패턴에 의한 상기 제1 패턴에 대한 스트레스 레벨을 검출하는 단계를 포함하는 스트레스 검출 방법.
2. 제1 항에 있어서, 상기 적어도 하나의 스트레스 검출 포인트는 상기 제1 패턴의 볼록 포인트(convex point), 오목 포인트(concave point) 및 투영 포인트(projected point) 중 적어도 하나를 포함하는 스트레스 검출 방법.
3. 제1 항에 있어서, 상기 집적 회로에 포함된 상기 제1 패턴의 모든 볼록 포인트들, 모든 오목 포인트들 및 모든 투영 포인트들이 상기 스트레스 검출 포인트로서 결정되고, 상기 모든 볼록 포인트들, 상기 모든 오목 포인트들 및 상기 모든 투영 포인트들에서의 상기 스트레스 레벨이 검출되는 스트레스 검출 방법.
4. 제1 항에 있어서, 상기 N개의 영역들을 결정하는 단계는 상기 스트레스 검출 포인트를 중심점으로 가지는 사각형 형상의 영역을 결정하는 단계를 포함하고,
   상기 N*M개의 분할 영역들을 결정하는 단계는 상기 사각형 형상의 영역을 분할하여 제1 분할 영역, 제2 분할 영역, 제3 분할 영역 및 제4 분할 영역을 결정하는 단계를 포함하는 스트레스 검출 방법.
5. 제4 항에 있어서, 상기 스트레스 검출 포인트에서 상기 스트레스 레벨을 검출하는 단계는,
   상기 스트레스 레벨로서, 제1 계수, 제2 계수와 상기 제1 분할 영역에서의 상기 제2 패턴의 면적의 곱, 제3 계수와 상기 제2 분할 영역에서의 상기 제2 패턴의 면적의 곱, 제4 계수와 상기 제3 분할 영역에서의 상기 제2 패턴의 면적의 곱, 및 제5 계수와 상기 제4 분할 영역에서의 상기 제2 패턴의 면적의 곱의 합을 계산하는 단계를 포함하는 스트레스 검출 방법.
6. 제1 항에 있어서, 상기 N개의 영역들은 서로 다른 사이즈를 가지는 사각형 형상의 영역들이고,
   상기 N*M개의 분할 영역들은 상기 사각형 형상의 영역들 각각을 M 등분하여 결정되는 스트레스 검출 방법.
7. 제6 항에 있어서, 상기 스트레스 검출 포인트에서 상기 스트레스 레벨을 검출하는 단계는,
   상기 N*M개의 분할 영역들에서의 상기 제2 패턴의 면적들에 대한 L차(L은 1 이상의 자연수) 식을 이용하여 상기 스트레스 레벨을 계산하는 단계를 포함하는 스트레스 검출 방법.
8. 제1 항에 있어서, 상기 N개의 영역들은 서로 다른 사이즈를 가지는 원형 형상의 영역들이고,
   상기 N*M개의 분할 영역들은 상기 원형 형상의 영역들 각각을 M 등분하여 결정되는 스트레스 검출 방법.
9. 제1 항에 있어서, 상기 제1 패턴은 액티브 패턴이고, 상기 제2 패턴은 소자 분리막 패턴이며, 상기 스트레스 검출 포인트에서 상기 소자 분리막 패턴에 의한 상기 액티브 패턴에 대한 상기 스트레스 레벨이 검출되는 스트레스 검출 방법.
10. 서로 다른 물질들로 형성되는 제1 및 제2 패턴들을 포함하는 집적 회로의 스트레스를 검출하는 컴퓨팅 시스템에 있어서,
    상기 집적 회로에 대한 레이아웃 데이터, 및 상기 집적 회로의 상기 스트레스를 검출하는 스트레스 검출 툴이 로드되는 메모리 장치; 및
    상기 메모리 장치에 로드된 상기 스트레스 검출 툴을 실행하는 프로세서를 포함하고,
    상기 프로세서에 의해 실행되는 상기 스트레스 검출 툴은,
    상기 레이아웃 데이터에 기초하여 상기 제1 패턴의 적어도 하나의 스트레스 검출 포인트를 결정하고,
    각각이 상기 스트레스 검출 포인트를 중심점으로 가지는 N개의 영역들(N은 1 이상의 자연수)을 결정하고,
    상기 N개의 영역들 각각을 M개(M은 2 이상의 자연수)로 분할하여 N*M개의 분할 영역들을 결정하며,
    상기 N*M개의 분할 영역들에서 상기 제2 패턴의 면적들을 각각 계산하고,
    상기 N*M개의 분할 영역들에서의 상기 제2 패턴의 면적들에 기초하여 상기 스트레스 검출 포인트에서 상기 제2 패턴에 의한 상기 제1 패턴에 대한 스트레스 레벨을 검출하는 컴퓨팅 시스템.
11. 삭제
12. 삭제
13. 삭제
14. 삭제
15. 삭제
16. 삭제
17. 삭제
18. 삭제
19. 삭제
20. 삭제

Images