CN105116313B - 单轴应力施加装置及应变mos芯片输出特性测试方法 - Google Patents
单轴应力施加装置及应变mos芯片输出特性测试方法 Download PDFInfo
- Publication number
- CN105116313B CN105116313B CN201510510683.XA CN201510510683A CN105116313B CN 105116313 B CN105116313 B CN 105116313B CN 201510510683 A CN201510510683 A CN 201510510683A CN 105116313 B CN105116313 B CN 105116313B
- Authority
- CN
- China
- Prior art keywords
- screw
- pressure rack
- frame
- center bar
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Investigating Strength Of Materials By Application Of Mechanical Stress (AREA)
Abstract
本发明涉及一种单轴应力施加装置及应变MOS芯片输出特性测试方法,该方法包括:将MOS芯片放置在底座(I)上;将横压条(IV)放置在MOS芯片的上表面的中心位置处;将压架(II)放置于底座(I)的正上方,压架(II)的第三螺孔与底座(I)的第一螺孔对齐并通过螺钉固定;测试MOS芯片施加单轴应力前的第一输出特征曲线;将顶杆(III)安装于压架(II)的中心横杆位于中心位置处的第二螺孔中;将标尺架(V)安装于压架(II)的中心横杆的正上方,并使标尺架(V)的螺杆手柄与中心横杆的第二螺孔相连接;转动螺杆手柄以使顶杆(III)与横压条(IV)表面接触以对待测MOS芯片施加单轴应力;拆卸标尺架(V),并测试MOS芯片施加单轴应力的第二输出特性曲线;对比第一和第二输出特征曲线,以获得测试结果。
Description
技术领域
本发明属于微电子技术领域,尤其涉及一种单轴应力施加装置及应变MOS芯片输出特性测试方法。
背景技术
随着集成电路产业的发展,采用传统的缩小晶体管尺寸的方法来提高晶体管性能越来越受到成本和技术的限制。应变硅技术通过在传统的体Si器件中引入应力可以提高载流子的迁移率,同时能够与现有Si工艺兼容,因此受到广泛的关注和研究,并被应用于集成电路的制造中。由于晶格常数的改变,应变硅中载流子的迁移率高于普通硅材料,这是应变硅性能提高的根本原因。也就是说,应变硅器件性能的提升主要是由于应力引入后改变Si的能带结构,从而使器件的迁移率发生较大的改变。所施加的单轴应力强度与器件性能的提升存在明显的函数映射关系,从实验上获取它们之间的函数关系,具有重要的价值和意义。可为实践生产提供重要的技术依据。有鉴于此,本发明旨在提出一种应力施加装置,并给出了基于该装置的应变MOS性能测试方案,为应力导致硅MOS性能增强的研究与生产提供了重要的技术依据。
B. S. Kang等人在“Effect of external strain on the conductivity ofAlGaX/GaN high-electron-mobility transistors” (University of Florida, APPLIEDPHYSICS LETTERS, VOLUME 83,NUMER 23,8 DECEMER2003)一文中提出了一种晶体管晶格形变测试装置。其晶体管晶格形变测试装置主要由弹性悬臂、单轴横杠以及PCB板三部分组成; Ling Xia等人在“Experimental Study of<110>Uniaxial Stress Effects on p-Channel GaAs Quantum –Well FETs”(Massachusetts institute of Technology, IEEETRANSACTIONS ON ELECTRON DEVICES, VOL. 58, NO. 8,AUGUST 2011) 一文中提出了另一种晶体管晶格形变测试装置。其晶体管晶格形变测试装置主要由铝片、颚齿、芯片弯曲度测试系统三部分组成。
陈伟伟等人在“晶体管晶格形变导致性能退化的测试装置及方法”(微电子学院,西安电子科技大学.10.19,2012)一文中提出了一种晶体管晶格形变测试装置。其晶体管晶格形变测试装置主要由底座、精密位移平台、垫块、垫片、压块组成。其中底座为长方体,位于装置最下方;精密位移平台位于底座左上方,平台为长方体,四角各用一个螺钉与底座相连;垫块为长方体,位于底座右上方,中间设有3个沉孔,用螺钉与底座相连,沉孔的左侧有三个螺孔,将垫块与载片连接;载片为长方形薄片,左右两端各设有三个通孔,左端用螺钉将其下的精密位移平台和其上的压块相连,右端用螺钉将垫块和压块相连;压块为长方体,位于载片之上,左右两端各一个,通过三个螺钉分别与载片的两端相连。
以上提到的晶体管晶格形变测试装置均存在几个共同的不足之处是:
第一,精密螺杆手柄通过螺孔始终固定在装置上,不可拆卸,只有通过螺杆的作用,施加在晶体管上的应力才能始终保持,不便于对施加应力后的晶体管进行微观测试;
第二,测试对象局限,只能对氮化镓、高电子迁移率晶体管以及其他半导体晶体管进行形变测试。
第三,间接地对芯片施加单轴应力,通过对载片施加机械应力使得载片发生形变,因此对晶体管的尺寸大小要求比较严格,应力测试前需要减薄芯片和切割芯片,使得芯片达到便于测试的要求尺寸。
发明内容
为了解决上述问题,本发明旨在提出一种单轴应力施加装置及MOS输出特性测试方法。本发明单轴应力施加装置采用可拆卸标尺架和精密螺杆手柄,可对硅MOS施加单轴应力。使用时旋转螺杆手柄对芯片施加机械应力,使得芯片发生弯曲,并对机械应力作用下芯片的性能进行测试。采用精密旋转螺杆精确调节机械应力的大小,分析硅MOS性能随机械应力的变化规律。
具体地,本发明实施例提出的一种单轴应力施加装置,包括:底座()、压架()、顶杆()、横压条()和标尺架();
其中,所述底座()位于所述单轴应力施加装置的最下方且为中空的长方体方框结构,所述底座()的下表面为一平面结构,上表面的短边框高于长边框且所述长边框表面为弧形;在所述底座()的两个短边框位置处分别设置有两个第一螺孔用于与所述压架()固定;
所述压架()位于所述底座()的上方且为中空的长方体方框结构,所述压架()的上表面为一平面结构,下表面的短边框高于长边框;所述压架()包括一中心横杆,所述中心横杆设置于所述压架()中心位置且与所述压架()的短边框平行;所述中心横杆中心位置设置有一第二螺孔用于固定所述顶杆();在所述压架()的两个短边框位置处分别设置有两个第三螺孔用于与所述底座()固定;
所述顶杆()可安装于所述中心横杆的所述第二螺孔中且为圆柱体结构,所述圆柱体的顶部是球面形状;所述顶部可与所述横压条()接触以便于对待测MOS芯片施加单轴应力;
所述横压条()可放置于所述待测MOS芯片上方且可被所述压架()所固定,以与所述顶杆()配合对所述待测MOS芯片施加单轴应力,且所述横压条()为一条状结构且两端为半圆柱形;
所述标尺架()可安装于所述压架()的中心横杆正上方且为长方体形状,所述标尺架()的中心位置处设置有一第四螺孔,与所述压架()的中心横杆的所述第二螺孔相对齐,用于供螺杆手柄通过其对所述待测MOS芯片施加单轴应力。
在一个实施例中,在所述压架()的长边框各设置有两个水平方向的第四螺孔,所述中心横杆两侧设置有两个水平方向的凹槽,所述凹槽的上槽口的宽度小于其小槽口。
在一个实施例中,所述标尺架()的两侧各设有一凸起,用于与所述中心横杆两侧的凹槽相接。
在一个实施例中,所述标尺架()的两侧各设有一第五螺孔,用于与所述中心横杆两侧的凹槽相接。
此外,本发明另一实施例提出的一种应变MOS芯片输出特性测试的方法,适于采用单轴应力施加装置,所述装置包括:底座()、压架()、顶杆()、横压条()和标尺架(),所述方法包括步骤:
(1)将所述MOS芯片放置在所述底座()上;
(2)将所述横压条()放置在所述MOS芯片的上表面的中心位置处;
(3)将所述压架()放置于底座()的正上方,所述压架()的第三螺孔与所述底座()的第一螺孔对齐并通过螺钉固定;
(4)测试所述MOS芯片施加单轴应力前的第一输出特征曲线;
(5)将所述顶杆()安装于所述压架()的中心横杆位于中心位置处的第二螺孔中;
(6)将所述标尺架()安装于所述压架()的中心横杆的正上方,并使所述标尺架()的螺杆手柄与所述中心横杆的第二螺孔相连接;
(7)转动所述螺杆手柄以使所述顶杆()与所述横压条()表面接触以对所述待测MOS芯片施加单轴应力;
(8)拆卸所述标尺架(),并测试所述MOS芯片施加单轴应力的第二输出特性曲线;
(9)对比所述第一输出特征曲线和所述第二输出特征曲线,以获得测试结果。
在一个实施例中,步骤(5)包括:将顶杆()的顶部放置于所述压架()中心横杆的所述第二螺孔中,所述顶杆()的圆柱表面与横压条()的上表面接触以便于对所述待测MOS芯片中心表面施加单轴应力。
在一个实施例中,步骤(6)包括:将所述标尺架()两侧的凸起插入所述中心横杆两侧的凹槽进行固定,位于中心位置处的第二螺孔与所述螺杆手柄相连接。
在一个实施例中,步骤(6)包括:将所述标尺架()的两侧的第五螺孔与中心横杆中的两侧的凹槽通过螺钉进行固定,位于中心位置处的第二螺孔与所述螺杆手柄相连接。
本发明与现有技术相比具有以下优点:
第一,本发明用横压条可以直接对芯片施加单轴应力,不用借助载片等其他媒介,测试前不需要减薄芯片、切割芯片和粘贴芯片,克服了对现有装置对于待测硅MOS的尺寸大小要求严格,应力测试前需要减薄芯片和切割芯片等问题。
第二,本发明对硅MOS施加应力之后,可以将标尺架和精密螺杆手柄拆卸下来,而施加在硅MOS上的应力始终保持不变,克服了精密螺杆手柄不可拆卸,只有通过螺杆手柄的作用,施加在硅MOS上的应力才能始终保持不变的问题。便于对施加应力后的硅MOS进行微观测试。
第三,本发明既能对硅MOS施加应力,改变Si的能带结构,改变器件的载流子迁移率,还能对氮化镓高电子迁移率晶体管以及其他半导体晶体管进行性能增强测试,克服了测试对象局限的问题。
通过以下参考附图的详细说明,本发明的其它方面和特征变得明显。但是应当知道,该附图仅仅为解释的目的设计,而不是作为本发明的范围的限定,这是因为其应当参考附加的权利要求。还应当知道,除非另外指出,不必要依比例绘制附图,它们仅仅力图概念地说明此处描述的结构和流程。
附图说明
下面将结合附图,对本发明的具体实施方式进行详细的说明。
图1a-图1c为本发明实施例的一种单轴应力施加装置的结构示意图;
图2为本发明实施例的一种单轴应力施加装置的底座的结构示意图;
图3为本发明实施例的一种单轴应力施加装置的压架的结构示意图;
图4为本发明实施例的一种单轴应力施加装置的顶杆的结构示意图;
图5为本发明实施例的一种单轴应力施加装置的横压条的结构示意图;
图6a-图6b为本发明实施例的一种单轴应力施加装置的标尺架的结构示意图;以及
图7为本发明实施例的MOS输出特性测试方法的流程示意图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂,下面结合附图对本发明的具体实施方式做详细的说明。
实施例一
请一并参见图1a-图1c,图1a-图1c为本发明实施例的一种单轴应力施加装置的结构示意图;该单轴应力施加装置,包括五个部分:底座、压架、顶杆、横压条和标尺架,其中,长方体形方框底座位于单轴应力施加装置的最下方,长方体形方框压架位于底座的上方,顶杆位于压架中心横杆上最中间螺孔中,横压条可拆卸架设于压架两内侧横杆的中心螺孔之间,并可与顶杆相接触,标尺架位于压架中心横杆正上方。具体结构如下:
请一并参见图2,本发明实施例的一种单轴应力施加装置的底座的结构示意图。长方体形方框底座位于单轴应力施加装置的最下方,为中空结构的长方体方框结构。方框的外框长为134mm,宽为84mm,内框长为120mm,宽为64mm,整个底座高为8mm,长边高为3mm,长边框的宽为6mm,短边框的宽为7mm,长方体方框的短边框端分别设有两个垂直方向螺孔,螺孔的直径为3mm,螺孔的圆心与外边框相距3.5mm。底座分上下两层,下层平台处于同一平面,上层平台的短边框比长边框高5mm,且长边框表面为弧形,弧形半径为3mm,用于和压架进行紧配合。
请一并参见图3,图3为本发明实施例的一种单轴应力施加装置的压架的结构示意图。长方体形方框压架Ⅱ位于底座的上方,为中空结构的长方体方框结构。方框的外框长为134mm,宽长为84mm,内框由中心横杆分成两个大小相等的内框,长为72mm,宽为54mm,中心横杆的宽为12mm,整个压架Ⅱ高为9mm,长边框高为6mm,短边框高为9mm,长边框的宽为6mm,短边框的宽为7mm,在短边框的两端分别设有两个垂直由上到下的螺孔,螺孔的直径为2.46mm,且两端螺孔的圆心距在短边框的方向上为62.4mm,在长边框的方向上为102mm,在长边框的两端分别设有两个水平方向从前向后的螺孔,螺孔的直径为3.2mm。在中心横杆两端分别设有一个凹槽,凹槽的上槽口宽为4mm,下槽口宽为10mm,在中心横杆的中心设有一个细牙螺口,直径为6.2mm,中心横杆中心水平方向从左到右的螺口直径为3mm,为固定顶杆提供通道。
请一并参见图4,图4为本发明实施例的一种单轴应力施加装置的顶杆的结构示意图。顶杆Ⅲ位于压架中心横杆上最中间螺孔中,是一个类似于子弹形状的圆柱体结构,且圆柱体的顶部是球面形状。其中球面的直径为6mm,圆柱体的高为7mm。其中顶杆Ⅲ的球面接近于压架中心横杆最中间的细牙螺孔,圆柱表面与横压条的上表面接触,便于对芯片中心表面施加单轴应力。
请一并参见图5,本发明实施例的一种单轴应力施加装置的横压条的结构示意图,条形横压条Ⅳ由铝板不锈钢板制成的一个条状结构,横压条的两端被设计成半圆柱形。半圆的半径为2.5mm,横压条的长度为109mm,宽度为5mm,高度为3mm。
请一并参见图6a-图6b,图6a-图6b为本发明实施例的一种单轴应力施加装置的标尺架的结构示意图。标尺架Ⅴ存在两种方案。
如图6a所示,方案一中设计的标尺架Ⅴ为长方体,高为12mm,长为64mm,宽为12mm。标尺架分为上下两层,上层平台处于同一平面,下层平台两端设有两个凸起,凸起的下表面长度为12mm,宽度为10mm,高为3mm,用于与压架横杆中的凹槽相接,在标尺架的中心位置设有一个圆形的细牙螺孔,螺孔的直径为9mm,用于连接螺杆手柄,标尺架的长边框高为4mm,短边框高为5mm,因此长边框和短边框不在一个水平面。
如图6b,方案二中设计的标尺架为长方体,高为12mm,长为64mm,宽为12mm。标尺架为分为上下两层,上层平台处于同一平面,下层平台的短边框高于长边框,短边框的高为12mm,长边框的高为4mm。在标尺架上的两端和中心位置设有三个平行的螺孔,两端的螺孔为沉孔,直径为3mm,圆心距为52mm,中间的细牙螺孔直径为9mm。两端的沉孔位置与压架横杆的凹槽位置对应,螺杆手柄与标尺架最中间的细牙螺孔相连接,通过顺时针转动螺杆手柄,对顶杆施加机械应力,使得顶杆产生垂直向下的机械应力作用于横压条上,最终达到对芯片施加单轴应力的目的。
对芯片进行微观测试时,旋转压架横杆中间水平方向的螺孔中的两个旋转螺钉,固定顶杆,达到保持对芯片施加单轴应力的目的。再逆时针旋转转动螺杆手柄,最后卸下标尺架。这有利于进行微观测试时,固定芯片的压架和底座翻转后仍位于同一平面,达到了便于测试的目的。
本发明装置可以直接用横压条对硅MOS施加单轴应力,改变Si的能带结构,使器件的迁移发生较大的改变,增强硅MOS的性能,而不用借助载片等其它介质,因此对要测试的硅MOS尺寸大小没有严格的要求,测试前不需要减薄芯片、切割芯片和粘贴芯片;
本发明装置在对硅MOS施加应力后,可以将标尺架和精密螺杆手柄拆卸下来,并且施加在硅MOS上的应力始终保持不变,便于对施加应力后的硅MOS进行微观测试;
本发明不仅可以对硅MOS施加单轴应力,改变Si的能带结构和器件载流子的迁移率,增强硅MOS的性能,还可以对氮化镓、高电子迁移率晶体管以及其他半导体晶体管进行性能增强测试。
实施例二
请一并参见图1a-图1c及图7,图7为本发明实施例的MOS输出特性测试方法的流程示意图,本实施将对基于本发明装置的MOS输出特性测试方法做进一步描述。
步骤1,放置硅MOS芯片。
将待测硅MOS芯片放置在底座的凹槽之上,芯片的下表面与底座长边框的上表面接触。
步骤2,放置横压条Ⅳ。
将横压条Ⅳ放在待测硅MOS芯片的上表面中心位置,方向为从左到右,作为芯片的施力部件。
步骤3,固定硅MOS芯片。
将压架Ⅱ放置于底座Ⅰ的正上方,使得压架Ⅱ四角的螺孔与底座Ⅰ四角的螺孔对齐吻合,此时,压架Ⅱ位于底座Ⅰ和横压条Ⅳ的正上方,即硅MOS的上表面与横压条的下表面接触,下表面与底座Ⅰ的边框上表面接触;将压架Ⅱ和底座Ⅰ两端长方体方框上的螺孔对准后,用螺钉固定压架Ⅱ和底座Ⅰ。
步骤4,测试硅MOS施加单轴应力前的输出特性。
测试硅MOS的输出特性,获得栅压VGS和漏电流ID的特性曲线,得到
I
D
=g
d
V
DS
式中g d 为V DS 趋于0时的沟道电导。
沟道电导可以由下式表达:
g d =(W/L)*μn|Qn|
式中μn为反型层中的电子迁移率,|Qn|为单位面积的反型层电荷数量。
将特性曲线的最高点对应的电流值记为应力前的最大输出电流值ID1,因此可以通过求解栅压VGS和漏电流ID的方程得到跨导g d ,进一步求解跨导的方程得到载流子迁移率μ1。
步骤5,安装顶杆Ⅲ。
将顶杆Ⅲ放置在压架Ⅱ的中心横杆中间的螺孔中,其中顶杆Ⅲ的球面接近于压架Ⅱ的中心横杆中间的细牙螺孔,圆柱表面与横压条Ⅳ的上表面接触,便于对芯片中心表面施加单轴应力。
步骤6,安装标尺架Ⅴ。
方案一:将标尺架Ⅴ两端的凸起插入压架Ⅱ中心横杆两端的凹槽固定,而中间的细牙螺孔与螺杆手柄相连接。
方案二:将标尺架Ⅴ上的三个螺孔与压架Ⅱ中心横杆中的三个螺孔一一对准,并用螺钉固定。其中只需用螺钉固定位于两端的螺孔,而中间的细牙螺孔与螺杆手柄相连接。
步骤7,对硅MOS施加单轴应力。
将标尺架Ⅴ与顶杆Ⅲ安装后,顺时针转动螺杆手柄,使得顶杆Ⅲ与横压条Ⅳ的上表面接触,并对硅MOS施加垂直向下的单轴应力。
步骤8,拆卸标尺架Ⅴ。
对硅MOS施加单轴应力后,逆时针旋转螺杆手柄,拆下螺杆手柄,进一步拆除标尺架Ⅴ,使得固定有硅MOS的压架Ⅱ和底座Ⅰ翻转后仍位于同一平面,便于测试硅MOS应力下的输出特性。
步骤9,测试硅MOS施加单轴应力后的输出特性。
测试应变MOS的输出特性,获得栅压VGS和漏电流ID的特性曲线,得到
I
D
=g
d
V
DS
式中g d 为V DS 趋于0时的沟道电导。
沟道电导可以由下式表达:
g d =(W/L)*μn|Qn|
式中μn为反型层中的电子迁移率,|Qn|为单位面积的反型层电荷数量。
将特性曲线的最高点对应的电流值记为应力后的最大输出电流值ID2,因此可以通过求解栅压VGS和漏电流ID的方程得到跨导g d ,进一步求解跨导的方程得到载流子迁移率μ2。
步骤10,对比施加单轴应力前后硅MOS的载流子迁移率μ1和μ2。
对比施加单轴应力前后的载流子迁移率μ1和迁移率μ2,通过载流子迁移率的改变情况,分析硅MOS施加单轴应力后对性能的影响规律。
对比施加单轴应力前后硅MOS的载流子迁移率μ1和μ2,通过载流子迁移率的改变情况,分析硅MOS施加单轴应力对性能的影响规律。若μ2>μ1,则说明对硅MOS施加单轴应力后,增强了硅MOS的性能,获得了更大的载流子迁移率。
综上所述,本文中应用了具体个例对本发明的单轴应力施加装置及应变MOS芯片输出特性测试方法的原理及实施方式进行了阐述,以上实施例的说明只是用于帮助理解本发明的方法及其核心思想;同时,对于本领域的一般技术人员,依据本发明的思想,在具体实施方式及应用范围上均会有改变之处,综上所述,本说明书内容不应理解为对本发明的限制,本发明的保护范围应以所附的权利要求为准。
Claims (8)
1.一种单轴应力施加装置,其特征在于,包括:底座(I)、压架(II)、顶杆(III)、横压条(IV)和标尺架(V);
其中,所述底座(I)位于所述单轴应力施加装置的最下方且为中空的长方体方框结构,所述底座(I)的下表面为一平面结构,上表面的短边框高于长边框且所述长边框表面为弧形;在所述底座(I)的两个短边框位置处分别设置有两个第一螺孔用于与所述压架(II)固定;
所述压架(II)位于所述底座(I)的上方且为中空的长方体方框结构,所述压架(II)的上表面为一平面结构,下表面的短边框高于长边框;所述压架(II)包括一中心横杆,所述中心横杆设置于所述压架(II)中心位置且与所述压架(II)的短边框平行;所述中心横杆中心位置设置有一第二螺孔用于固定所述顶杆(III);所述中心横杆中间水平方向设置有第六螺孔,旋转所述中心横杆中心水平方向的所述第六螺孔中的两个旋转螺钉,固定所述顶杆(III)以保持对待测MOS芯片施加单轴应力;在所述压架(II)的两个短边框位置处分别设置有两个第三螺孔用于与所述底座(I)固定;
所述顶杆(III)安装于所述中心横杆的所述第二螺孔中且为圆柱体结构,所述圆柱体的顶部是球面形状;所述顶部与所述横压条(IV)接触以便于对待测MOS芯片施加单轴应力;
所述待测MOS芯片放置于所述底座(I)上,所述横压条(IV)放置于所述待测MOS芯片上方且被所述压架(II)所固定,以与所述顶杆(III)配合对所述待测MOS芯片施加单轴应力,且所述横压条(IV)为一条状结构且两端为半圆柱形;
所述标尺架(V)安装于所述压架(II)的中心横杆正上方且为长方体形状,所述标尺架(V)的中心位置处设置有一第七螺孔,与所述压架(II)的中心横杆的所述第二螺孔相对齐,用于供螺杆手柄通过其对所述待测MOS芯片施加单轴应力。
2.如权利要求1所述的装置,其特征在于,在所述压架(II)的长边框各设置有两个水平方向的第四螺孔,所述中心横杆两侧设置有两个水平方向的凹槽,所述凹槽的上槽口的宽度小于其下槽口。
3.如权利要求2所述的装置,其特征在于,所述标尺架(V)的两侧各设有一凸起,用于与所述中心横杆两侧的凹槽相接。
4.如权利要求2所述的装置,其特征在于,所述标尺架(V)的两侧各设有一第五螺孔,用于与所述中心横杆两侧的凹槽相接。
5.一种应变MOS芯片输出特性测试的方法,其特征在于,适于采用权利要求1所述的单轴应力施加装置,所述装置包括:底座(I)、压架(II)、顶杆(III)、横压条(IV)和标尺架(V),所述方法包括步骤:
(1)将所述MOS芯片放置在所述底座(I)上;
(2)将所述横压条(IV)放置在所述MOS芯片的上表面的中心位置处;
(3)将所述压架(II)放置于底座(I)的正上方,所述压架(II)的第三螺孔与所述底座(I)的第一螺孔对齐并通过螺钉固定;
(4)测试所述MOS芯片施加单轴应力前的第一输出特征曲线;
(5)将所述顶杆(III)安装于所述压架(II)的中心横杆位于中心位置处的第二螺孔中;
(6)将所述标尺架(V)安装于所述压架(II)的中心横杆的正上方,并使所述标尺架(V)的螺杆手柄与所述中心横杆的第二螺孔相连接;
(7)转动所述螺杆手柄以使所述顶杆(III)与所述横压条(IV)表面接触以对所述MOS芯片施加单轴应力;
(8)旋转所述压架(II)横杆中间水平方向的第六螺孔中的两个旋转螺钉,固定所述顶杆(III),逆时针旋转所述螺杆手柄,拆下所述螺杆手柄,拆除标尺架(Ⅴ),并测试所述MOS芯片施加单轴应力的第二输出特性曲线;
(9)对比所述第一输出特征曲线和所述第二输出特征曲线,以获得测试结果。
6.如权利要求5所述的方法,其特征在于,步骤(5)包括:
将顶杆(III)的顶部放置于所述压架(II)中心横杆的所述第二螺孔中,所述顶杆(III)的球面与横压条(IV)的上表面接触以便于对所述MOS芯片中心表面施加单轴应力。
7.如权利要求5所述的方法,其特征在于,步骤(6)包括:
将所述标尺架(V)两侧的凸起插入所述中心横杆两侧的凹槽进行固定,位于中心横杆中心位置处的第二螺孔与所述螺杆手柄相连接。
8.如权利要求5所述的方法,其特征在于,步骤(6)包括:
将所述标尺架(V)的两侧的第五螺孔与中心横杆两侧的凹槽通过螺钉进行固定,位于中心横杆中心位置处的第二螺孔与所述螺杆手柄相连接。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510510683.XA CN105116313B (zh) | 2015-08-19 | 2015-08-19 | 单轴应力施加装置及应变mos芯片输出特性测试方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510510683.XA CN105116313B (zh) | 2015-08-19 | 2015-08-19 | 单轴应力施加装置及应变mos芯片输出特性测试方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN105116313A CN105116313A (zh) | 2015-12-02 |
CN105116313B true CN105116313B (zh) | 2018-04-03 |
Family
ID=54664347
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201510510683.XA Expired - Fee Related CN105116313B (zh) | 2015-08-19 | 2015-08-19 | 单轴应力施加装置及应变mos芯片输出特性测试方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN105116313B (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105895532B (zh) * | 2016-06-14 | 2018-11-16 | 西安电子科技大学 | 基于[100]/(001)沟道的[110]单轴张应力nmos器件及其制备方法 |
CN108155428B (zh) * | 2018-02-09 | 2023-12-26 | 苏州德星云智能装备有限公司 | 一种圆柱电芯测试扫码装置 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN85201254U (zh) * | 1985-04-01 | 1986-06-25 | 复旦大学 | 一种单晶材料的抗弯曲强度机械测量装置 |
JPH05343504A (ja) * | 1992-06-08 | 1993-12-24 | Matsushita Electron Corp | 応力印加装置 |
CN1273809C (zh) * | 2004-06-22 | 2006-09-06 | 南京大学 | 薄膜电学性能测量中提供外加原位应力的装置及测量方法 |
DE102010002453B4 (de) * | 2010-02-26 | 2018-05-09 | Globalfoundries Dresden Module One Limited Liability Company & Co. Kg | Verfahren und Messystem zur Bewertung der Metallstapelintegrität in komplexen Halbleiterbauelementen durch mechanisches Verspannen von Chipkontakten |
CN102914391B (zh) * | 2012-10-19 | 2015-01-28 | 东南大学 | 对薄膜提供外加原位应力的装置及其对应力值的测量方法 |
CN102967814B (zh) * | 2012-10-19 | 2015-05-20 | 西安电子科技大学 | 晶体管晶格形变导致性能退化的测试装置及方法 |
-
2015
- 2015-08-19 CN CN201510510683.XA patent/CN105116313B/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
CN105116313A (zh) | 2015-12-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Wei et al. | Parasitic capacitances: Analytical models and impact on circuit-level performance | |
CN105116313B (zh) | 单轴应力施加装置及应变mos芯片输出特性测试方法 | |
CN106463467B (zh) | 不使用穿硅通孔(tsv)将存储器管芯直接集成到逻辑管芯的方法 | |
US9496192B2 (en) | Test pattern of semiconductor device | |
CN105336728B (zh) | 测试结构、测试结构的制作方法及测试方法 | |
GB2446629A (en) | Technique for evaluating local electrical characteristics in semiconductor devices | |
CN107290594B (zh) | 测试结构及其测试方法 | |
US10411068B2 (en) | Electrical contacts for magnetoresistive random access memory devices | |
WO2019132886A1 (en) | Low resistance field-effect transistors and methods of manufacturing the same | |
CN104658940B (zh) | 一种鳍式场效晶体管电学特性的测量结构 | |
JP2017525129A (ja) | 下方にクロックゲートパワーおよび信号ルーティングを備えた、両側の金属 | |
CN104198772A (zh) | 嵌入式芯片测试插座及其加工方法 | |
CN105118796B (zh) | 双轴应力施加装置及应变mos芯片输出特性测试方法 | |
CN104881520A (zh) | 一种三栅FinFET电势和亚阈值摆幅的提取方法 | |
Yang et al. | A compact model of silicon-based nanowire MOSFETs for circuit simulation and design | |
WO2018212746A1 (en) | Device isolation | |
CN206074358U (zh) | 一种压电半导体断裂失效的多场耦合加载实验装置 | |
KR20180049839A (ko) | 이방 도전성 시트 | |
CN206258520U (zh) | 一种接触电阻测试结构 | |
CN109585411A (zh) | 具有线性和非线性导电通路的异构互连 | |
US11990709B2 (en) | High speed differential pinout arrangement including a power pin | |
Fan et al. | Hole mobility and thermal velocity enhancement for uniaxial stress in Si up to 4 GPa | |
CN106198225A (zh) | 一种压电半导体断裂失效的多场耦合加载实验装置 | |
CN107507496A (zh) | 一种物理教学教具学生实验台 | |
CN101344537A (zh) | 定位待测球格阵列封装件的通用型嵌接治具 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20180403 Termination date: 20180819 |
|
CF01 | Termination of patent right due to non-payment of annual fee |