CN104881520A - 一种三栅FinFET电势和亚阈值摆幅的提取方法 - Google Patents
一种三栅FinFET电势和亚阈值摆幅的提取方法 Download PDFInfo
- Publication number
- CN104881520A CN104881520A CN201510220301.XA CN201510220301A CN104881520A CN 104881520 A CN104881520 A CN 104881520A CN 201510220301 A CN201510220301 A CN 201510220301A CN 104881520 A CN104881520 A CN 104881520A
- Authority
- CN
- China
- Prior art keywords
- potential
- sub
- tri
- channel
- oscillation amplitude
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Thin Film Transistor (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明属于半导体集成电路技术领域,具体为一种三栅FinFET电势和亚阈值摆幅的提取方法。本发明首先根据沟道电势分布的三维泊松方程,构筑合适的边界条件,建立沟道的电势分布的解析模型;然后根据三栅FinFET的电势分布,根据器件工作在亚阈值区的情况下,沟道表面电势、电场状况,建立亚阈值电流解析模型,并由此得到亚阈值摆幅的解析模型;然后根据获得的电势分布的解析模型和亚阈值摆幅的解析模型,快速、准确、方便地计算得到三栅FinFET电势和亚阈值摆幅。本发明方法物理概念清晰,易于计算,且计算精度高,为新型三栅FinFET器件的关键参数提取提供了一种有效的解决办法。
Description
技术领域
本发明属于半导体集成电路技术领域,具体涉及三栅结构金属-氧化物-半导体场效应晶体管(MOSFET)的电势和亚阈值摆幅的快速提取方法。
背景技术
随着集成电路技术的不断发展,器件尺寸不断减小,传统的MOSFET面临着短沟道效应等一系列问题,因此研究新的器件结构就显得十分重要。三栅FinFET则是一种比较理想的器件结构,栅极控制能力强,能抑制短沟道效应,优化亚阈值摆幅,从而有更低的功耗。对于这种新型结构的器件,在被实际应用之前,必须能够快速、准确提取它的关键参数,如沟道电势、亚阈值摆幅等,使之用于电路分析和电路仿真中,对电路功能验证、设计优化起到不可或缺的作用。
亚阈值摆幅SS是MOSFET最为重要的参数之一,定义为:在源漏电压固定的情况下,器件处于亚阈值区域时电流每变化一个数量级所需的栅压的改变量。要了解器件的开关特性,建立精确的亚阈值摆幅模型是十分必要的。
发明内容
本发明目的在于提供一种物理概念清晰、计算方便、精度很高的三栅FinFET电势和亚阈值摆幅的提取方法。
本发明首先构建三栅SOI FinFET的电势和亚阈值摆幅解析模型,为三栅 SOI FinFET的电势和亚阈值摆幅参数的提取提供一种快速、便捷、准确的方法。
1.首先构建三栅SOI FinFET的电势解析模型(注:SOI的中文名为绝缘衬底上的硅,英文全称为Silicon-On-Insulator, FinFET的中文名为鳍栅场效应管,英文全称为Fin Field-Effect Transistor)
对于全耗尽三栅 FinFET,当工作在亚阈值区域时,器件还没有达到强反型,此时电势分布由固定电荷决定,载流子的影响可以忽略。对于n型器件,沟道的电势分布由三维泊松方程以及边界条件得出:
(1)
为了使计算的复杂度能够控制在可以处理的范围内,我们对边界条件进行简化,将氧化层归一化到沟道硅介质中。
(2)
(3)
其中为沟道电势,为硅的介电常数,为沟道参杂浓度,T ox1和T ox2是顶栅和侧栅的氧化层厚度,H fin 和W fin 分别为沟道高度和宽度,ε ox 是氧化层的介电常数。
同时由于埋氧层的厚度很大,较小的电压降在埋氧层引起的电场是很小的,可以忽略不计。假设沟道与埋氧层界面处的电场为零,简化后的边界条件为:
(4)
(5)
(6)
(7)
(8)
(9)
其中为内建电势,为漏端电压,为栅压,为平带电压,L为沟道长度,和为有效沟道宽度和高度。式(9)所表示的沟道底部界面处边界条件,可以用如下条件替换:
(10)
根据边界条件(4)和(5),我们假设沟道方向的电势分布可以表示为级数的和的形式,如下所示:
(11)
将上式代入泊松方程(1),得:
(12)
其中,n为正整数。将用傅里叶级数展开:
(13)
其中 ,则可知满足如下二维偏微分方程:
(14)
将式(11) 代入剩下的边界条件,得:
(15)
(16)
将等号右边按傅里叶级数展开:
(17)
其中,从而可得的边界条件:
(18)
(19)
最后利用泊松方程二维特征函数的方法,将作为微分方程(14)的二维特征函数,解得,从而得到电势的解析表达式:
(20)
(21)
(22)
2.构建三栅SOI FinFET的亚阈值摆幅解析模型。
沟道处于弱反型时即栅压小于阈值电压时候,漏极电流不为零。此时流过沟道的电流为亚
阈值电流。当器件工作在亚阈值区的情况下,在弱反型时沟道表面电势近似为常数,因此沟道方向电场近似为零,源漏电流以扩散输运为主。根据源漏电流正比于虚阴极处的电子浓度,电流密度可以表示为:
(23)
其中是扩散系数,,是电子有效迁移率。器件工作在亚阈值区,我们可以用波尔兹曼统计代替费米-狄拉克统计。当掺杂浓度较大时(大于),才需要考虑费米-狄拉克统计。这样我们得到虚阴极的电子浓度为:
(24)
其中为本征载流子浓度,为沿沟道方向电势最小值位置。将电流密度沿横截面YZ平面积分,总的亚阈值电流为:
(25)
将之前的电势解析表达式代入上式,便得亚阈值电流表达式。
亚阈值摆幅(即亚阈值斜率SS)是表征亚阈值区域的一个重要物理参数。其物理意义为从导通电流减小到截止电流时,电流每变化一个数量级所要求的栅压变化量,体现器件的开关性能,SS越小器件的开关特性越好。根据亚阈值摆幅SS定义:
(26)
(27)
化简后得
(28)
将的表达式代入,可得:
(29)
其中,,
3.通过上述电势的解析式(20)、(21)、(22),即可方便、快速、准确地提取沟道电势参数。
根据上述亚阈值摆幅SS的解析表达式(29),即可方便、快速、准确地提取沟道亚阈值摆幅参数。
可以看出亚阈值摆幅只与L,W fin ,H fin ,T ox1 以及T ox2 有关。(,)可以被认为是Fin横截面中泄漏电流最大处的等效位置,由于器件结构的对称性,,在考虑亚阈值摆幅时,可以将当做拟合参数。观察到当将设为H fin /3,结果与模拟得到的结果符合较好。
附图说明
图1为三栅FinFET的结构图。
图2为亚阈值条件下FinFET沿沟道方向电势分布。
图3为亚阈值条件下FinFET沿宽度方向电势分布。
图4为不同W fin 下,亚阈值摆幅随栅长变化关系图。
图5为L=40nm时,不同W fin 下,亚阈值摆幅随H fin 的变化关系。
图6为本发明方法流程图示。
具体实施方式
本发明将解析模型数值计算结果与TCAD仿真软件仿真结果进行了比较。考虑到实际情况,在图4中,选取器件沟道宽度为10、20、30 纳米,器件长度分别为30、40、50、60、70、80、90以及100纳米,顶栅和侧栅氧化层厚度为2纳米,计算结果与仿真结果相比较。在图5中,选取器件长度为40纳米,厚度为10、20、30纳米,鳍沟道高度为10、20、30、40、50、60纳米,计算结果与仿真结果相比较。计算时,级数求和取前20项,已经能够得到足够精确的数据,解析模型与软件模拟结果吻合得很好。
可以看到,利用本发明,能够快速、准确提取它的沟道电势和亚阈值摆幅这两个关键参数,从而实现快速地对设计出的集成电路功能进行验证,这对电路设计优化、行为仿真都具有重要的意义。
Claims (1)
1.一种三栅 SOI FinFET的电势参数和亚阈值摆幅的提取方法,其特征在于具体步骤如下:
(1)首先构建三栅SOI FinFET的电势解析模型
对于n型器件,沟道的电势分布由三维泊松方程以及边界条件得出:
(1)
对边界条件进行简化,将氧化层归一化到沟道硅介质中:
(2)
(3)
其中,为沟道电势,为硅的介电常数,为沟道参杂浓度,T ox1和T ox2是顶栅和侧栅的氧化层厚度,H fin 和W fin 分别为沟道高度和宽度,ε ox 是氧化层的介电常数;
假设沟道与埋氧层界面处的电场为零,简化后的边界条件为:
(4)
(5)
(6)
(7)
(8)
(9)
其中,为内建电势,为漏端电压,为栅压,为平带电压,L为沟道长度,和为有效沟道宽度和高度;式(9)所表示的沟道底部界面处边界条件,用如下条件替换:
(10)
根据边界条件(4)和(5),把沟道方向的电势分布表示为级数的和的形式,如下所示:
(11)
将上式代入泊松方程(1),得:
(12)
其中,n为正整数;将用傅里叶级数展开:
(13)
其中,,可知满足如下二维偏微分方程:
(14)
将式(11) 代入剩下的边界条件,得:
(15)
(16)
将等号右边按傅里叶级数展开:
(17)
其中,,得的边界条件:
(18)
(19)
最后利用泊松方程二维特征函数的方法,将作为微分方程(14)的二维特征函数,解得,从而得到电势的解析表达式:
(20)
(21)
(22)
(2)构建三栅SOI FinFET的亚阈值摆幅解析模型
当器件工作在亚阈值区的情况下,在弱反型时沟道表面电势近似为常数,因此沟道方向电场近似为零,源漏电流以扩散输运为主;根据源漏电流正比于虚阴极处的电子浓度,电流密度表示为:
(23)
其中,是扩散系数,,是电子有效迁移率;器件工作在亚阈值区,用波尔兹曼统计代替费米-狄拉克统计,当掺杂浓度大于时,才考虑费米-狄拉克统计,这样得到虚阴极的电子浓度为:
(24)
其中,为本征载流子浓度,为沿沟道方向电势最小值位置;将电流密度沿横截面YZ平面积分,总的亚阈值电流为:
(25)
将之前的电势解析表达式代入上式,便得亚阈值电流表达式;
根据亚阈值摆幅SS定义:
(26)
(27)
化简后得
(28)
将的表达式代入,得:
(29)
其中,,
(3)通过上述电势的解析式(20)、(21)、(22),即方便、快速、准确地提取沟道电势参数;
根据上述亚阈值摆幅SS的解析表达式(29),即方便、快速、准确地提取沟道亚阈值摆幅参数。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510220301.XA CN104881520B (zh) | 2015-05-04 | 2015-05-04 | 一种三栅FinFET电势和亚阈值摆幅的提取方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510220301.XA CN104881520B (zh) | 2015-05-04 | 2015-05-04 | 一种三栅FinFET电势和亚阈值摆幅的提取方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN104881520A true CN104881520A (zh) | 2015-09-02 |
CN104881520B CN104881520B (zh) | 2017-12-01 |
Family
ID=53949013
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201510220301.XA Expired - Fee Related CN104881520B (zh) | 2015-05-04 | 2015-05-04 | 一种三栅FinFET电势和亚阈值摆幅的提取方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN104881520B (zh) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106844860A (zh) * | 2016-12-21 | 2017-06-13 | 北京信息科技大学 | 一种获取三栅FinFet器件的栅电容的方法及装置 |
CN108733940A (zh) * | 2018-05-28 | 2018-11-02 | 复旦大学 | 一种高性能硅基椭圆栅隧穿场效应晶体管 |
CN109508500A (zh) * | 2018-11-16 | 2019-03-22 | 杭州电子科技大学 | 一种估计金属栅晶粒随机取向引起FinFET阈值统计分布的方法 |
CN111967132A (zh) * | 2020-07-08 | 2020-11-20 | 华南理工大学 | Fet器件电特性建模方法、系统和存储介质 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20090132974A1 (en) * | 2007-11-21 | 2009-05-21 | Hitachi , Ltd. | method for semiconductor circuit |
CN102332045A (zh) * | 2011-09-22 | 2012-01-25 | 复旦大学 | 一种双栅结构mosfet亚阈值摆幅解析模型 |
US20140288898A1 (en) * | 2013-03-25 | 2014-09-25 | National Institute Of Advanced Industrial Science And Technology | Device simulation method and device simulation system for tunnel fet, and compact model design method and compact model for tunnel fet |
CN104076266A (zh) * | 2014-06-27 | 2014-10-01 | 复旦大学 | 一种提取双材料双栅结构mosfet亚阈值摆幅的方法 |
-
2015
- 2015-05-04 CN CN201510220301.XA patent/CN104881520B/zh not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20090132974A1 (en) * | 2007-11-21 | 2009-05-21 | Hitachi , Ltd. | method for semiconductor circuit |
CN102332045A (zh) * | 2011-09-22 | 2012-01-25 | 复旦大学 | 一种双栅结构mosfet亚阈值摆幅解析模型 |
US20140288898A1 (en) * | 2013-03-25 | 2014-09-25 | National Institute Of Advanced Industrial Science And Technology | Device simulation method and device simulation system for tunnel fet, and compact model design method and compact model for tunnel fet |
CN104076266A (zh) * | 2014-06-27 | 2014-10-01 | 复旦大学 | 一种提取双材料双栅结构mosfet亚阈值摆幅的方法 |
Non-Patent Citations (2)
Title |
---|
GUANGXI HU, ET AL.: "Analytical Models for Electric Potential, Threshold Voltage, and Subthreshold Swing of Junctionless Surrounding-Gate Transistors", 《IEEE TRANSACTIONS ON ELECTRON DEVICES》 * |
梅光辉: "新型围栅MOSFET建模与仿真研究", 《中国优秀硕士学位论文全文数据库 信息科技辑》 * |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106844860A (zh) * | 2016-12-21 | 2017-06-13 | 北京信息科技大学 | 一种获取三栅FinFet器件的栅电容的方法及装置 |
CN106844860B (zh) * | 2016-12-21 | 2020-04-14 | 北京信息科技大学 | 一种获取三栅FinFet器件的栅电容的方法及装置 |
CN108733940A (zh) * | 2018-05-28 | 2018-11-02 | 复旦大学 | 一种高性能硅基椭圆栅隧穿场效应晶体管 |
CN109508500A (zh) * | 2018-11-16 | 2019-03-22 | 杭州电子科技大学 | 一种估计金属栅晶粒随机取向引起FinFET阈值统计分布的方法 |
CN109508500B (zh) * | 2018-11-16 | 2022-11-25 | 杭州电子科技大学 | 一种估计金属栅晶粒随机取向引起FinFET阈值统计分布的方法 |
CN111967132A (zh) * | 2020-07-08 | 2020-11-20 | 华南理工大学 | Fet器件电特性建模方法、系统和存储介质 |
Also Published As
Publication number | Publication date |
---|---|
CN104881520B (zh) | 2017-12-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Cho et al. | RF performance and small-signal parameter extraction of junctionless silicon nanowire MOSFETs | |
Yang et al. | Tunneling field-effect transistor: capacitance components and modeling | |
Cao et al. | Improvement in reliability of tunneling field-effect transistor with pnin structure | |
Holtij et al. | Threshold voltage, and 2D potential modeling within short-channel junctionless DG MOSFETs in subthreshold region | |
Xiao et al. | A compact model of subthreshold current with source/drain depletion effect for the short-channel junctionless cylindrical surrounding-gate MOSFETs | |
Liu et al. | On the interpretation of ballistic injection velocity in deeply scaled MOSFETs | |
CN104881520A (zh) | 一种三栅FinFET电势和亚阈值摆幅的提取方法 | |
Rudenko et al. | Method for extracting doping concentration and flat-band voltage in junctionless multigate MOSFETs using 2-D electrostatic effects | |
Angelov et al. | Technology and modeling of nonclassical transistor devices | |
Ali et al. | TCAD analysis of variation in channel doping concentration on 45nm Double-Gate MOSFET parameters | |
Adhikari et al. | A nanoscale dual-channel trench (DCT) MOSFET for analog/RF applications | |
Mitra et al. | An analytical drain current model of gate-on-source/channel SOI-TFET | |
Yang et al. | A compact model of silicon-based nanowire MOSFETs for circuit simulation and design | |
Guo et al. | Improved SOI LDMOS performance by using a partial stepped polysilicon layer as the buried layer | |
CN103186691A (zh) | 一种独立双栅FinFET解析沟道电势分布模型 | |
Adhikari et al. | High performance multi-finger MOSFET on SOI for RF amplifiers | |
Patil et al. | Asymmetric drain underlap dopant-segregated Schottky barrier ultrathin-body SOI MOSFET for low-power mixed-signal circuits | |
Ranjith et al. | An analytical model for a TFET with an n-doped channel operating in accumulation and inversion modes | |
Han et al. | Stringer gate FinFET on bulk substrate | |
Liu et al. | The optimal design of 15 nm gate-length junctionless SOI FinFETs for reducing leakage current | |
Sudarsanan et al. | Immunity to random fluctuations induced by interface trap variability in Si gate-all-around N-nanowire field-effect transistor devices | |
Jena et al. | Fin shape dependence of electrostatics and variability in FinFETs | |
CN102332045A (zh) | 一种双栅结构mosfet亚阈值摆幅解析模型 | |
Bakibillah et al. | Effect of threshold voltage And channel length on drain current of Silicon N-MOSFET | |
Patil et al. | Novel δ-doped partially insulated junctionless transistor for mixed signal integrated circuits |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20171201 Termination date: 20210504 |