CN106844860A - 一种获取三栅FinFet器件的栅电容的方法及装置 - Google Patents

一种获取三栅FinFet器件的栅电容的方法及装置 Download PDF

Info

Publication number
CN106844860A
CN106844860A CN201611192363.5A CN201611192363A CN106844860A CN 106844860 A CN106844860 A CN 106844860A CN 201611192363 A CN201611192363 A CN 201611192363A CN 106844860 A CN106844860 A CN 106844860A
Authority
CN
China
Prior art keywords
gate
voltage
obtaining
capacitance
gate capacitance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201611192363.5A
Other languages
English (en)
Other versions
CN106844860B (zh
Inventor
殷树娟
刘兴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Information Science and Technology University
Original Assignee
Beijing Information Science and Technology University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Information Science and Technology University filed Critical Beijing Information Science and Technology University
Priority to CN201611192363.5A priority Critical patent/CN106844860B/zh
Publication of CN106844860A publication Critical patent/CN106844860A/zh
Application granted granted Critical
Publication of CN106844860B publication Critical patent/CN106844860B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/36—Circuit design at the analogue level
    • G06F30/367—Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

一种获取三栅FinFet器件的栅电容的方法，获取费米能级与栅电压的关系模型；根据所述三栅FinFet器件的栅电容与栅电压落在绝缘层部分的压降的关系、所述栅电压落在绝缘层部分的压降与费米能级的关系、及所述费米能级与栅电压的关系模型获取单位面积栅电容；根据所述单位面积栅电容分别获取三栅FinFet器件的顶面的栅电容和侧面的栅电容，进而获取总的栅电容。本方案简化了求单位面积栅电容方法。

Description

一种获取三栅FinFet器件的栅电容的方法及装置
技术领域
本发明实施例涉及微电子技术领域，尤指一种获取三栅FinFet器件的栅电容的方法及装置。
背景技术
在传统的电容模型中，当晶体管处于强反型状态时，会在沟道中靠近氧化层的位置形成一个反型层，这个反型层对沟道中的横向电场有一个屏蔽作用，这时改变栅电压不会对沟道中的横向电场及电势的横向分布产生影响。栅电容可以看作是在氧化层两端加了两个金属板形成的，所以传统的电容模型中在强反型状态下栅电容是等于氧化层电容的。但是随着工艺尺寸的不断缩小，栅氧化层厚度也要相应减小，当栅氧化层厚度缩小到可以和沟道厚度相比拟时(如三栅FinFET器件结构)，人们发现晶体管实际栅电容是要小于栅氧化层电容的，这是由于量子效应引起的。实际在晶体管沟道中的电子由于量子效应不是集中分布在靠近氧化层的地方，而是分布在整个沟道中的，这时沟道中的电荷就不能将栅电压引起的横向电场完全屏蔽掉，也就是说在强反型沟道中沿栅电场方向会产生一个压降，占据了栅电压的一个很大的比例。这样栅电容就不仅仅等于氧化层电容了。其中，FinFET称为鳍式场效晶体管(FinField-EffectTransistor)是一种新的互补式金氧半导体(CMOS)晶体管。闸长已可小于25奈米。该项技术的发明人是加州大学伯克利分校的胡正明教授。Fin是鱼鳍的意思，FinFET命名根据晶体管的形状与鱼鳍的相似性。
针对随着栅氧化层厚度减小，量子效应越来越明显，总的栅电容会变小这一现象，1988年，Serge Luryi在研究器件的等效电路模型时将器件中的电子看作是一种二维电子气(Two-Dimensional Electron Gas，简称2DEG)并第一次引入了量子电容的概念。
图1是强反型条件下栅电容的等效电路模型图，该模型中将栅电容看作是由栅氧化层电容和反型层电容的串联。
有一种求解栅电容的方法如下：
将Cg等效成Cins和Cinvi的串联，其中Cins为栅氧化层电容，Cinv为反型层电容。Cinv又可以等效为量子电容CQi和质心电容Ccenti的串联，其中i表示第几能带，如图2所示。
通过对能带积分的方法求出量子电容CQ，然后再求与Cins和Ccent串联值得出Cg。其中，对于量子电容的求解用到了以下模型：
这一模型，在2009年由Donghyun Jin等人提出，虽然用这一模型计算出来的结果与仿真结果基本一致，但它仍然存在一定的误差，且计算过程较为繁琐。
发明内容
本发明要解决的技术问题是提供一种获取三栅FinFet器件的栅电容的方法及装置，简化了求单位面积栅电容方法。
为了解决上述技术问题，本发明提供了一种获取三栅FinFet器件的栅电容的方法，包括：
获取费米能级与栅电压的关系模型；
根据所述三栅FinFet器件的栅电容与栅电压落在绝缘层部分的压降的关系、所述栅电压落在绝缘层部分的压降与费米能级的关系、及所述费米能级与栅电压的关系模型获取单位面积栅电容；
根据所述单位面积栅电容分别获取三栅FinFet器件的顶面的栅电容和侧面的栅电容，进而获取总的栅电容。
可选地，所述获取费米能级与栅电压的关系模型是通过以下方式实现的：
通过以下关系式：Vox＝Vg-Vfb-ψs，ψs＝Ef+n，Voff是阈值电压，Voff＝Vfb+n，获取栅电压Vg落在绝缘层部分的压降Vox与费米能级Ef的关系式：Vox＝Vg-Voff-Ef，其中，Vfb为平带电压，ψs为表面势，
根据以下关系式获取费米能级与栅电压的关系模型Ef＝f(Vg)：
所述栅电压Vg落在绝缘层部分的压降Vox与费米能级Ef的关系式：Vox＝Vg-Voff-Ef；
反型层表面电子浓度ns与所述压降Vox的关系：ns＝q CoxVox，其中，ns为反型层表面电子浓度，q为单位电子电量；
反型层表面电子浓度ns与能带状态密度D的关系：
其中，q为单位电子电量，m*为载流子有效质量，h为普朗克常数，Vth＝kT/q为热电压，k为玻尔兹曼常数，T为热力学温度，E0＝γ0ns2/3和E1＝γ1ns2/3是最低能带的两个能级。
可选地，所述三栅FinFet器件的栅电容Cg与栅电压Vg落在绝缘层部分的压降Vox的关系：Cg＝Vox·Cox/Vg，其中，Cox为栅氧化层电容；
所述栅电压落在绝缘层部分的压降Vox与费米能级Ef的关系：
Vox＝Vg-Voff-Ef；及
所述费米能级Ef与栅电压Vg的关系模型：Ef＝f(Vg)，
所述获取单位面积栅电容为Cg：Cg＝[Vg-Voff-f(Vg)]Cox/Vg。
可选地，所述根据所述单位面积栅电容分别获取三栅FinFet器件的顶面的栅电容和侧面的栅电容包括：
获取三栅FinFet器件的顶面的栅电容Cgtop为：
Cgtop＝WfinLCox[Vg–Vofftop-ftop(Vg)]/Vg，其中，Wfin表示鳍fin的宽度，L表示栅的长度，Vofftop表示栅顶面的阈值电压，ftop(Vg)为将Ef＝f(Vg)中的Voff替换为Vofftop得到的；
获取三栅FinFet器件的侧面的栅电容为Cgside：
Cgside＝2HfinLCox[Vg–Voffside-fside(Vg)]/Vg，其中，Hfin表示鳍fin的高度，Voffside表示栅侧面的阈值电压，fside(Vg)为将Ef＝f(Vg)中的Voff替换为Voffside得到的；
进而获取总的栅电容Cgtotal为：
Cgtotal＝2HfinLCox[Vg–Voffside-fside(Vg)]/Vg
+WfinLCox[Vg–Vofftop-ftop(Vg)]/Vg。
一种获取三栅FinFet器件的栅电容的装置，包括：
第一获取模块，用于获取费米能级与栅电压的关系模型；
第二获取模块，用于根据所述三栅FinFet器件的栅电容与栅电压落在绝缘层部分的压降的关系、所述栅电压落在绝缘层部分的压降与费米能级的关系、及所述费米能级与栅电压的关系模型获取单位面积栅电容；
第三获取模块，用于根据所述单位面积栅电容分别获取三栅FinFet器件的顶面的栅电容和侧面的栅电容，进而获取总的栅电容。
可选地，所述第一获取模块，获取费米能级与栅电压的关系模型是通过以下方式实现的：
通过以下关系式：Vox＝Vg-Vfb-ψs，ψs＝Ef+n，Voff是阈值电压，Voff＝Vfb+n，获取栅电压Vg落在绝缘层部分的压降Vox与费米能级Ef的关系式：Vox＝Vg-Voff-Ef，其中，Vfb为平带电压，ψs为表面势，
根据以下关系式获取费米能级与栅电压的关系模型Ef＝f(Vg)：
所述栅电压Vg落在绝缘层部分的压降Vox与费米能级Ef的关系式：Vox＝Vg-Voff-Ef；
反型层表面电子浓度ns与所述压降Vox的关系：ns＝q CoxVox，其中，ns为反型层表面电子浓度，q为单位电子电量；
反型层表面电子浓度ns与能带状态密度D的关系：
其中，q为单位电子电量，m*为载流子有效质量，h为普朗克常数，Vth＝kT/q为热电压，k为玻尔兹曼常数，T为热力学温度，E0＝γ0ns2/3和E1＝γ1ns2/3是最低能带的两个能级。
可选地，所述第二获取模块，根据所述三栅FinFet器件的栅电容Cg与栅电压Vg落在绝缘层部分的压降Vox的关系：Cg＝Vox·Cox/Vg，其中，Cox为栅氧化层电容；所述栅电压落在绝缘层部分的压降Vox与费米能级Ef的关系：Vox＝Vg-Voff-Ef；及所述费米能级Ef与栅电压Vg的关系模型：Ef＝f(Vg)，获取单位面积栅电容为Cg：Cg＝[Vg-Voff-f(Vg)]Cox/Vg。
可选地，所述第三获取模块，所述根据所述单位面积栅电容分别获取三栅FinFet器件的顶面的栅电容和侧面的栅电容包括：获取三栅FinFet器件的顶面的栅电容Cgtop为：Cgtop＝WfinLCox[Vg–Vofftop-ftop(Vg)]/Vg，其中，Wfin表示鳍fin的宽度，L表示栅的长度，Vofftop表示栅顶面的阈值电压，ftop(Vg)为将Ef＝f(Vg)中的Voff替换为Vofftop得到的；获取三栅FinFet器件的侧面的栅电容为Cgside：Cgside＝2HfinLCox[Vg–Voffside-fside(Vg)]/Vg，其中，Hfin表示鳍fin的高度，Voffside表示栅侧面的阈值电压，fside(Vg)为将Ef＝f(Vg)中的Voff替换为Voffside得到的；进而获取总的栅电容Cgtotal为：
Cgtotal＝2HfinLCox[Vg–Voffside-fside(Vg)]/Vg
+WfinLCox[Vg–Vofftop-ftop(Vg)]/Vg。
综上，本发明实施例提供一种获取三栅FinFet器件的栅电容的方法及装置，简化了求单位面积栅电容方法。
附图说明
图1是强反型条件下栅电容的等效电路模型图；
图2是求解栅电容的模型图；
图3为本发明实施例的一种获取三栅FinFet器件的栅电容的方法的流程图；
图4为本发明实施例的栅电容模型的示意图；
图5为用MATLAB软件仿真的单位面积栅电容Cg的曲线图；
图6为三栅FinFet器件的结构示意图；
图7为本发明实施例的一种获取三栅FinFet器件的栅电容的装置的示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白，下文中将结合附图对本发明的实施例进行详细说明。需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互任意组合。
图3为本发明实施例的一种获取三栅FinFet器件的栅电容的方法的流程图，如图3所示，本实施例的方法包括以下步骤：
步骤301、获取费米能级与栅电压的关系模型；
步骤302、根据所述三栅FinFet器件的栅电容与栅电压落在绝缘层部分的压降的关系、所述栅电压落在绝缘层部分的压降与费米能级的关系、及所述费米能级与栅电压的关系模型获取单位面积栅电容；
步骤303、根据所述单位面积栅电容分别获取三栅FinFet器件的顶面的栅电容和侧面的栅电容，进而获取总的栅电容。
本实施例中，从另一个角度来求解栅电容，栅电容模型如图4所示，既然量子电容和质心电容都可以归结为反型层电容，那么就将其看作一个整体，假设绝缘层以下的部分是一个类似于电容的等效模型，也就是说，现在已知所加的栅电压在反型层会产生一个不可忽略的压降，我们并不需要关心它里面的东西，将反型层内部等效成什么模型也并不重要。
那么，只需求出所加栅电压Vg落在绝缘层的部分的压降Vox，从而总的栅电容可表示为：Cg＝Vox·Cox/Vg (1)
其中，Cox为栅氧化层电容。
而已知Vox＝Vg-Vfb-ψs，其中，Vfb为平带电压，ψs为表面势。
ψs表面势与费米能级有关，ψs＝Ef+n，Ef为费米能级，n为常数。
由ψs表面势与费米能级的关系，得出：
Vox＝Vg-Voff-Ef (2)
式中n为常数，Voff为阈值电压，常数n和材料的参数有关，如带隙能量和电子亲和能。
如果能找出Ef和Vg的关系，问题就迎刃而解了。
下面求解费米能级Ef和栅电压Vg的关系：
为了将费米能级表示为栅电压的函数，选取反型层表面电子浓度为桥梁，因为它既可以用Vg来表示，同时又与费米能级存在一定的关系。
一方面：ns＝q CoxVox＝q Cox(Vg-Voff-Ef) (3)
其中，ns为反型层表面电子浓度，q为单位电子电量。
另一方面：对于一个二维电子气，能带E0和E1之间的状态密度D为：
其中，q为单位电子电量，m*为载流子有效质量，h为普朗克常数。
对于能量大于E1的能带，等效状态密度为2D。
这样，根据费米分布函数：f(E)＝1/1+exp[(E-EF)/K0T]，f(E)为对于能量为E的一个量子态被一个电子占据的概率。
因为状态密度对应量子态数，而表面电子浓度ns近似为E0到E1之间总的量子态当中被电子占据的量子态数。
故
由
得
其中，E0＝γ0ns2/3和E1＝γ1ns2/3是最低能带的两个能级，Vth＝kT/q为热电压，k为玻尔兹曼常数，T为热力学温度，Ef为费米能级。
令式子(3)和式子(4)相等即可得到费米能级与栅电压的关系，定义为：
Ef＝f(Vg) (5)
由(1)、(2)、(5)可得单位面积栅电容Cg＝[Vg-Voff-f(Vg)]Cox/Vg。图5为用MATLAB软件仿真该模型下单位面积栅电容Cg的曲线图。
对于三栅FinFet器件这种非对称结构，沟道表面的电势应该是与位置有关的，尤其上表面与左右两个表面上的电势会有一些差别，它们的阈值电压也是有差别的。
对于三栅FinFet器件左右两个栅和它对应的两侧沟道，记：Efside＝fside(Vg)，栅侧面阈值电压表示为Voffside；对于顶面的栅和它下面的沟道，记：Eftop＝ftop(Vg)，栅顶面阈值电压表示为Vofftop，那么对于图6所示的三栅FinFet器件，两个侧面栅电容相等，因为侧面结构完全对称。
侧面栅电容：
Cgside＝2HfinLCox[Vg–Voffside-fside(Vg)]/Vg
其中，Hfin表示鳍fin的高度，Voffside表示栅侧面的阈值电压，fside(Vg)为将Ef＝f(Vg)中的Voff替换为Voffside得到的。
顶面栅电容：
Cgtop＝WfinLCox[Vg–Vofftop-ftop(Vg)]/Vg
其中，Wfin表示鳍fin的宽度，L表示栅的长度，Vofftop表示栅顶面的阈值电压，ftop(Vg)为将Ef＝f(Vg)中的Voff替换为Vofftop得到的。
那么，总的栅电容可表示为：
Cgtotal＝2HfinLCox[Vg–Voffside-f1(Vg)]/Vg
+WfinLCox[Vg–Vofftop-f2(Vg)]/Vg (6)
目前，对于三栅FinFet结构的研究还处于起步阶段，还没有一种从量子效应出发来获取栅电容的模型。而仅有的几篇关于三栅FinFet电容模型的文章主要是对边缘电容及寄生电容的研究，对于起主要作用的内部电容要么是应用的经典模型，要么是根据沟道内总电荷浓度来求，并没有采用沟道内的这部分压降。本发明实施例基于量子电容，获取沟道表面电势和所加栅电压的关系，从而减去了沟道内部电势差，比以往模型更加精确。本发明实施例简化了求单位面积栅电容方法，绕过量子电容概念来计算考虑量子效应的栅电容模型，比较工程化，适合于电路设计。
图7为本发明实施例的一种获取三栅FinFet器件的栅电容的装置的示意图，如图7所示，本实施例的装置600包括：
第一获取模块601，用于获取费米能级与栅电压的关系模型；
第二获取模块602，用于根据所述三栅FinFet器件的栅电容与栅电压落在绝缘层部分的压降的关系、所述栅电压落在绝缘层部分的压降与费米能级的关系、及所述费米能级与栅电压的关系模型获取单位面积栅电容；
第三获取模块603，用于根据所述单位面积栅电容分别获取三栅FinFet 器件的顶面的栅电容和侧面的栅电容，进而获取总的栅电容。
其中，第一获取模块601，获取费米能级与栅电压的关系模型是通过以下方式实现的：
通过以下关系式：Vox＝Vg-Vfb-ψs，ψs＝Ef+n，Voff＝Vfb+n，获取栅电压Vg落在绝缘层部分的压降Vox与费米能级Ef的关系式：Vox＝Vg-Voff-Ef，其中，Vfb为平带电压，ψs为表面势，
根据以下关系式获取费米能级与栅电压的关系模型Ef＝f(Vg)：
所述栅电压Vg落在绝缘层部分的压降Vox与费米能级Ef的关系式：Vox＝Vg-Voff-Ef；
反型层表面电子浓度ns与所述压降Vox的关系：ns＝q CoxVox，其中，ns为反型层表面电子浓度，q为单位电子电量；
反型层表面电子浓度ns与能带状态密度D的关系：
其中，q为单位电子电量，m*为载流子有效质量，h为普朗克常数，Vth＝kT/q为热电压，k为玻尔兹曼常数，T为热力学温度，E0＝γ0ns2/3和E1＝γ1ns2/3是最低能带的两个能级。
其中，第二获取模块602，根据所述三栅FinFet器件的栅电容Cg与栅电压Vg落在绝缘层部分的压降Vox的关系：Cg＝Vox·Cox/Vg，其中，Cox为栅氧化层电容；所述栅电压落在绝缘层部分的压降Vox与费米能级Ef的关系：Vox＝Vg-Voff-Ef；及所述费米能级Ef与栅电压Vg的关系模型：Ef＝f(Vg)，获取单位面积栅电容为Cg：Cg＝[Vg-Voff-f(Vg)]Cox/Vg。
其中，第三获取模块603，所述根据所述单位面积栅电容分别获取三栅FinFet器件的顶面的栅电容和侧面的栅电容包括：获取三栅FinFet器件的顶面的栅电容Cgtop为：Cgtop＝WfinLCox[Vg–Vofftop-ftop(Vg)]/Vg，其中，Wfin表示鳍fin的宽度，L表示栅的长度，Vofftop表示栅顶面的阈值电压，ftop(Vg)为将Ef＝f(Vg)中的Voff替换为Vofftop得到的；获取三栅FinFet器件的侧面的栅电容为Cgside：Cgside＝2HfinLCox[Vg–Voffside-fside(Vg)]/Vg，其中，Hfin表示鳍fin的高度，Voffside表示栅侧面的阈值电压，fside(Vg)为将Ef＝f(Vg)中的Voff替换为Voffside得到的；进而获取总的栅电容Cgtotal为：
Cgtotal＝2HfinLCox[Vg–Voffside-fside(Vg)]/Vg+WfinLCox[Vg–Vofftop-ftop(Vg)]/Vg。
本发明实施例基于量子电容，获取沟道表面电势和所加栅电压的关系，从而减去了沟道内部电势差，比以往模型更加精确。本发明实施例简化了求单位面积栅电容方法，绕过量子电容概念来计算考虑量子效应的栅电容模型，比较工程化，适合于电路设计。
本领域普通技术人员可以理解上述方法中的全部或部分步骤可通过程序来指令相关硬件完成，所述程序可以存储于计算机可读存储介质中，如只读存储器、磁盘或光盘等。可选地，上述实施例的全部或部分步骤也可以使用一个或多个集成电路来实现。相应地，上述实施例中的各模块/单元可以采用硬件的形式实现，也可以采用软件功能模块的形式实现。本发明不限制于任何特定形式的硬件和软件的结合。
以上仅为本发明的优选实施例，当然，本发明还可有其他多种实施例，在不背离本发明精神及其实质的情况下，熟悉本领域的技术人员当可根据本发明作出各种相应的改变和变形，但这些相应的改变和变形都应属于本发明所附的权利要求的保护范围。

Claims (8)

1.一种获取三栅FinFet器件的栅电容的方法，包括：
获取费米能级与栅电压的关系模型；
根据所述三栅FinFet器件的栅电容与栅电压落在绝缘层部分的压降的关系、所述栅电压落在绝缘层部分的压降与费米能级的关系、及所述费米能级与栅电压的关系模型获取单位面积栅电容；
根据所述单位面积栅电容分别获取三栅FinFet器件的顶面的栅电容和侧面的栅电容，进而获取总的栅电容。
2.如权利要求1所述的方法，其特征在于：所述获取费米能级与栅电压的关系模型是通过以下方式实现的：
通过以下关系式：Vox＝Vg-Vfb-ψs，ψs＝Ef+n，Voff是阈值电压，Voff＝Vfb+n，获取栅电压Vg落在绝缘层部分的压降Vox与费米能级Ef的关系式：Vox＝Vg-Voff-Ef，其中，Vfb为平带电压，ψs为表面势，
根据以下关系式获取费米能级与栅电压的关系模型Ef＝f(Vg)：
所述栅电压Vg落在绝缘层部分的压降Vox与费米能级Ef的关系式：Vox＝Vg-Voff-Ef；
反型层表面电子浓度ns与所述压降Vox的关系：ns＝q Cox Vox，其中，ns为反型层表面电子浓度，q为单位电子电量；
反型层表面电子浓度ns与能带状态密度D的关系：
其中，q为单位电子电量，m*为载流子有效质量，h为普朗克常数，Vth＝kT/q为热电压，k为玻尔兹曼常数，T为热力学温度，E0＝γ0ns2/3 和E1＝γ1ns2/3是最低能带的两个能级。
3.如权利要求2所述的方法，其特征在于：
所述三栅FinFet器件的栅电容Cg与栅电压Vg落在绝缘层部分的压降Vox的关系：Cg＝Vox·Cox/Vg，其中，Cox为栅氧化层电容；
所述栅电压落在绝缘层部分的压降Vox与费米能级Ef的关系：
Vox＝Vg-Voff-Ef；及
所述费米能级Ef与栅电压Vg的关系模型：Ef＝f(Vg)，
所述获取单位面积栅电容为Cg：Cg＝[Vg-Voff-f(Vg)]Cox/Vg。
4.如权利要求3所述的方法，其特征在于：所述根据所述单位面积栅电容分别获取三栅FinFet器件的顶面的栅电容和侧面的栅电容包括：
获取三栅FinFet器件的顶面的栅电容Cgtop为：
Cgtop＝WfinLCox[Vg–Vofftop-ftop(Vg)]/Vg，其中，Wfin表示鳍fin的宽度，L表示栅的长度，Vofftop表示栅顶面的阈值电压，ftop(Vg)为将Ef＝f(Vg)中的Voff替换为Vofftop得到的；
获取三栅FinFet器件的侧面的栅电容为Cgside：
Cgside＝2HfinLCox[Vg–Voffside-fside(Vg)]/Vg，其中，Hfin表示鳍fin的高度，Voffside表示栅侧面的阈值电压，fside(Vg)为将Ef＝f(Vg)中的Voff替换为Voffside得到的；
进而获取总的栅电容Cgtotal为：
Cgtotal＝2HfinLCox[Vg–Voffside-fside(Vg)]/Vg
+WfinLCox[Vg–Vofftop-ftop(Vg)]/Vg。
5.一种获取三栅FinFet器件的栅电容的装置，其特征在于，包括：
第一获取模块，用于获取费米能级与栅电压的关系模型；
第二获取模块，用于根据所述三栅FinFet器件的栅电容与栅电压落在绝缘层部分的压降的关系、所述栅电压落在绝缘层部分的压降与费米能级的关系、及所述费米能级与栅电压的关系模型获取单位面积栅电容；
第三获取模块，用于根据所述单位面积栅电容分别获取三栅FinFet器件的顶面的栅电容和侧面的栅电容，进而获取总的栅电容。
6.如权利要求5所述的装置，其特征在于：
所述第一获取模块，获取费米能级与栅电压的关系模型是通过以下方式实现的：
通过以下关系式：Vox＝Vg-Vfb-ψs，ψs＝Ef+n，Voff是阈值电压，Voff＝Vfb+n，获取栅电压Vg落在绝缘层部分的压降Vox与费米能级Ef的关系式：Vox＝Vg-Voff-Ef，其中，Vfb为平带电压，ψs为表面势，
根据以下关系式获取费米能级与栅电压的关系模型Ef＝f(Vg)：
所述栅电压Vg落在绝缘层部分的压降Vox与费米能级Ef的关系式：Vox＝Vg-Voff-Ef；
反型层表面电子浓度ns与所述压降Vox的关系：ns＝q Cox Vox，其中，ns为反型层表面电子浓度，q为单位电子电量；
反型层表面电子浓度ns与能带状态密度D的关系：
其中，q为单位电子电量，m*为载流子有效质量，h为普朗克常数，Vth＝kT/q为热电压，k为玻尔兹曼常数，T为热力学温度，E0＝γ0ns2/3和E1＝γ1ns2/3是最低能带的两个能级。
7.如权利要求6所述的装置，其特征在于：
所述第二获取模块，根据所述三栅FinFet器件的栅电容Cg与栅电压Vg落在绝缘层部分的压降Vox的关系：Cg＝Vox·Cox/Vg，其中，Cox为栅氧化层电容；所述栅电压落在绝缘层部分的压降Vox与费米能级Ef的关系：Vox＝Vg-Voff-Ef；及所述费米能级Ef与栅电压Vg的关系模型：Ef＝f(Vg)，获取单位面积栅电容为Cg：Cg＝[Vg-Voff-f(Vg)]Cox/Vg。
8.如权利要求7所述的装置，其特征在于：
所述第三获取模块，所述根据所述单位面积栅电容分别获取三栅FinFet器件的顶面的栅电容和侧面的栅电容包括：获取三栅FinFet器件的顶面的栅电容Cgtop为：Cgtop＝WfinLCox[Vg–Vofftop-ftop(Vg)]/Vg，其中，Wfin表示鳍fin的宽度，L表示栅的长度，Vofftop表示栅顶面的阈值电压，ftop(Vg)为将Ef＝f(Vg)中的Voff替换为Vofftop得到的；获取三栅FinFet器件的侧面的栅电容为Cgside：Cgside＝2HfinLCox[Vg–Voffside-fside(Vg)]/Vg，其中，Hfin表示鳍fin的高度，Voffside表示栅侧面的阈值电压，fside(Vg)为将Ef＝f(Vg)中的Voff替换为Voffside得到的；进而获取总的栅电容Cgtotal为：
Cgtotal＝2HfinLCox[Vg–Voffside-fside(Vg)]/Vg
+WfinLCox[Vg–Vofftop-ftop(Vg)]/Vg。
CN201611192363.5A 2016-12-21 2016-12-21 一种获取三栅FinFet器件的栅电容的方法及装置 Active CN106844860B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201611192363.5A CN106844860B (zh) 2016-12-21 2016-12-21 一种获取三栅FinFet器件的栅电容的方法及装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201611192363.5A CN106844860B (zh) 2016-12-21 2016-12-21 一种获取三栅FinFet器件的栅电容的方法及装置

Publications (2)

Publication Number Publication Date
CN106844860A true CN106844860A (zh) 2017-06-13
CN106844860B CN106844860B (zh) 2020-04-14

Family

ID=59136002

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201611192363.5A Active CN106844860B (zh) 2016-12-21 2016-12-21 一种获取三栅FinFet器件的栅电容的方法及装置

Country Status (1)

Country Link
CN (1) CN106844860B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090064618A (ko) * 2007-12-17 2009-06-22 인하대학교 산학협력단 비대칭 이중 게이트 구조 문턱 전압 모델링 방법
CN104881520A (zh) * 2015-05-04 2015-09-02 复旦大学 一种三栅FinFET电势和亚阈值摆幅的提取方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090064618A (ko) * 2007-12-17 2009-06-22 인하대학교 산학협력단 비대칭 이중 게이트 구조 문턱 전압 모델링 방법
CN104881520A (zh) * 2015-05-04 2015-09-02 复旦大学 一种三栅FinFET电势和亚阈值摆幅的提取方法

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
BOURDET L等: "Contact resistances in trigate and FinFET devices in a Non-Equilibrium Green"s Functions approach", 《JOURNAL OF APPLIED PHYSICS》 *
SELWIN KUMAR PUSHPADHAS等: "A Novel FinFET with Dynamic Threshold Voltage", 《IEEE INTERNATIONAL CONFERENCE ON EMERGING ELECTRONICS》 *
吕懿等: "单轴应变硅N沟道金属氧化物半导体场效应晶体管电容特性模型", 《物理学报》 *
李圣威: "三栅场效应晶体管（FinFET）电学特性的建模与仿真", 《中国优秀硕士学位论文全文数据库 信息科技辑》 *

Also Published As

Publication number Publication date
CN106844860B (zh) 2020-04-14

Similar Documents

Publication Publication Date Title
Duarte et al. BSIM-CMG: Standard FinFET compact model for advanced circuit design
Chang et al. Drain-induced Schottky barrier source-side hot carriers and its application to program local bits of nanowire charge-trapping memories
Niquet et al. Quantum calculations of the carrier mobility: Methodology, Matthiessen's rule, and comparison with semi-classical approaches
JP6083704B2 (ja) トンネルｆｅｔのデバイスシミュレーション方法及びシステム並びにトンネルｆｅｔのコンパクトモデル設計方法及びコンパクトモデル
Shen et al. A new robust non-local algorithm for band-to-band tunneling simulation and its application to Tunnel-FET
Jiang et al. Enhancement of band-to-band tunneling in mono-layer transition metal dichalcogenides two-dimensional materials by vacancy defects
KR101267780B1 (ko) 비정질 산화물 반도체 박막 트랜지스터의 커패시턴스 모델링 방법 및 그 장치
Gaillardin et al. Total ionizing dose effects in multiple-gate field-effect transistor
Mishra et al. Predictive TCAD for NBTI stress-recovery in various device architectures and channel materials
Srinivas et al. Self-heating effects and hot carrier degradation in In0. 53Ga0. 47As gate-all-around MOSFETs
Glass et al. A novel gate-normal tunneling field-effect transistor with dual-metal gate
Valasa et al. Design and performance optimization of junctionless bottom spacer FinFET for digital/analog/RF applications at sub-5nm technology node
Wang et al. Compact modeling of quantum effects in symmetric double-gate MOSFETs
He et al. Analytic carrier-based charge and capacitance model for long-channel undoped surrounding-gate MOSFETs
CN106844860B (zh) 一种获取三栅FinFet器件的栅电容的方法及装置
Xu et al. Two-dimensional analytical model for hetero-junction double-gate tunnel field-effect transistor with a stacked gate-oxide structure
Najam et al. Two-dimensional (2D) transition metal dichalcogenide semiconductor field-effect transistors: the interface trap density extraction and compact model
Kim et al. Asymmetric dual-gate-structured one-transistor dynamic random access memory cells for retention characteristics improvement
Dubey et al. Analytical modelling and device design optimisation of epitaxial layer‐based III–V tunnel FET
Lou et al. Suppression of tunneling leakage current in junctionless nanowire transistors
Zhang et al. Double-gate-all-around tunnel field-effect transistor
Saeidmanesh et al. Analytical model for threshold voltage of double gate bilayer graphene field effect transistors
Leong et al. Compact device modelling of interface trap charges with quantum capacitance in MoS2-based field-effect transistors
Jeong Quantum-mechanical analysis of amorphous oxide-based thin-film transistors
Bounouar et al. Single electron transistor analytical model for hybrid circuit design

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant