CN104658940B - 一种鳍式场效晶体管电学特性的测量结构 - Google Patents

一种鳍式场效晶体管电学特性的测量结构 Download PDF

Info

Publication number
CN104658940B
CN104658940B CN201510082508.5A CN201510082508A CN104658940B CN 104658940 B CN104658940 B CN 104658940B CN 201510082508 A CN201510082508 A CN 201510082508A CN 104658940 B CN104658940 B CN 104658940B
Authority
CN
China
Prior art keywords
layer
metal
fin
wiring port
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510082508.5A
Other languages
English (en)
Other versions
CN104658940A (zh
Inventor
袁伟
李铭
胡红梅
卢意飞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai IC R&D Center Co Ltd
Original Assignee
Shanghai Integrated Circuit Research and Development Center Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Integrated Circuit Research and Development Center Co Ltd filed Critical Shanghai Integrated Circuit Research and Development Center Co Ltd
Priority to CN201510082508.5A priority Critical patent/CN104658940B/zh
Publication of CN104658940A publication Critical patent/CN104658940A/zh
Application granted granted Critical
Publication of CN104658940B publication Critical patent/CN104658940B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line

Abstract

本发明公开了一种鳍式场效晶体管电学特性的测量结构，通过在鳍式场效晶体管的等效结构上设置五个接线端口，其中第一、第四接线端口分别由鳍式场效晶体管中间层开尔文结构的下表面引出，第二、第三接线端口分别由开尔文结构的上表面引出，第五接线端口由鳍层一侧的栅层远端引出，当将五个接线端口分别连接五个探针时，通过在第五接线端口施加电压，使栅层与鳍层之间形成的MOS管沟道得以导通，即可利用四端法通过第一～第四接线端口连接的探针测出中间层开尔文结构的电阻，从而可以等效地准确测量到接近于实际工艺的鳍式场效晶体管中间层开尔文结构的电阻等电学特性。

Description

一种鳍式场效晶体管电学特性的测量结构
技术领域
本发明涉及半导体器件的测量技术领域，更具体地，涉及一种鳍式场效晶体管电学特性的测量结构。
背景技术
鳍式场效晶体管(FinFET)技术是集成电路行业的下一代前沿技术。FinFET是一种全新的新型多门三维晶体管，其有源层也被称为鳍层(Fin)。
在传统的平面晶体管工艺中，有源层、栅层和金属层之间通过接触层(CT)进行连接。而在FINFET工艺中，鳍层(有源层)、栅层和金属层之间的连接层不再是接触层，而是至少具有两层以上的中间层。该中间层中包括金属一层和通孔一层，用以连接鳍层、栅层和金属层。其中，通孔一层分别连接金属层和金属一层。在此结构中，金属一层和通孔一层为等层次构成的中间层，并形成开尔文结构。中间层开尔文结构的下表面(即金属一层的下表面)连接鳍层，上表面(即通孔一层的上表面)连接金属层。根据工艺需求，也可以有更多其他的层次。
随着设计规则的不断减小，FINFET栅层之间的间距变得很小，因而金属一层必须使用自对准刻蚀的技术实现其图形化。这使得最终工艺中，金属一层的上半部分线宽尺寸较大，而下半部分线宽尺寸很小，且其下表面与鳍层的接触为三面接触形式。
基于对FINFET各类电学特性的研究需要，必须对金属一层及通孔一层开尔文结构的电阻等电学特性进行测量和研究。测量通常是利用与FINFET具有等效结构的测量结构来进行的。由于在形成FINFET(包括测量结构)的金属一层时，是利用栅层两侧的保护侧墙作为刻蚀阻挡层，并采用自对准刻蚀工艺实现图形化的，所以，在对FINFET的开尔文结构进行测试时，如果要测试器件的真实工艺，则在测量结构中金属一层的两侧也必须要有栅层。但是，由于金属一层和鳍层之间为特别的三面接触连接方式，使得金属一层两侧的栅层下面的沟道不能导通，因而采用传统的四端法或四探针法就无法利用测量结构测量到接近于真实工艺的FINFET器件中间层开尔文结构的电阻。
因此，如何设计一种新的测量结构，以能够准确测量到真正接近于真实工艺的FINFET器件中间层开尔文结构的电阻等电学特性，是需要研究和解决的难题。
发明内容
本发明的目的在于克服现有技术存在的上述缺陷，提供一种鳍式场效晶体管电学特性的测量结构，能够以等效方式准确测量到真正接近于真实工艺的FINFET器件中间层开尔文结构的电阻等电学特性。
为实现上述目的，本发明的技术方案如下：
一种鳍式场效晶体管电学特性的测量结构，应用于等效测量鳍式场效晶体管中间层开尔文结构的电阻特性，所述测量结构包括鳍式场效晶体管的鳍层、栅层、中间层和金属层，所述中间层具有开尔文结构，所述开尔文结构的下表面连接所述鳍层、上表面连接所述金属层，所述测量结构具有第一～第五接线端口；其中，第一、第四接线端口分别由所述开尔文结构的下表面引出，第二、第三接线端口分别由所述开尔文结构的上表面引出，第五接线端口由所述鳍层一侧的所述栅层远端引出，所述第一～第五接线端口分别连接第一～第五探针；所述测量结构通过第五探针在第五接线端口向所述栅层施加电压，使所述栅层与鳍层之间形成的MOS管沟道导通，以通过第一～第四探针测出所述中间层开尔文结构的电阻；
其中，所述中间层开尔文结构包括第一通孔一层和第一金属一层，所述第一通孔一层和第一金属一层所在层次为FINFET的中间层，所述第一通孔一层的上、下表面分别连接所述金属层和所述第一金属一层，所述第一金属一层的下表面连接所述鳍层；所述第一、第四接线端口由所述第一金属一层的下表面分别经所述鳍层的两端引出，所述第二、第三接线端口由所述第一通孔一层的上表面分别引出。
优选地，所述第一金属一层的下表面三面接触连接所述鳍层。
优选地，所述第一、第四接线端口由所述第一金属一层的下表面经所述鳍层的两端分别通过所述金属层中的第一、第四连线引出，所述第二、第三接线端口由所述第一通孔一层的上表面分别通过所述金属层中的第二、第三连线引出。
优选地，所述鳍层的两端分设有相连的第二金属一层、第二通孔一层，所述第一、第四接线端口由所述中间层的第一金属一层下表面经所述鳍层两端的第二金属一层、第二通孔一层分别通过所述金属层中的第一、第四连线引出。
优选地，所述栅层的远端设有通孔二层，所述第五接线端口由所述鳍层一侧的所述栅层远端通过所述通孔二层引出。
优选地，所述第五接线端口由所述鳍层一侧的所述栅层远端经所述通孔二层通过所述金属层中的第五连线引出。
优选地，所述接线端口设有焊盘，所述测量结构通过所述焊盘分别接触连接一个探针。
优选地，所述第二金属一层、第二通孔一层与所述中间层开尔文结构同层设置。
优选地，所述通孔二层与所述中间层开尔文结构同层设置。
优选地，所述通孔二层与所述中间层开尔文结构位于不同层。
从上述技术方案可以看出，本发明的测量结构通过在鳍式场效晶体管的等效结构上设置五个接线端口，将其中第一、第四接线端口由所述鳍式场效晶体管中间层开尔文结构的第一金属一层下表面经鳍层两端的第二金属一层、第二通孔一层分别通过金属层中的第一、第四连线引出，将第二、第三接线端口由所述鳍式场效晶体管中间层开尔文结构的第一通孔一层的上表面分别通过金属层中的第二、第三连线引出，将第五接线端口由鳍层一侧的栅层远端经通孔二层通过金属层中的第五连线引出，并将五个接线端口分别连接五个探针，当在第五接线端口施加电压时，使栅层与鳍层之间形成的MOS管沟道得以导通，即可利用四端法通过第一～第四接线端口连接的探针测出中间层开尔文结构的电阻，从而可以等效地准确测量到接近于实际工艺的鳍式场效晶体管中间层开尔文结构的电阻等电学特性。
附图说明
图1是本发明一实施例的一种鳍式场效晶体管电学特性的测量结构的平面示意图；
图2是本发明一实施例的一种鳍式场效晶体管电学特性的测量结构的截面示意图。
具体实施方式
下面结合附图，对本发明的具体实施方式作进一步的详细说明。
需要说明的是，在下述的具体实施方式中，在详述本发明的实施方式时，为了清楚地表示本发明的结构以便于说明，特对附图中的结构不依照一般比例绘图，并进行了局部放大、变形及简化处理，因此，应避免以此作为对本发明的限定来加以理解。
在以下本发明的具体实施方式中，请参阅图1，图1是本发明一实施例的一种鳍式场效晶体管电学特性的测量结构的平面示意图。如图1所示，本发明的鳍式场效晶体管电学特性的测量结构，应用于等效测量鳍式场效晶体管(FinFET)中间层的电阻特性。所述测量结构包括与实际产品FinFET器件相同结构、形成于硅片基底上的鳍层11、栅层21、中间层31、41和金属层51～55。所述中间层31、41具有开尔文结构，所述开尔文结构31、41的下表面连接所述鳍层11、上表面连接所述金属层52、53。
本发明的测量结构具有第一～第五接线端口(图略)。其中，第一、第四接线端口分别由所述开尔文结构31、41的下表面引出，第二、第三接线端口分别由所述开尔文结构31、41的上表面引出，第五接线端口由所述鳍层11一侧的所述栅层21远端引出(即图示的位于鳍层11上方的栅层21远端位置)。
请参阅图2，图2是本发明一实施例的一种鳍式场效晶体管电学特性的测量结构的截面示意图。如图2所示，本发明测量结构的等效FinFET形成于衬底12上。作为一可选实施例，所述中间层开尔文结构31、41包括第一通孔一层41和第一金属一层31。所述第一通孔一层41的上、下表面分别连接所述金属层52、53和所述第一金属一层31。所述第一金属一层31的下表面三面接触连接所述鳍层11。所述第一金属一层31和第一通孔一层41可以是等层次构成的中间层开尔文结构。中间层不限定于一层，根据工艺需求，也可以有更多其他层次。
请继续参阅图2。作为一可选实施例，所述鳍层11的两端分设有相连的第二金属一层33、第二通孔一层42。所述第二通孔一层42的上、下表面分别连接所述金属层51或54和所述第二金属一层33。所述第二金属一层33的下表面三面接触连接所述鳍层11。所述第二金属一层33、第二通孔一层42与所述中间层开尔文结构31、41同层设置。
请同时参阅图1和图2。在上述测量结构的五个接线端口中，所述第一、第四接线端口由所述第一金属一层31的下表面经所述鳍层11的图示左、右两端分别通过所述金属层51、54引出；所述第二、第三接线端口由所述第一通孔一层41的上表面通过所述金属层53、52分别引出。在本实施例中，所述第一、第四接线端口是由所述中间层开尔文结构的第一金属一层31下表面经所述鳍层11图示左、右两端的第二金属一层33、第二通孔一层42分别通过所述金属层中的第一连线51、第四连线54引出(作为简化，将金属层的数字标记51～55借用到第一～第五连线的数字标记上，下同)。同时，所述第二、第三接线端口是由所述第一通孔一层41的上表面通过所述金属层中的第二、第三连线52、53分别引出。
请再参阅图1。作为一可选实施例，在所述鳍层11一侧的所述栅层21的远端设有通孔二层43。所述通孔二层43与所述中间层开尔文结构31、41可同层设置，也可以位于开尔文结构的不同层。所述第五接线端口可由所述栅层21远端经所述通孔二层43后通过金属层55引出。在本实施例中，所述第五接线端口是由所述栅层21远端经所述通孔二层43后，通过所述金属层中的第五连线55引出。
在上述本发明的测量结构中，金属一层31～33和通孔一层41～42所在层次可统称为FINFET的中间层。其中，第一金属一层31和第一通孔一层41为中间层要进行测量的开尔文结构，第三金属一层32为在制作时保护第一金属一层31的结构(Dummy)，第二金属一层33和第二通孔一层42是用于测量时连接金属层51、54、鳍层11和栅层21的中间层。本发明的测量结构在测量时，需要将所述第一～第五接线端口分别连接用于测量所述中间层开尔文结构电阻特性的第一～第五探针。优选地，在上述的五个接线端口可设有焊盘(Pad)，所述测量结构通过所述焊盘分别接触连接一个探针。
请继续参阅图1和图2。在本实施例中，电阻特性测试目标为第一金属一层31和第一通孔一层41位置所在的开尔文结构，开尔文结构中第一通孔一层41的上表面分别与金属层所在的连线52、53连接，并连出到Pad(图中未显示)。开尔文结构中第一金属一层31的下表面与鳍层11连接，然后分别通过鳍层11的两端连出；其中，在图示左端通过鳍层11、第二金属一层33和第二通孔一层42连出至金属层所在的连线51，并最终连出到Pad，在图示右端通过鳍层11、第二金属一层33和第二通孔一层42连出至金属层所在的连线54，并最终连出到Pad。可以看到，此开尔文结构的上表面和下表面是等电位的。
如图2所示，在FINFET正常工艺中，由于第一金属一层31是利用栅层21两侧的保护侧墙13作为刻蚀阻挡层，并采用自对准刻蚀工艺实现图形化的。所以，如果要测试FINFET的真实工艺，在测量结构中待测开尔文结构第一金属一层31的两侧也必须要有栅层21。但是，由于第一金属一层31和鳍层11之间为特别的三面接触连接方式，使得第一金属一层31两侧的栅层21下面的沟道不能导通，因而采用传统的四端法或四探针法，就无法利用测量结构测量到接近于真实工艺的FINFET器件中间层开尔文结构的电阻。也就是说，在通过上述从开尔文结构上、下表面引出的四个接线端口连接的四个探针进行电阻测量时，由于栅层21下面的沟道是不导通的，因而从连线51对应接线端口连接的探针给出的电流就无法到达连线52对应接线端口连接的探针，连线53对应接线端口连接的探针给出的电流也无法到达连线54对应接线端口连接的探针，所以接近于真实工艺的测量结构中间层开尔文结构的电阻无法被测量。
因此，如图1所示，本发明通过进一步优化测量结构，增加第五接线端口，将栅层21通过通孔二层43连接到金属层的第五连线55，并连出到第五接线端口(例如Pad)。其中，通孔二层43也可以是根据工艺方案与中间层开尔文结构不同的其他层次，但最终目标是将栅层21连通至金属层的第五连线55。
在第五接线端口增加一个第五探针。第五探针可以通过第五连线55、通孔二层43向栅层21加电压，使得栅层21与鳍层11所形成的4个MOS管的沟道成为导通状态，从而可以通过第一～第四探针测出所述中间层开尔文结构的电阻。其中，栅层21所加电压的正负可由MOS管的特性决定。
如图1和图2所示，在上述实施例中，例举了具有四个栅层21的FinFET结构，四个栅层21与鳍层11之间构成了四个MOS管。同时，为了形成与真实工艺的FinFET的等效结构，在开尔文结构两侧的栅层21之间也设有用于保护第一金属一层31的第三金属一层32结构(Dummy)。并且，由于第二金属一层33也是利用栅层两侧的保护侧墙13作为刻蚀阻挡层，并采用自对准刻蚀工艺实现图形化的，所以，如果要测试FINFET的真实工艺，在第二金属一层33的两侧也必须要有栅层。因此，在图示第二金属一层33的外侧也设有栅层22。此外，通孔二层43的所在位置应远离鳍层11的沟道区，以避免对器件测量过程及精度的影响。
在制作上述本发明的测量结构时，可按照FINFET正常工艺，在硅片基底12上完成鳍层11、栅层21、22、金属一层31、32、33、通孔一层41、42和通孔二层43、金属层(包括第一～第五连线51～55)的制作。制作时，也包括这些层次之间的注入层、锗硅外延层等全部FINFET标准工艺。
在使用本发明的测量结构，对FINFET的中间层开尔文结构进行等效电阻电学特性的测量时，利用五个探针构成的本发明的五探针法，在连线55连接的第五接线端口的Pad通过第五探针加电压，使得栅层21与鳍层11所形成的4个MOS管的沟道成为导通状态。然后，将另外四个连线51、52、53、54连接的四个接线端口的Pad分别连通常规四端法或四探针测量方法的第一探针(V_high端)、第二探针(V_low)端、第三探针(I_high端)和第四探针(I_low端)。由于4个MOS管的沟道已成为导通状态，所以，从连线51连接的第一接线端口处的第一探针(V_high端)给出的电流可以到达连线52连接的第四接线端口处的第二探针(V_low端)，从连线53连接的第三接线端口处的第三探针(I_high端)给出的电流可以到达连线54连接的第四接线端口处的第四探针(I_low端)。此时，通过四探针方法，即可以测出中间层开尔文结构的电阻。其中，四端法或四探针测量方法和原理在业界已经是标准和公开的，这里不再进行详细说明。
在上述本发明的五探针方法中，其中的第一～第四探针是使用传统的四端法或四探针法测电阻的方法来测量开尔文结构的电阻；第五探针的作用是给开尔文结构所在区域的栅层21加电压，用以在测量电学特性的时候导通测试结构区域(开尔文结构所在区域)的MOS管。
从以上对本发明的介绍可以看到，本发明测量结构中对中间层的设计规则、工艺方法、周边环境和最终结构都可以和FINFET的实际量产工艺完全相同，所以，所测量的开尔文结构的电阻最准确，可以为真实工艺的开发和优化提供准确参数。
在本发明中，在与现有工艺条件和工艺成本完全相同的条件下，针对FINFET器件结构以及中间层特殊的工艺方法，通过测量结构的优化，结合传统的四端法测电阻的方法，最终用五探针的测量法，可以准确测量到接近于实际工艺的中间层开尔文结构的电阻等电学特性。
综上所述，本发明的测量结构通过在鳍式场效晶体管的等效结构上设置五个接线端口，将其中第一、第四接线端口由所述鳍式场效晶体管中间层开尔文结构的第一金属一层31下表面经鳍层11两端的第二金属一层33、第二通孔一层42分别通过金属层中的第一、第四连线引出，将第二、第三接线端口由所述鳍式场效晶体管中间层开尔文结构的第一通孔一层41的上表面分别通过金属层中的第二、第三连线52、53引出，将第五接线端口由鳍层11一侧的栅层21远端经通孔二层43通过金属层中的第五连线55引出，并将五个接线端口分别连接五个探针，当在第五接线端口施加电压时，使栅层21与鳍层11之间形成的MOS管沟道得以导通，即可利用四端法通过第一～第四接线端口连接的探针测出中间层开尔文结构的电阻，从而可以等效地准确测量到接近于实际工艺的鳍式场效晶体管中间层开尔文结构的电阻等电学特性。
以上所述的仅为本发明的优选实施例，所述实施例并非用以限制本发明的专利保护范围，因此凡是运用本发明的说明书及附图内容所作的等同结构变化，同理均应包含在本发明的保护范围内。

Claims (10)

1.一种鳍式场效晶体管电学特性的测量结构，应用于等效测量鳍式场效晶体管中间层开尔文结构的电阻特性，其特征在于，所述测量结构包括鳍式场效晶体管的鳍层、栅层、中间层和金属层，所述中间层具有开尔文结构，所述开尔文结构的下表面连接所述鳍层、上表面连接所述金属层，所述测量结构具有第一～第五接线端口；其中，第一、第四接线端口分别由所述开尔文结构的下表面引出，第二、第三接线端口分别由所述开尔文结构的上表面引出，第五接线端口由所述鳍层一侧的所述栅层远端引出，所述第一～第五接线端口分别连接第一～第五探针；所述测量结构通过第五探针在第五接线端口向所述栅层施加电压，使所述栅层与鳍层之间形成的MOS管沟道导通，以通过第一～第四探针测出所述中间层开尔文结构的电阻；
其中，所述中间层开尔文结构包括第一通孔一层和第一金属一层，所述第一通孔一层和第一金属一层所在层次为FINFET的中间层，所述第一通孔一层的上、下表面分别连接所述金属层和所述第一金属一层，所述第一金属一层的下表面连接所述鳍层；所述第一、第四接线端口由所述第一金属一层的下表面分别经所述鳍层的两端引出，所述第二、第三接线端口由所述第一通孔一层的上表面分别引出。
2.根据权利要求1所述的测量结构，其特征在于，所述第一金属一层的下表面三面接触连接所述鳍层。
3.根据权利要求2所述的测量结构，其特征在于，所述第一、第四接线端口由所述第一金属一层的下表面经所述鳍层的两端分别通过所述金属层中的第一、第四连线引出，所述第二、第三接线端口由所述第一通孔一层的上表面分别通过所述金属层中的第二、第三连线引出。
4.根据权利要求3所述的测量结构，其特征在于，所述鳍层的两端分设有相连的第二金属一层、第二通孔一层，所述第一、第四接线端口由所述中间层开尔文结构的第一金属一层下表面经所述鳍层两端的第二金属一层、第二通孔一层分别通过所述金属层中的第一、第四连线引出。
5.根据权利要求1所述的测量结构，其特征在于，所述栅层的远端设有通孔二层，所述第五接线端口由所述鳍层一侧的所述栅层远端通过所述通孔二层引出。
6.根据权利要求5所述的测量结构，其特征在于，所述第五接线端口由所述鳍层一侧的所述栅层远端经所述通孔二层通过所述金属层中的第五连线引出。
7.根据权利要求1～6任意一项所述的测量结构，其特征在于，所述接线端口设有焊盘，所述测量结构通过所述焊盘分别接触连接一个探针。
8.根据权利要求4所述的测量结构，其特征在于，所述第二金属一层、第二通孔一层与所述中间层开尔文结构同层设置。
9.根据权利要求5所述的测量结构，其特征在于，所述通孔二层与所述中间层开尔文结构同层设置。
10.根据权利要求5所述的测量结构，其特征在于，所述通孔二层与所述中间层开尔文结构位于不同层。
CN201510082508.5A 2015-02-15 2015-02-15 一种鳍式场效晶体管电学特性的测量结构 Active CN104658940B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510082508.5A CN104658940B (zh) 2015-02-15 2015-02-15 一种鳍式场效晶体管电学特性的测量结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510082508.5A CN104658940B (zh) 2015-02-15 2015-02-15 一种鳍式场效晶体管电学特性的测量结构

Publications (2)

Publication Number Publication Date
CN104658940A CN104658940A (zh) 2015-05-27
CN104658940B true CN104658940B (zh) 2017-12-08

Family

ID=53249912

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510082508.5A Active CN104658940B (zh) 2015-02-15 2015-02-15 一种鳍式场效晶体管电学特性的测量结构

Country Status (1)

Country Link
CN (1) CN104658940B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106558509B (zh) * 2015-09-25 2019-09-03 中芯国际集成电路制造(上海)有限公司 一种FinFET器件接触电阻的测量结构及测量方法、电子装置
CN106560909B (zh) * 2015-09-30 2019-05-28 中芯国际集成电路制造(上海)有限公司 测试结构及其形成方法、测试方法
CN108155111B (zh) * 2016-12-02 2020-05-08 中芯国际集成电路制造(上海)有限公司 半导体测试结构及其形成方法
US10790204B2 (en) 2018-11-09 2020-09-29 Globalfoundries Inc. Test structure leveraging the lowest metallization level of an interconnect structure
US10796973B2 (en) 2018-11-09 2020-10-06 Globalfoundries Inc. Test structures connected with the lowest metallization levels in an interconnect structure
CN112420671B (zh) * 2020-11-10 2022-07-26 普迪飞半导体技术(上海)有限公司 一种正交形栅测试结构及测试装置及方法及系统

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6362638B1 (en) * 1999-09-01 2002-03-26 Agere Systems Guardian Corp. Stacked via Kelvin resistance test structure for measuring contact anomalies in multi-level metal integrated circuit technologies
US7105856B1 (en) * 2005-03-31 2006-09-12 United Microelectronics Corp. Test key having a chain circuit and a kelvin structure
CN101788642A (zh) * 2009-01-23 2010-07-28 中芯国际集成电路制造(上海)有限公司 测量金属通孔电阻的集成电路测试器件及其制造方法
CN102157411A (zh) * 2010-12-31 2011-08-17 上海集成电路研发中心有限公司 Mosfet器件电学特性变化测量结构及测量方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6362638B1 (en) * 1999-09-01 2002-03-26 Agere Systems Guardian Corp. Stacked via Kelvin resistance test structure for measuring contact anomalies in multi-level metal integrated circuit technologies
US7105856B1 (en) * 2005-03-31 2006-09-12 United Microelectronics Corp. Test key having a chain circuit and a kelvin structure
CN101788642A (zh) * 2009-01-23 2010-07-28 中芯国际集成电路制造(上海)有限公司 测量金属通孔电阻的集成电路测试器件及其制造方法
CN102157411A (zh) * 2010-12-31 2011-08-17 上海集成电路研发中心有限公司 Mosfet器件电学特性变化测量结构及测量方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
FinFET-A self-aligned double-gate MOSFET scalable to 20 nm;D.Hisamoto,etal.;《IEEE TRANSACTIONS ON ELECTRON DEVICES》;20001231;第47卷;全文 *

Also Published As

Publication number Publication date
CN104658940A (zh) 2015-05-27

Similar Documents

Publication Publication Date Title
CN104658940B (zh) 一种鳍式场效晶体管电学特性的测量结构
CN103489807B (zh) 测试探针对准控制的方法
CN104465614B (zh) 测试结构和对应的测试方法
CN103852702B (zh) 确定半导体鳍中的载流子浓度的方法
CN105336728B (zh) 测试结构、测试结构的制作方法及测试方法
CN203631539U (zh) 硅通孔测试结构
CN104898074A (zh) 埋入式磁传感器
CN102157411B (zh) Mosfet器件电学特性变化测量方法
US9953118B2 (en) Modeling method of SPICE model series of SOI FET
CN205376473U (zh) 一种电迁移测试结构
CN104218027B (zh) 半导体测试结构及其测试方法
CN104900629A (zh) 一种检测偏移的测试结构
CN104465617B (zh) 半导体测试结构
CN104051427B (zh) 一种接触孔电阻测试结构及方法
CN103887283B (zh) 多晶硅残留监测结构
CN107316823A (zh) 一种离子注入层图形套准偏差的检测方法
CN103594453A (zh) 集成电路中介质击穿可靠性分析的测试结构及其测试方法
CN204257633U (zh) 一种层间金属可靠性测试结构
CN205376516U (zh) 一种硅通孔的电迁移测试结构
CN203910786U (zh) 一种半导体测试结构
CN204155929U (zh) 等离子体引入损伤的测试结构
CN104183574B (zh) 半导体测试结构及测试方法
CN103887194A (zh) 并行测试器件
CN206258520U (zh) 一种接触电阻测试结构
CN103426866B (zh) 围栏间隔的设计规则测试电路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
EXSB Decision made by sipo to initiate substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant