JP2013195414A - 半導体装置の測定方法 - Google Patents

Abstract

【課題】任意の半導体装置の構造に対して、電極の下方に位置する膜または電極に接する膜の耐性を評価する。
【解決手段】層間絶縁膜（ＩＬ１およびＩＬ２）と、層間絶縁膜（ＩＬ１およびＩＬ２）上に設けられた電極（ＢＥ等）と、を備える半導体装置ＳＤを準備する。電極（ＢＥ等）の上側から、半導体装置ＳＤに対して垂直な方向に圧子ＩＤＴを押込ながら、押し込み深さ及び荷重を測定する（測定工程）。次いで、押し込み深さと荷重との関係に基づいて、電極（ＢＥ等）の下方に位置する膜または電極に接する膜の耐性を判断する（評価工程）。
【選択図】図１

Description

本発明は、半導体装置の測定方法に関する。

半導体装置を構成する膜の機械的な信頼性を評価する測定方法として、ナノインデーション法が知られている。

特許文献１（特開２００４−１８６５９３号公報）には、シロキサン樹脂を含有する低誘電率膜の製造方法が記載されている。そのなかで、単一層の当該低誘電率膜をナノインデンターで測定することが記載されている。なお、当該低誘電率絶縁膜の弾性率は、５．５ＧＰａ以上であるとされている。

非特許文献１には、ナノインデーション法による硬さとヤング率の測定方法が記載されている。ナノインデーション法をＬｏｗ−ｋ膜材料の評価に適用することができるとされている。

非特許文献２には、以下のような測定方法が記載されている。多層配線構造の上にＣｕピラーが設けられている半導体装置のうち、Ｃｕピラーの上側から圧子を押しあてる。次いで、当該圧子を水平方向に荷重をかけ、荷重の変化を測定する。これにより、Ｌｏｗ−ｋ膜の機械的な安定性を評価することができるとされている。また、当該非特許文献２と同一の発明者により、特許文献２（米国公開特許公報第２０１１／０２０９５４８号）として同一の技術内容が開示されている。

特開２００４−１８６５９３号公報 米国公開特許公報第２０１１／０２０９５４８号 ＫＯＢＥ ＳＴＥＥＬ ＥＮＧＩＮＥＥＲＩＮＧ ＲＥＰＯＲＴＳ Ｖｏｌ．５２ Ｎｏ．２ ｐ．７４−７７（２００２） Ｈ．Ｇｅｉｓｌｅｒ， ｅｔ ａｌ， Ｐｒｏｃｅｅｄｉｎｇｓ ｏｆ ＩＩＴＣ２０１１ Ｐ１．１１ （２０１１）

発明者らは、上記非特許文献２に記載の方法では、半導体装置の構造によっては、電極よりも下方に位置する部分に荷重が効率的に印加されず、安定的に半導体装置の耐性を評価することができないという課題を見出した。その他の課題と新規な特徴は、本発明書の記述及び添付図面から明らかになるであろう。

一実施の形態によれば、半導体装置の測定方法は、以下の工程を備えている。層間絶縁膜と、層間絶縁膜上に設けられた電極と、を備える半導体装置ＳＤを準備する。電極の上側から、半導体装置に対して垂直な方向に圧子を押込ながら、押し込み深さ及び荷重を測定する（測定工程）。次いで、押し込み深さと荷重との関係に基づいて、電極の下方に位置する膜または電極に接する膜の耐性を判断する。

前記一実施の形態によれば、任意の半導体装置の構造に対して、電極の下方に位置する膜または電極に接する膜の耐性を評価することができる。

第１の実施形態に係る半導体装置の測定方法を説明するための断面図である。 第１の実施形態に係る半導体測定装置の構成を示す模式図である。 第１の実施形態に係る半導体装置の測定例を示す図である。 図３における臨界荷重を比較する図である。 比較例の半導体装置の測定方法を説明するための断面図である。 第２の実施形態に係る半導体装置の測定方法を説明するための断面図である。 第３の実施形態に係る半導体装置の測定方法を説明するための断面図である。 ＰｒｏｃｅｓｓＡで作製した半導体装置の測定例を示す断面図である。 ＰｒｏｃｅｓｓＢで作製した半導体装置の測定例を示す断面図である。 クラックをＳｃａｎｎｉｎｇ Ａｃｏｕｓｔｉｃ Ｔｏｍｏｇｒａｐｈｙにより測定した平面図である。 第４の実施形態に係る半導体装置の測定方法を説明するための断面図である。 第４の実施形態における測定例を示す断面図である。 第５の実施形態に係る半導体装置の測定例を示す図である。 ＰｒｏｃｅｓｓＣで作製した半導体装置の測定例を示す断面図である。 ＰｒｏｃｅｓｓＣで作製した半導体装置の測定例を示す平面図である。 第６の実施形態に係る半導体装置の測定方法を説明するための断面図である。 第７の実施形態に係る半導体装置の測定方法を説明するための断面図である。

以下、本発明の実施の形態について、図面を用いて説明する。尚、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。

（第１の実施形態）
図２を用い、第１の実施形態に係る半導体測定装置ＳＤＤについて説明する。この半導体測定装置ＳＤＤは、ステージＳＴＧ、圧子ＩＤＴ、荷重機構部ＬＳおよび測定制御部ＣＴＲを備えている。ステージＳＴＧは、図１で示す層間絶縁膜（ＩＬ１およびＩＬ２）と、層間絶縁膜（ＩＬ１およびＩＬ２）上に設けられた電極（ＢＥ等）を備える半導体装置ＳＤを載置する。図２の圧子ＩＤＴは、ステージＳＴＧと対向する位置に設けられている。荷重機構部ＬＳは、図１に示す半導体装置ＳＤの電極ＢＥの上側から、半導体装置ＳＤに対して垂直な方向に圧子ＩＤＴを押し込む。測定制御部ＣＴＲは、荷重機構部ＬＳを制御して圧子ＩＤＴを押し込みながら、押し込み深さ及び荷重を測定する。以下、詳細を説明する。

図２のように、ステージＳＴＧ上には、被測定物として、半導体装置ＳＤが載置されている。この半導体装置ＳＤの構成については詳細を後述する。ステージＳＴＧは、たとえば、Ｘ方向、Ｙ方向およびＺ方向に精密に移動可能な機構を有している。

ステージＳＴＧは、防振機構を備えている。これにより、安定的に測定を行うことができる。また、ステージＳＴＧは、たとえば、真空チャック機構を備えている。これにより、被測定物をステージＳＴＧに固定することができる。

その他、ステージＳＴＧは、後述するヒーターＨＴまたはクーリングシステムＣＬＳが設けられていても良い。ステージＳＴＧは、測定制御部ＣＴＲに接続されていてもよい。測定制御部ＣＴＲは、ステージＳＴＧの位置および温度を制御してもよい。

ステージＳＴＧの上方には、圧子ＩＤＴが配置されている。この圧子ＩＤＴを被測定物に押し込むことにより、被測定物の硬度等を測定することができる。

圧子ＩＤＴの少なくとも先端部は、鋭角であることが好ましい。圧子ＩＤＴの先端部が鈍角である場合、半導体装置ＳＤのうち横方向に力が分散してしまい、半導体装置ＳＤのうち電極の下側に局所的な押し込み力を印加することができない。したがって、圧子ＩＤＴの少なくとも先端部が鋭角であることにより、圧子ＩＤＴの押し込む力を分散させることなく、後述する測定工程を行うことができる。

圧子ＩＤＴの形状は、平面視で先端部を軸中心として対称である。具体的には、圧子ＩＤＴの形状は、たとえば、円錐、三角錐、または四角錘である。また、圧子ＩＤＴは、たとえば、ダイヤモンドチップからなる。

圧子ＩＤＴは、ステージＳＴＧと対向する位置に設けられている。また、圧子ＩＤＴは、荷重機構部ＬＳに設けられている。

荷重機構部ＬＳは、半導体装置ＳＤの電極ＢＥの上側から、半導体装置ＳＤに対して垂直な方向に圧子ＩＤＴを押し込む。荷重機構部ＬＳは、測定制御部ＣＴＲに接続されている。測定制御部ＣＴＲは、荷重機構部ＬＳを制御することにより、被測定物に圧子ＩＤＴを押し込む。

荷重機構部ＬＳは、たとえば、永久磁石（不図示）、永久磁石の磁界の内部に設けられたコイル（不図示）を備えている。圧子ＩＤＴは、たとえばコイル側に接続されている。測定制御部ＣＴＲは、荷重機構部ＬＳのコイルに流れる電流を制御する。これにより、荷重機構部ＬＳは、コイルに働く電磁誘導の力を制御して、圧子ＩＤＴを被測定物に押し込む。

ここで、測定制御部ＣＴＲは、たとえば、荷重機構部ＬＳに流した電流値に基づいて、圧子ＩＤＴの「荷重」の値を測定する。

また、測定制御部ＣＴＲは、荷重機構部ＬＳ付近に圧子ＩＤＴの変位計（不図示）を備えている。変位計は、圧子ＩＤＴの「押し込み深さ」を測定する。

変位計は、例えば、静電容量式変位センサである。この場合、変位計は、圧子ＩＤＴ側の端部に設けられた可動極板と、可動極板と対向する位置に設けられた固定極板と、を備えている。変位計は、例えば、可動極板と固定極板との間の静電容量の変化を検出することによって、押し込み深さを検出する。なお、変位計は、たとえば光学式変位センサやうず電流式変位センサであっても良い。

半導体測定装置ＳＤＤには、ステージＳＴＧおよび圧子ＩＤＴを視野に入れる光学顕微鏡（不図示）が設けられていても良い。光学顕微鏡は、たとえば、測定制御部ＣＴＲに接続されたカメラを備えていても良い。これにより、被測定物の外観上の変化を確認しながら測定を行うことができる。

測定制御部ＣＴＲは、荷重機構部ＬＳを制御して圧子ＩＤＴを押し込みながら、「押し込み深さ」に対する単位押し込み深さあたりの「荷重」を測定する。ここでは、測定制御部ＣＴＲは、たとえば圧子ＩＤＴの押し込みと同時に、「押し込み深さ」および「荷重」に基づいて、単位押し込み深さあたりの「荷重」を算出する。半導体装置の測定方法については、詳細を後述する。

測定制御部ＣＴＲは、その他、表示部（不図示）または記憶部（不図示）を有していても良い。表示部は、たとえば、光学顕微鏡のカメラが撮影した画像、測定した「押し込み深さ」および「荷重」の値等を表示する。記憶部は、たとえば複数の半導体装置ＳＤに対して測定を行った場合に、半導体装置ＳＤごとに、「押し込み深さ」、「荷重」、または後述する臨界荷重等を保存している。

次に、図１、図３および図４を用い、第１の実施形態に係る半導体装置ＳＤの測定方法について説明する。層間絶縁膜（ＩＬ１およびＩＬ２）と、層間絶縁膜（ＩＬ１およびＩＬ２）上に設けられた電極（ＢＥ等）と、を備える半導体装置ＳＤを準備する。電極（ＢＥ等）の上側から、半導体装置ＳＤに対して垂直な方向に圧子ＩＤＴを押込ながら、押し込み深さ及び荷重を測定する（測定工程）。次いで、押し込み深さと荷重との関係に基づいて、電極（ＢＥ等）の下方に位置する膜または電極に接する膜の耐性を判断する（評価工程）。以下、詳細を説明する。

図１は、第１の実施形態に係る半導体装置ＳＤの測定方法を説明するための断面図である。まず、図１を用い、被測定物である半導体装置ＳＤの構成の一例について説明する。

まず、図１のように、たとえば以下の構成を有する半導体装置ＳＤを準備する。半導体基板ＳＵＢ上には、多層配線層が形成されている。基板ＳＵＢには、たとえば開口部を有する素子分離領域（不図示）が形成されている。基板ＳＵＢは、たとえば半導体基板である。具体的には、基板ＳＵＢは、シリコン基板である。

素子分離領域の開口部には、トランジスタ（不図示）が形成されている。トランジスタは、たとえば、不純物が注入されたソース領域、ドレイン領域並びにエクステンション領域、基板ＳＵＢ上に形成されたゲート絶縁膜、およびゲート絶縁膜上に形成されたゲート電極を備えている（以上不図示）。

多層配線層は、ローカル配線層ＬＬおよびグローバル配線層ＧＬを備えている。ローカル配線層ＬＬは、回路を形成するための配線層であり、グローバル配線層ＧＬは、電源配線及び接地配線を引き回すための配線層である。

ローカル配線層ＬＬには、層間絶縁膜ＩＬ１が設けられている。層間絶縁膜ＩＬ１は、たとえば、いわゆるＬｏｗ−ｋ膜である。層間絶縁膜ＩＬ１の比誘電率は、３．２以下である。具体的には、層間絶縁膜ＩＬ１は、たとえば、ＳｉＯ_２、ＳｉＯＮ、ＳｉＯＣ、ＳｉＯＣＨ、ＳｉＣＯＨまたはＳｉＯＦなどの膜である。さらに、層間絶縁膜ＩＬ１は、たとえば、ＨＳＱ（Ｈｙｄｒｏｇｅｎ Ｓｉｌｓｅｑｕｉｏｘａｎｅ）膜、ＭＳＱ（Ｍｅｔｈｙｌ Ｓｉｌｓｅｑｕｉｏｘａｎｅ）膜、その他の有機ポリマーであってもよい。

Ｌｏｗ−ｋ膜の機械的強度は、他の膜に比べて弱い。このため、層間絶縁膜ＩＬ１がＬｏｗ−ｋ膜である場合、特に半導体装置の組立工程中または、その後の熱サイクル試験において、バンプ電極ＢＥの下方に位置する層間絶縁膜ＩＬ１にクラックが生じる可能性がある。そこで、事前に第１の実施形態に係る半導体装置ＳＤの測定方法を用いて、層間絶縁膜ＩＬ１の組成等を最適化する。これにより、半導体装置の組立工程中において、層間絶縁膜ＩＬ１のクラックが発生することを抑制することができる。

ローカル配線層ＬＬの層間絶縁膜ＩＬ１には、配線ＩＣ１またはビア（不図示）が設けられている。配線ＩＣ１は、たとえばビアを介して半導体基板ＳＵＢに設けられたトランジスタに接続されている。

ローカル配線層ＬＬの配線ＩＣ１またはビアは、ダマシン法により形成されている。配線ＩＣ１またはビアは、デュアルダマシン法またはシングルダマシン法のどちらで形成されていてもよい。配線ＩＣ１およびビアは、ＣｕまたはＷを含んでいる。配線ＩＣ１およびビアの側面および底面には、バリアメタル層（不図示）が設けられていても良い。

ローカル配線層ＬＬの各配線層の間には、拡散防止層ＢＬ１が設けられていても良い。拡散防止層ＢＬ１は、たとえば、ＳｉＣＮ、ＳｉＣ、ＳｉＯＮ，ＳｉＣＯ、ＳｉＣＯＮまたはＳｉＮである。

ローカル配線層ＬＬの上方には、グローバル配線層ＧＬが設けられている。グローバル配線層ＧＬには、層間絶縁膜ＩＬ２が設けられている。層間絶縁膜ＩＬ２は、たとえば層間絶縁膜ＩＬ１よりも高密度の材料により形成されている。層間絶縁膜ＩＬ２は、たとえば、ＳｉＯ_２、ＳｉＯＦである。

層間絶縁膜ＩＬ２には、配線ＩＣ２またはビア（不図示）が設けられている。配線ＩＣ２は、たとえばビアを介してローカル配線層ＬＬの配線ＩＣ１に接続されている。グローバル配線層ＧＬの各配線層の間には、拡散防止層ＢＬ２が設けられていても良い。

グローバル配線層ＧＬのうち、少なくとも最上層よりも下層に位置する配線ＩＣ２またはビアは、ダマシン法により形成されている。配線ＩＣ２およびビアは、ＣｕまたはＷを含んでいる。

グローバル配線層ＧＬの最上層には、電極（ＢＥ等）に接して金属膜ＣＭＬが設けられている。金属膜ＣＭＬは、バンプ電極ＢＥの台座としての機能を有している。金属膜ＣＭＬは、たとえば、Ａｌを含んでいる。金属膜ＣＭＬは、ビアを介して下層に位置する配線ＩＣ２に接続している。

グローバル配線層ＧＬ上には、保護層ＣＰＬが設けられている。保護層ＣＰＬは、たとえば、ポリイミドである。保護層ＣＰＬのうち平面視で金属膜ＣＭＬと重なる位置には、開口部（符号不図示）が設けられている。開口部には、電極（ＢＥ等）が設けられている。

後述する測定工程において、圧子ＩＤＴが押し込まれる「電極」とは、半導体装置ＳＤの最上層から露出する導電性の端子のことをいう。以下において、単に「電極」といった場合、少なくとも一つ以上の導電膜を含んでいればよい。

第１の実施形態では、金属膜ＣＭＬには、たとえばアンダーバンプメタル膜ＵＢＭが接している。さらにアンダーバンプメタル膜ＵＢＭ上には、バンプ電極ＢＥが設けられている。アンダーバンプメタル膜ＵＢＭは、たとえば、Ｎｉである。

また、第１の実施形態のバンプ電極ＢＥは、Ｐｂフリーはんだ材料により形成されている。ここでは、バンプ電極ＢＥは、たとえば、ＳｎおよびＡｇを含んでいる。

次に、上記した被測定物である半導体装置ＳＤをステージＳＴＧ上に載置する。適宜、真空チャックなどを行う。次いで、ステージＳＴＧを調整して、半導体装置ＳＤの電極（ＢＥ等）を圧子ＩＤＴの直下に配置する。

次いで、半導体装置ＳＤのうち、電極（ＢＥ等）の上側から半導体装置ＳＤに対して垂直な方向に圧子ＩＤＴを押し込む。このとき、測定制御部ＣＴＲは、「押し込み深さ」および「荷重」を測定する（測定工程）。

当該測定工程において、圧子ＩＤＴを水平方向に移動させることなく、垂直な方向にのみ押し込む。これにより、電極（ＢＥ等）の下方に位置する膜、または電極（ＢＥ等）に接する膜に安定的に荷重を印加することができる。

また、上述のように、バンプ電極ＢＥがＳｎおよびＡｇを含んでいる場合、バンプ電極ＢＥは圧子ＩＤＴの荷重によって変形しやすい。したがって、第１の実施形態のように、半導体装置ＳＤに対して垂直な方向に圧子ＩＤＴを押込むことにより、バンプ電極ＢＥの変形によって吸収される荷重以上の荷重を下方に印加することができる。

測定工程において、圧子ＩＤＴを押し込むときの荷重（最大荷重）は、たとえば５０ｍＮ以上である。当該荷重は、１００ｍＮ以上であることがさらに好ましい。また、このときの荷重は、ナノインデーション法により評価対象の単層膜（たとえば単層の層間絶縁膜ＩＬ１）の膜強度を評価する際の荷重よりも高い。このように、荷重が５０ｍＮ以上であることにより、電極（ＢＥ等）の上側からの荷重によって電極（ＢＥ等）の下方に位置する膜または電極（ＢＥ等）に接する膜を破壊させて、後述する臨界荷重を評価することができる。

さらに第１の実施形態では、測定工程において、測定制御部ＣＴＲは、押し込み深さに対する、「押し込み深さあたりの荷重」を測定する。押し込み深さあたりの荷重を測定することにより、後述するように、圧子ＩＤＴにかかる応力の変化を容易に検出することができる。

ここで、図３を用い、第１の実施形態の測定工程について説明する。図３は、第１の実施形態に係る半導体装置の測定例を示す図である。図３の横軸は、「押し込み深さ」であり、図３の縦軸は、押し込み深さあたりの荷重（荷重／押し込み深さ）である。

測定工程において、異なる複数の半導体装置ＳＤに対して、測定工程を行う。第１の実施形態では、たとえば異なるプロセスで形成した層間絶縁膜ＩＬ１を有する複数の半導体装置ＳＤに対して、測定工程を行う。ここでは、層間絶縁膜ＩＬ１を異なるプロセス（ＰｒｏｃｅｓｓＡまたはＰｒｏｃｅｓｓＢ）で形成した、二種類の半導体装置ＳＤを測定する場合について説明する。

図３のように、いずれの半導体装置ＳＤでも、圧子ＩＤＴの押し込み深さを深くしていくに従って、荷重／押し込み深さの値は大きくなっていく。押し込み深さが浅い領域では、荷重／押し込み深さの値は単調に増加する。

いずれの半導体装置ＳＤでも、押し込み深さがｄ_１付近となったとき、荷重／押し込み深さの傾きが小さくなっている。このとき、圧子ＩＤＴの先端がバンプ電極ＢＥとアンダーバンプメタル膜ＵＢＭとの界面に達したと考えられる。このように、荷重／押し込み深さの傾きによって、圧子ＩＤＴの位置を間接的に把握することも出来る。

さらに、ＰｒｏｃｅｓｓＢで作製した半導体装置ＳＤでは、押し込み深さがｄ_ａとなったとき、荷重／押し込み深さの値は降下する。これに対して、ＰｒｏｃｅｓｓＡで作製した半導体装置ＳＤでは、押し込み深さがｄ_ａよりも深いｄ_ｂとなったとき、荷重／押し込み深さの値は降下する。このとき、いずれの半導体装置ＳＤでも、圧子ＩＤＴの応力の開放が起きていると考えられる。すなわち、半導体装置ＳＤ内において、クラックが生じたと推測される。

当該測定工程において、上記したように、単位押し込み深さあたりの荷重（荷重／押し込み深さ）が落ち込む変曲点に至ったときを「臨界荷重」となったと判断する。ここでいう「変曲点」とは、傾きがプラスからマイナスに変化する点である。また、「変曲点」とは、傾きが所定値以下に変化した点であってもよい。

図３の例では、上述したように、ＰｒｏｃｅｓｓＢで作製した半導体装置ＳＤでは、押し込み深さがｄ_ａとなったときに臨界荷重となっている。一方、ＰｒｏｃｅｓｓＡで作製した半導体装置ＳＤでは、押し込み深さがｄ_ｂとなったときに臨界荷重となっている。測定工程では、このときの臨界荷重（単位Ｎ）を計測する。

次いで、上記した押し込み深さと荷重との関係に基づいて、半導体装置ＳＤの信頼性を評価するために、電極（ＢＥ等）の下方に位置する膜の耐性を判断する（評価工程）。ここでいう「耐性」とは、半導体装置ＳＤを回路基板（不図示）に実装する工程、または実装工程後における機械的耐性のことをいう。実装工程における「耐性」のことを「組立耐性」と呼ぶ。具体的には、本実施形態で評価することができる「耐性」とは、たとえば電極（ＢＥ等）を加熱圧着する際などの荷重に対する耐性、熱サイクル試験における熱応力に対する耐性、外部からの衝撃に対する耐性などのことである。

第１の実施形態の評価工程では、異なる複数の半導体装置ＳＤに対して、上記した臨界荷重に基づいて、耐性を相対的に比較する。これにより、実際の半導体装置ＳＤにおいて、どのような構成が耐性を有しているか否かを把握することができる。

ここでは、具体的には、異なる層間絶縁膜ＩＬ１を有する半導体装置ＳＤに対して測定工程を行い、評価工程において層間絶縁膜ＩＬ１の膜強度を相対的に比較する。層間絶縁膜ＩＬ１の耐性は他の構成部材に比べて弱いため、上記した半導体装置ＳＤを実装する工程において、電極（ＢＥ等）の下方に位置する層間絶縁膜ＩＬ１にクラックが生じるなどの不良が発生する可能性がある。そこで、当該測定方法を用いることにより、耐性を有する層間絶縁膜ＩＬ１の製造条件を最適化することができる。

図４は、図３における臨界荷重を比較する図である。図４は、ＰｒｏｃｅｓｓＡおよびＰｒｏｃｅｓｓＢで作製したそれぞれの半導体装置ＳＤにおける臨界荷重（Ｃｒｉｔｉｃａｌ Ｌｏａｄ）を示している。縦軸は、ＰｒｏｃｅｓｓＡで作製した半導体装置ＳＤの臨界荷重で規格化している。

図４のように、層間絶縁膜ＩＬ１をＰｒｏｃｅｓｓＡで作製した半導体装置ＳＤの臨界荷重は、層間絶縁膜ＩＬ１をＰｒｏｃｅｓｓＢで作製した半導体装置ＳＤよりも高い。すなわち、ＰｒｏｃｅｓｓＡの方が、ＰｒｏｃｅｓｓＢよりも、耐性の高い層間絶縁膜ＩＬ１を得ると判断することができる。

以上のようにして、異なる複数の半導体装置ＳＤを相対的に比較することにより、耐性を有する層間絶縁膜ＩＬ１の製造条件を最適化することができる。

次に、半導体装置ＳＤの不良に関する課題を説明するとともに、比較例と対比しながら、第１の実施形態の効果について説明する。

半導体装置ＳＤを回路基板（不図示）に実装する工程、または実装工程後において、様々な「不良」が生じる場合がある。たとえばバンプ電極ＢＥを加熱圧着する際などの荷重によって、電極の下方に位置する膜または電極に接する膜にクラックや剥離が生じる。実装工程において生じる「不良」のことを「組立不良」と呼ぶ。また実装工程後の熱サイクル試験においても、半導体装置ＳＤと回路基板との熱膨張係数差による熱応力によって、当該クラックや剥離が生じる場合がある。具体的には、上記した「不良」とは、層間絶縁膜ＩＬ１におけるクラック、アンダーバンプメタル膜ＵＢＭと金属膜ＣＭＬとの剥離、または保護層ＣＰＬのクラックなどが挙げられる。

このような半導体装置ＳＤの「不良」は、製造工程中のその場観察では検出されない場合がある。また、当該「不良」は、時間経過後に半導体装置ＳＤの特性不良として検出されることもありうる。したがって、半導体装置ＳＤの不良の原因を把握して製造条件にフィードバックするために、多くの検査工数や長い検査時間が必要となる可能性があった。

そのような課題に対して、耐性を評価する方法として、図５のような比較例の方法が考えられる。図５は、比較例の半導体装置ＳＤの測定方法を説明するための断面図である。また、図５は、非特許文献２に開示されている方法を模式的に表した図である。

この比較例は、以下の点が第１の実施形態と異なる。比較例では、まず、圧子ＩＤＴをバンプ電極ＢＥに接触させる。次いで、垂直方向には荷重を印加することなく、圧子ＩＤＴを水平方向のみに移動させる。圧子ＩＤＴを水平方向に移動させる動作は、いわゆる「スクラッチ動作」である。次いで、その際の水平方向の荷重の変化に基づいて、荷重が一時的に落ち込むような急激な変化があるかを確認する。これにより層間絶縁膜ＩＬ１のスクラッチ耐性等を評価する。

しかしながら、発明者らは、比較例の方法では、以下のような課題が生じることを見出した。比較例では、上述のように水平方向のスクラッチ動作が主である。このため、比較例のようなスクラッチ動作では、半導体装置の構造によっては、電極よりも下方に位置する部分に、荷重が効率的に印加されない場合がある。たとえば、圧子ＩＤＴが接触するバンプ電極ＢＥが柔らかい材料（たとえばＳｎ系材料）により形成されている場合、当該バンプ電極ＢＥだけがスクラッチ動作によって破壊されてしまう。

このため、比較例では、電極よりも下方に位置する層間絶縁膜ＩＬ１等に荷重が効率的に印加されない。また、電極の下方に位置する層間絶縁膜ＩＬ１だけでなく、電極に接する膜の耐性や、保護層ＣＰＬの耐性を評価する場合においても、安定的に荷重を印加することができない。したがって、比較例の方法では、安定的に半導体装置ＳＤの信頼性を評価することができない可能性がある。

また、半導体装置ＳＤと回路基板との熱膨張係数差による熱応力は、電極（ＢＥ等）に対して水平方向だけでなく、垂直方向にも働く。したがって、比較例の方法では、実際に電極に印加されうる応力を正確に再現できていない可能性がある。

これに対して、第１の実施形態によれば、電極（ＢＥ等）の上側から、半導体装置ＳＤに対して垂直な方向に圧子ＩＤＴを押込ながら、押し込み深さ及び荷重を測定する。次いで、押し込み深さと荷重との関係に基づいて、電極（ＢＥ等）の下方に位置する膜または電極に接する膜の耐性を判断する。

これにより、電極（ＢＥ等）の下方に位置する膜または電極に接する膜等に効率的に荷重を印加することができる。たとえば、バンプ電極ＢＥが柔らかい材料（たとえばＳｎ系材料）により形成されている場合であっても、当該バンプ電極ＢＥだけが破壊されることがない。このとき、バンプ電極ＢＥの下方に位置する層間絶縁膜ＩＬ１に効率的に荷重を印加することができる。

したがって、第１の実施形態によれば、任意の半導体装置ＳＤの構造に対して、電極の下方に位置する膜または電極に接する膜の耐性を評価することができる。さらに、第１の実施形態によれば、実際の半導体装置ＳＤに起こりうる、電極に対して垂直方向の応力を再現することによって、耐性を評価することができる。

（第２の実施形態）
図６は、第２の実施形態に係る半導体装置の測定方法を説明するための断面図である。第２の実施形態は、電極がアンダーバンプメタル膜ＵＢＭのみである点を除いて、第１の実施形態と同様である。以下、詳細を説明する。

図６のように、第２の実施形態の測定方法において、半導体装置ＳＤの電極は、Ｓｎの拡散を防止する材料からなるアンダーバンプメタル膜ＵＢＭのみであってもよい。測定工程において、バンプ電極ＢＥを介さずに、圧子ＩＤＴを直接アンダーバンプメタル膜ＵＢＭに押し込む。

第２の実施形態によれば、第１の実施形態と同様の効果を得ることができる。さらに、第２の実施形態によれば、以下のような効果を得ることが出来る。

ここで、Ｓｎ系のバンプ電極ＢＥの硬度は、アンダーバンプメタル膜ＵＢＭに用いられる材料よりも低い。このため、Ｓｎ系のバンプ電極ＢＥに圧子ＩＤＴを押し込む場合、バンプ電極ＢＥが変形することによって、圧子ＩＤＴの荷重が緩和されてしまう可能性がある。

これに対して、第２の実施形態によれば、測定工程において、バンプ電極ＢＥよりも固いアンダーバンプメタル膜ＵＢＭに、圧子ＩＤＴを押し込む。これにより、圧子ＩＤＴの荷重を容易に下方に伝達させることができる。したがって、第２の実施形態によれば、第１の実施形態よりも低い荷重において、臨界荷重を検出することができる。

（第３の実施形態）
図７は、第３の実施形態に係る半導体装置の測定方法を説明するための断面図である。第３の実施形態は、評価対象の半導体装置ＳＤの電極構成、および評価工程が異なる点を除いて、第１の実施形態と同様である。以下、詳細を説明する。

図７のように、層間絶縁膜（ＩＬ１およびＩＬ２）上には、アンダーバンプメタル膜ＵＢＭが設けられている。アンダーバンプメタル膜ＵＢＭ上には、バンプ電極ＢＥが設けられている。バンプ電極ＢＥは、たとえばＳｎを含む。

ここで、第３の実施形態では、測定工程の前に半導体装置を準備する工程において、少なくともバンプ電極ＢＥを研磨する。アンダーバンプメタル膜ＵＢＭの一部を除去しても良い。ここでは、たとえば、保護層ＣＰＬの上面とバンプ電極ＢＥの上面とが同一面を形成するように、バンプ電極ＢＥを研磨する。

次いで、測定工程において、研磨されたバンプ電極ＢＥに圧子ＩＤＴを押し込む。バンプ電極ＢＥの部分が多いほど、バンプ電極ＢＥの変形量は多くなる。このため、バンプ電極ＢＥの部分が多いほど、圧子ＩＤＴの荷重を緩和する。したがって、バンプ電極ＢＥを研磨することによって、低い荷重によって、臨界荷重を検出することができる。

また、バンプ電極ＢＥとアンダーバンプメタル膜ＵＢＭとの間には、反応層（混合相）が形成されている。第３の実施形態では、この反応層を残したまま測定工程を行うことができる。したがって、実際の半導体装置ＳＤにおける電極の密着性等を再現した状態で、測定を行うことができる。

第３の実施形態では、さらに、異なる層間絶縁膜ＩＬ１を有する複数の半導体装置ＳＤに対して、同一の押し込み深さ又は荷重まで測定工程を行う。次いで、評価工程において、層間絶縁膜ＩＬ１に生じたクラックＣＲＫの幅に基づいて、層間絶縁膜ＩＬ１の膜強度を相対的に比較する。

ここで、図８から図１０を用い、当該評価工程について説明する。

第１の実施形態と同様にして、たとえば、層間絶縁膜ＩＬ１を異なるプロセス（ＰｒｏｃｅｓｓＡまたはＰｒｏｃｅｓｓＢ）で形成した、二種類の半導体装置ＳＤに対して測定工程を行う。ＰｒｏｃｅｓｓＡおよびＰｒｏｃｅｓｓＢは、たとえば層間絶縁膜ＩＬ１のプロセスが異なる。ここでは、それぞれの半導体装置ＳＤについて、それぞれ臨界荷重以上の同一の荷重まで測定工程を行う。

図８および図９は、上記測定を行った半導体装置ＳＤの断面ＳＥＭ（Ｓｃａｎｎｉｎｇ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）観察を行った模式的な断面図を示している。図８は、ＰｒｏｃｅｓｓＡで作製した半導体装置ＳＤの測定例を示す断面図である。図９は、ＰｒｏｃｅｓｓＢで作製した半導体装置ＳＤの測定例を示す断面図である。

図８のように、たとえば、ＰｒｏｃｅｓｓＡで作製した半導体装置ＳＤで生じたクラックＣＲＫの幅は、ａであった。臨界荷重以上の荷重が印加されたことによって、クラックＣＲＫは、層間絶縁膜ＩＬ１中で発生し、層間絶縁膜ＩＬ１と層間絶縁膜ＩＬ２との界面等を伝搬して拡大している。

一方、図９のように、ＰｏｃｅｓｓＢで作製した半導体装置ＳＤで生じたクラックＣＲＫの幅は、ＰｒｏｃｅｓｓＡの半導体装置ＳＤよりも広いｂであった。ＰｒｏｃｅｓｓＢの半導体装置ＳＤにおけるクラックＣＲＫの幅ｂは、ＰｒｏｃｅｓｓＡの半導体装置ＳＤにおけるクラックＣＲＫの幅ａの約二倍であった。

以上の結果から、ＰｒｏｃｅｓｓＡで作製した層間絶縁膜ＩＬ１は、ＰｒｏｃｅｓｓＢよりも高い耐性を有していることが分かる。このように、第１の実施形態で述べた「臨界荷重」だけでなく、「クラックＣＲＫの幅」を評価することによっても、半導体装置ＳＤの耐性を評価することができる。

また、評価工程において、たとえば、クラックの幅をＳｃａｎｎｉｎｇ Ａｃｏｕｓｔｉｃ Ｔｏｍｏｇｒａｐｈｙ（ＳＡＴ）により測定してもよい。Ｓｃａｎｎｉｎｇ Ａｃｏｕｓｔｉｃ Ｔｏｍｏｇｒａｐｈｙは、Ｓｃａｎｎｉｎｇ Ａｃｏｕｓｔｉｃ Ｍｉｃｒｏｓｃｏｐｙとも呼ばれる。

図１０は、クラックをＳＡＴにより測定した平面図である。図１０のように、それぞれの半導体装置ＳＤにおいて、複数箇所に測定を行った。いずれの半導体装置ＳＤにおいても、半導体装置ＳＤに生じたクラックＣＲＫは、円形状に観察される。

また、図１０のように、ＰｒｏｃｅｓｓＡで作製した半導体装置ＳＤのクラックＣＲＫは、ＰｒｏｃｅｓｓＢで作製した半導体装置ＳＤのクラックＣＲＫよりも小さい。ＳＡＴを用いても、ＰｒｏｃｅｓｓＡで作製した層間絶縁膜ＩＬ１は、ＰｒｏｃｅｓｓＢよりも高い耐性を有していることが分かる。また、ＳＡＴを用いることにより、非接触でクラックＣＲＫの幅を計測することができる。

第３の実施形態によれば、第１の実施形態と同様の効果を得ることができる。さらに第３の実施形態によれば、「臨界荷重」だけでなく、「クラックＣＲＫの幅」を評価することによっても、半導体装置ＳＤの耐性を評価することができる。

（第４の実施形態）
図１１は、第４の実施形態に係る半導体装置の測定方法を説明するための断面図である。第４の実施形態は、半導体装置ＳＤがピラー電極ＰＬを備えている点を除いて、第１の実施形態と同様である。以下、詳細を説明する。

図１１のように、測定対象の半導体装置ＳＤの電極は、たとえばピラー電極ＰＬであってもよい。ここでは、電極は、ピラー電極ＰＬおよび拡散防止膜ＤＢＭを備えている。層間絶縁膜（ＩＬ１およびＩＬ２）上には、拡散防止膜ＤＢＭが設けられている。拡散防止膜ＤＢＭ上には、ピラー電極ＰＬが設けられている。

ピラー電極ＰＬは、たとえば、Ｃｕを含んでいる。拡散防止膜ＤＢＭは、たとえば、Ｔｉなどである。Ｃｕの硬度はＳｎ系の材料に比べて高い。

測定工程において、ピラー電極ＰＬの上側から半導体装置ＳＤに対して垂直な方向に圧子ＩＤＴを押し込む。第４の実施形態では、Ｃｕなどのピラー電極ＰＬであっても、安定的に測定を行うことができる。

ここで、第１の実施形態と同様にして、たとえば、押し込み深さに対する、「押し込み深さあたりの荷重」を測定して、臨界荷重を求める。また、たとえば、臨界荷重を超える荷重まで測定工程を行う。

図１２は、第４の実施形態における測定例を示す断面図である。図１２は、上記した半導体装置ＳＤについての模式的な断面図を示している。

図１２のように、拡散防止膜ＤＢＭと金属膜ＣＭＬとの間の界面に剥離ＰＬＯが生じる場合もある。たとえば、拡散防止膜ＤＢＭは、保護層ＣＰＬとの間においても剥離している。このように、第１の実施形態で述べた層間絶縁膜ＩＬ１のクラックだけでなく、電極に接する膜においても不良が起こりうる。

ここで、異なる複数の半導体装置ＳＤについて測定工程を行い、上記した臨界荷重に基づいて、電極と当該電極に接する膜との密着性を相対的に比較しても良い。また、異なる複数の半導体装置ＳＤについて測定工程を行い、当該剥離ＰＬＯの大きさに基づいて、電極と当該電極に接する膜との密着性を相対的に比較しても良い。たとえば、拡散防止膜ＤＢＭと金属膜ＣＭＬとの密着性がよい組み合わせや製造条件を最適化することができる。

第４の実施形態によれば、第１の実施形態と同様の効果を得ることができる。また、第４の実施形態によれば、ピラー電極ＰＬの場合であっても、歩留りよく測定を行うことができる。さらに、第４の実施形態によれば、電極の下方に位置する膜だけでなく、電極に接する膜においても不良を評価することができる。

（第５の実施形態）
第５の実施形態は、以下の点を除いて、第１の実施形態または第３の実施形態と同様である。第１の実施形態では、耐性を評価するためのパラメータは臨界荷重であった。これに対して、第５の実施形態では、耐性を評価するためのパラメータは「荷重／押し込み深さの傾き」である。以下、詳細を説明する。

第５の実施形態では、半導体装置ＳＤは、層間絶縁膜ＩＬ１上に設けられ、電極（ＢＥ等）と接する保護層ＣＰＬをさらに備えている。保護層ＣＰＬは、たとえばポリイミドである。

また、図７の第３の実施形態と同様にして、半導体装置を準備する工程において、少なくともバンプ電極ＢＥを研磨する。次いで、測定工程において、研磨されたバンプ電極ＢＥに圧子ＩＤＴを押し込む。

次いで、図１３を用い、第５の実施形態の測定工程について説明する。図１３は、第５の実施形態に係る半導体装置の測定例を示す図である。図１３の横軸は、「押し込み深さ」であり、図１３の縦軸は、押し込み深さあたりの荷重（荷重／押し込み深さ）である。図１３のように、たとえば、押し込み深さに対する、「押し込み深さあたりの荷重」を測定する。

測定工程において、異なる複数の半導体装置ＳＤに対して、測定工程を行う。第５の実施形態では、たとえば異なるプロセスで形成した保護層ＣＰＬを有する複数の半導体装置ＳＤに対して、測定工程を行う。ここでは、保護層ＣＰＬを異なるプロセス（ＰｒｏｃｅｓｓＡまたはＰｒｏｃｅｓｓＣ）で形成した、二種類の半導体装置ＳＤを測定する場合について説明する。

いずれの半導体装置ＳＤにおいても、押し込み深さがｄ_２までは、ほぼ同一の挙動を示している。

図１３のように、押し込み深さがｄ_２以上では、それぞれの半導体装置ＳＤにおける荷重／押し込み深さの傾きが異なっている。後述するように、押し込み深さがｄ_２のとき、保護層ＣＰＬのクラックＣＲＫが生じている。

また、ＰｒｏｃｅｓｓＡで保護層ＣＰＬを形成した半導体装置ＳＤにおける当該傾きは、ＰｒｏｃｅｓｓＣで形成した半導体装置ＳＤよりも大きい。このように、評価工程において、押し込み深さに対する、荷重／押し込み深さの傾きに基づいて、耐性を判断しても良い。ここでは、さらに所定の荷重まで測定を行う。

図１４は、ＰｒｏｃｅｓｓＣで作製した半導体装置の測定例を示す断面図である。図１４は、上記した測定後の半導体装置ＳＤについての模式的な断面図を示している。

図１４のように、保護層ＣＰＬにおいてクラックＣＲＫが生じる場合もある。たとえば、クラックＣＲＫは、保護層ＣＰＬを基点として、下方に位置する層間絶縁膜ＩＬ１にまで伝搬している。

図１５は、ＰｒｏｃｅｓｓＣで作製した半導体装置の測定例を示す平面図である。図１５は、上記した測定後の半導体装置ＳＤを電極側から見た模式的な平面図を示している。図１５のように、圧子の跡ＩＤＭは、バンプ電極ＢＥに形成されている。バンプ電極ＢＥよりも外側において、クラックＣＲＫが伝搬している。たとえば、ＰｒｏｃｅｓｓＣで作製した半導体装置ＳＤでは、このような外観検査においても多くのクラックＣＲＫが検出される。

このように、保護層ＣＰＬを基点として、電極の下方に位置する領域だけでなく、外側の領域にまで不良が検出される場合がある。このような保護層ＣＰＬを基点とした不良は、上記した荷重／押し込み深さの傾きの違いとして検出される。

ここで、異なる保護層ＣＰＬを有する複数の半導体装置ＳＤについて測定工程を行い、上記した荷重／押し込み深さの傾きに基づいて、保護層ＣＰＬの膜強度を相対的に比較しても良い。それぞれの半導体装置ＳＤについて、荷重／押し込み深さの傾きの大きさを比較する。たとえば、上述の例では、ＰｒｏｃｅｓｓＣで作製した半導体装置ＳＤにおいて、荷重／押し込み深さの傾きは、ＰｒｏｃｅｓｓＡで作製した半導体装置ＳＤよりも小さい。これにより、ＰｒｏｃｅｓｓＣは保護層ＣＰＬの製造条件として不適であると判断することができる。

また、異なる複数の半導体装置ＳＤについて測定工程を行い、当該クラックＣＲＫの大きさに基づいて、保護層ＣＰＬの膜強度を相対的に比較しても良い。これにより、保護層ＣＰＬの製造条件を最適化することができる。

第５の実施形態によれば、第１の実施形態と同様の効果を得ることができる。また、第５の実施形態によれば、評価工程において、押し込み深さに対する、荷重／押し込み深さの傾きに基づいて、耐性を判断しても良い。このように、荷重／押し込み深さのプロファイルによって、様々な耐性を評価することができる。

なお、第５の実施形態において、異なる複数の半導体装置ＳＤに対して荷重／押し込み深さの傾きを相対的に比較する場合を説明した。しかしながら、単一の半導体装置ＳＤに対して、荷重印加速度を一定にして測定工程を行い、当該荷重／押し込み深さの傾きを対象となる膜の「膜抵抗」として評価してもよい。たとえば、同一の半導体装置ＳＤに対して異なる荷重印加速度で測定工程を行うことにより、衝撃耐性を評価することができる。

（第６の実施形態）
図１６は、第６の実施形態に係る半導体装置の測定方法を説明するための断面図である。第６の実施形態は、測定工程において半導体装置ＳＤを加熱する点を除いて、第１の実施形態または第３の実施形態と同様である。以下、詳細を説明する。

図１６のように、ステージＳＴＧには、ヒーターＨＴが設けられている。ヒーターＨＴはたとえば抵抗である。これにより、ステージＳＴＧ上に載置した被測定物を加熱することができる。

測定工程において、たとえば、半導体装置ＳＤを５０℃以上に加熱する。室温（約２０℃）に比較して５０℃では、半導体装置ＳＤを構成する材料の間で、約１０００ｐｐｍ／℃程度の熱膨張差が生じる。したがって、５０℃以上で測定工程を行うことにより、室温に比較して、低荷重で不良を検出することができる。また、臨界荷重も低い値となる。

測定工程における温度は、半導体装置ＳＤを構成する材料の少なくとも融点以下であることが好ましい。電極がＳｎおよびＡｇを含むバンプ電極ＢＥである場合、測定工程における温度は、２００℃以下であることが好ましい。電極がＣｕを含むピラー電極ＰＬである場合、測定工程における温度は、４００℃以下であればよい。

第６の実施形態によれば、第１の実施形態と同様の効果を得ることが出来る。さらに、第６の実施形態によれば、測定工程において半導体装置ＳＤを加熱する。これにより、室温測定よりも、低荷重で不良を検出することができる。

（第７の実施形態）
図１７は、第７の実施形態に係る半導体装置の測定方法を説明するための断面図である。第７の実施形態は、測定工程において半導体装置ＳＤを冷却する点を除いて、第１の実施形態または第３の実施形態と同様である。以下、詳細を説明する。

図１７のように、ステージＳＴＧには、クーリングシステムＣＬＳが設けられている。クーリングシステムＣＬＳは、たとえば液体窒素が循環する機構を備えている。これにより、ステージＳＴＧ上に載置した被測定物を冷却することができる。なお、クーリングシステムＣＬＳは、ペルチェ素子であってもよい。

測定工程において、たとえば、半導体装置ＳＤを−１０℃以下に冷却する。室温（約２０℃）に比較して−１０℃では、半導体装置ＳＤを構成する材料の間で、約１０００ｐｐｍ／℃程度の熱膨張差が生じる。したがって、−１０℃以下で測定工程を行うことにより、室温に比較して、低荷重で不良を検出することができる。また、臨界荷重も低い値となる。

測定工程における温度は、クーリングシステムＣＬＳに依存する。クーリングシステムＣＬＳに液体窒素が用いられる場合は、−１９０℃程度まで冷却することができる。

第７の実施形態によれば、第１の実施形態と同様の効果を得ることが出来る。さらに、第７の実施形態によれば、測定工程において半導体装置ＳＤを冷却する。これにより、室温測定よりも、低荷重で不良を検出することができる。

以上の実施形態において、それぞれの実施形態の方法を組み合わせた方法を用いても良い。

以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。

なお、以上の実施形態には、下記に示す発明も開示されている。
（付記１）
層間絶縁膜と、前記層間絶縁膜上に設けられた電極と、を備える半導体装置を準備する工程と、
前記電極の上側から前記半導体装置に対して垂直な方向に圧子を押込ながら、押し込み深さ及び荷重を測定する測定工程と、
前記押し込み深さと前記荷重との関係に基づいて、前記電極の下方に位置する膜または前記電極に接する膜の耐性を判断する評価工程と、
を備える半導体装置の測定方法。
（付記２）
付記１に記載の半導体装置の測定方法において、
前記層間絶縁膜の比誘電率は、３．２以下である半導体装置の測定方法。
（付記３）
付記１に記載の半導体装置の測定方法において、
前記半導体装置は、
複数の前記層間絶縁膜が設けられた多層配線層と、
前記多層配線層の最上層に設けられ、前記電極に接する金属膜と、
をさらに備える半導体装置の測定方法。

ＳＤ 半導体装置
ＳＤＤ 半導体測定装置
ＳＴＧ ステージ
ＨＴ ヒーター
ＣＬＳ クーリングシステム
ＩＤＴ 圧子
ＬＳ 荷重機構部
ＣＴＲ 測定制御部
ＳＵＢ 基板
ＬＬ ローカル配線層
ＧＬ グローバル配線層
ＩＬ１ 層間絶縁膜
ＩＣ１ 配線
ＢＬ１ 拡散防止層
ＩＬ２ 層間絶縁膜
ＩＣ２ 配線
ＢＬ２ 拡散防止層
ＣＰＬ 保護層
ＣＭＬ 金属膜
ＵＢＭ アンダーバンプメタル膜
ＢＥ バンプ電極
ＤＢＭ 拡散防止膜
ＰＬ ピラー電極
ＣＲＫ クラック
ＰＬＯ 剥離
ＩＤＭ 圧子の跡

Claims (20)

1. 層間絶縁膜と、前記層間絶縁膜上に設けられた電極と、を備える半導体装置を準備する工程と、
   前記電極の上側から前記半導体装置に対して垂直な方向に圧子を押込ながら、押し込み深さ及び荷重を測定する測定工程と、
   前記押し込み深さと前記荷重との関係に基づいて、前記電極の下方に位置する膜または前記電極に接する膜の耐性を判断する評価工程と、
   を備える半導体装置の測定方法。
2. 請求項１に記載の半導体装置の測定方法において、
   前記測定工程において、前記押し込み深さに対する、前記押し込み深さあたりの前記荷重を測定する半導体装置の測定方法。
3. 請求項２に記載の半導体装置の測定方法において、
   前記測定工程において、前記押し込み深さあたりの前記荷重が落ち込む変曲点に至ったときの前記荷重を臨界荷重として求め、
   異なる複数の前記半導体装置に対して、前記測定工程を行い、
   前記評価工程において、前記臨界荷重に基づいて、前記耐性を相対的に比較する半導体装置の測定方法。
4. 請求項３に記載の半導体装置の測定方法において、
   前記評価工程において、前記臨界荷重に基づいて、前記層間絶縁膜の膜強度を相対的に比較する半導体装置の測定方法。
5. 請求項３に記載の半導体装置の測定方法において、
   前記評価工程において、前記臨界荷重に基づいて、前記電極と当該電極と接する膜との密着性を相対的に比較する半導体装置の測定方法。
6. 請求項１に記載の半導体装置の測定方法において、
   異なる前記層間絶縁膜を有する複数の前記半導体装置に対して、同一の前記押し込み深さ又は前記荷重まで前記測定工程を行い、
   前記評価工程において、前記層間絶縁膜に生じたクラックの幅に基づいて、前記層間絶縁膜の膜強度を相対的に比較する半導体装置の測定方法。
7. 請求項６に記載の半導体装置の測定方法において、
   前記クラックの幅をＳｃａｎｎｉｎｇ Ａｃｏｕｓｔｉｃ Ｔｏｍｏｇｒａｐｈｙにより測定する半導体装置の測定方法。
8. 請求項１に記載の半導体装置の測定方法において、
   前記評価工程において、前記押し込み深さに対する、前記押し込み深さあたりの前記荷重の傾きに基づいて、前記耐性を判断する半導体装置の測定方法。
9. 請求項８に記載の半導体装置の測定方法において、
   前記半導体装置は、前記層間絶縁膜上に設けられ、前記電極と接する保護層をさらに備え、
   異なる前記保護層を有する複数の前記半導体装置に対して、同一の前記荷重まで前記測定工程を行い、
   前記評価工程において、前記傾きに基づいて、前記保護層の膜強度を相対的に比較する半導体装置の測定方法。
10. 請求項１に記載の半導体装置の測定方法において、
    前記電極は、前記層間絶縁膜上に設けられたアンダーバンプメタル膜と、前記アンダーバンプメタル膜上に設けられたバンプ電極と、を備える半導体装置の測定方法。
11. 請求項１０に記載の半導体装置の測定方法において、
    前記バンプ電極は、ＳｎおよびＡｇを含む半導体装置の測定方法。
12. 請求項１に記載の半導体装置の測定方法において、
    前記電極は、Ｓｎの拡散を防止する材料からなるアンダーバンプメタル膜のみである半導体装置の測定方法。
13. 請求項１に記載の半導体装置の測定方法において、
    前記電極は、前記層間絶縁膜上に設けられたアンダーバンプメタル膜と、前記アンダーバンプメタル膜上に設けられたバンプ電極と、を備え、
    前記測定工程の前に前記半導体装置を準備する工程において、少なくとも前記バンプ電極を研磨し、
    前記測定工程において、研磨された前記バンプ電極に前記圧子を押し込む半導体装置の測定方法。
14. 請求項１に記載の半導体装置の測定方法において、
    前記電極は、前記層間絶縁膜上に設けられた拡散防止膜と、前記拡散防止膜上に設けられたピラー電極と、を備える半導体装置の測定方法。
15. 請求項１４に記載の半導体装置の測定方法において、
    前記ピラー電極は、Ｃｕを含む半導体装置の測定方法。
16. 請求項１に記載の半導体装置の測定方法において、
    前記測定工程において、前記圧子を水平方向に移動させることなく前記垂直な方向にのみ押し込む半導体装置の測定方法。
17. 請求項１に記載の半導体装置の測定方法において、
    前記圧子の少なくとも先端部は、鋭角である半導体装置の測定方法。
18. 請求項１に記載の半導体装置の測定方法において、
    前記荷重は５０ｍＮ以上である半導体装置の測定方法。
19. 請求項１に記載の半導体装置の測定方法において、
    前記測定工程において、前記半導体装置を５０℃以上に加熱する半導体装置の測定方法。
20. 請求項１に記載の半導体装置の測定方法において、
    前記測定工程において、前記半導体装置を−１０℃以下に冷却する半導体装置の測定方法。

Images