JP2006269458A - アンダーバンプメタル膜およびこれを用いた弾性表面波デバイスおよびその形成方法 - Google Patents

アンダーバンプメタル膜およびこれを用いた弾性表面波デバイスおよびその形成方法 Download PDF

Info

Publication number
JP2006269458A
JP2006269458A JP2005080945A JP2005080945A JP2006269458A JP 2006269458 A JP2006269458 A JP 2006269458A JP 2005080945 A JP2005080945 A JP 2005080945A JP 2005080945 A JP2005080945 A JP 2005080945A JP 2006269458 A JP2006269458 A JP 2006269458A
Authority
JP
Japan
Prior art keywords
metal film
under bump
bump metal
diffusion
barrier layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005080945A
Other languages
English (en)
Other versions
JP4682657B2 (ja
Inventor
Mitsuhiro Furukawa
光弘 古川
Atsushi Takano
敦 鷹野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2005080945A priority Critical patent/JP4682657B2/ja
Priority to US11/817,171 priority patent/US7764007B2/en
Priority to PCT/JP2006/304340 priority patent/WO2006100900A1/ja
Priority to CN200680009633A priority patent/CN100590825C/zh
Publication of JP2006269458A publication Critical patent/JP2006269458A/ja
Application granted granted Critical
Publication of JP4682657B2 publication Critical patent/JP4682657B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/03444—Manufacturing methods by blanket deposition of the material of the bonding area in gaseous form
    • H01L2224/0345—Physical vapour deposition [PVD], e.g. evaporation, or sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/036—Manufacturing methods by patterning a pre-deposited material
    • H01L2224/0361—Physical or chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/036—Manufacturing methods by patterning a pre-deposited material
    • H01L2224/03622—Manufacturing methods by patterning a pre-deposited material using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H01L2224/11472—Profile of the lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13023—Disposition the whole bump connector protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13084—Four-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/13124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/13166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)

Abstract

【課題】特殊なレジスト材料を用いることなく、蒸着リフトオフ法により錫拡散防止に必要な厚いニッケル膜を耐拡散バリア層として備えるアンダーバンプメタル膜を形成可能とし、さらにアンダーバンプメタル膜の内部応力に起因するアンダーバンプメタル膜の剥離を防止することを目的とする。
【解決手段】前記課題を解決するために本発明は、素子基板１１上に蒸着リフトオフによって形成するアンダーバンプメタル膜であって、そのアンダーバンプメタル膜の構成が、白金族の金属膜からなる耐拡散バリア層１６を備え、その下層にアルミニウムを主成分とする応力緩和層１５を備えたものである。
【選択図】図１

Description

本発明は、蒸着リフトオフによる良好な密着性および信頼性を有するアンダーバンプメタル膜およびこれを用いた弾性表面波デバイスおよびその形成方法に関するものである。
近年、半導体デバイスや弾性表面波デバイスは、各種移動体通信端末機器等の電子機器に多く使用されているが、機器の小型化に対応して、更なる小型化、低背化への要望が強くなってきている。
そこで実装面積及び高さを小さくするために、素子を半田等のバンプが形成された実装基板またはパッケージにフェイスダウンで接続するフリップチップ実装が多く使われるようになった。
半導体デバイスや弾性表面波素子の電極配線は多くの場合、アルミニウムまたはアルミニウム合金からなる。しかし、これらは半田との濡れ性が悪く、かつ半田を強固に密着させることができないため、半田バンプと接続するためには、アンダーバンプメタル膜を形成する必要がある。
近年、環境問題を背景に、鉛フリー半田からなるバンプを使用することが多くなってきている。ＳｎＡｇＣｕ系の鉛フリー半田の場合、従来のＰｂＳｎ共晶半田に比べリフロー時の温度が高くなること、また、拡散しやすいＳｎの含有量が多いことから、アンダーバンプメタル膜とＳｎが大きく拡散をするという大きな問題を解決しなければならない。
一般的な、アンダーバンプメタル膜の形成方法として、めっき法、蒸着リフトオフ法等が知られている。めっき法は、高い耐薬品性がマスクに用いるレジストに求められるため、めっき後に剥離除去せずに基板上に残しても問題のない場合に使われることが多い、しかし、特に弾性表面波素子の場合、櫛型電極の振動を阻害するレジストを基板上に残しておくことはできないため、めっき法は適さない。まためっき法の場合、パターンの微細化への対応や廃液等の問題もある。
したがって、弾性表面波素子の場合、蒸着リフトオフ法によりアンダーバンプメタル膜を形成することが適している。前述のように、ＳｎＡｇＣｕ系半田を使用するためには、より高耐拡散性のあるアンダーバンプメタル膜が求められるため、錫の拡散を防止するバリア層を厚く形成する必要がある。錫の拡散を防止する効果の高い金属材料としてはニッケルが知られている。
しかしながら、引張り応力の大きいニッケルを厚く形成しようとすると、アンダーバンプメタル膜の蒸着中にレジストのクラックや剥離が生じやすい、また常にアンダーバンプメタル膜の密着層界面に応力が集中した状態であるため、わずかな外部から作用する負荷に対して容易にアンダーバンプメタル膜が剥離するという課題がある。
これに対し、耐応力性の高い特殊なレジスト材料を用いることで、ニッケルの応力に耐えるようなレジストパターンにより、耐拡散バリア層としてニッケルを５００〜５０００ｎｍ形成できることも提案されている。しかしながら、レジストに対しては、レジストの対応力性を高めることで、その破壊を抑制し、厚いニッケル膜に対応ができるものと考えられるが、素子基板上に形成されたアンダーバンプメタル膜に内在する在留応力、および残留応力に起因する外部から作用する負荷に対して容易にアンダーバンプメタル膜が剥離するという課題については解決できていない。
なお、この出願の発明に関連する先行技術文献情報としては、例えば、特許文献１が知られている。
特開２００３−３１８２１２号公報
本発明は、特殊なレジスト材料を用いることなく、蒸着リフトオフ法により錫拡散防止に必要な厚いニッケル膜を耐拡散バリア層として備えるアンダーバンプメタル膜を形成可能とし、さらにアンダーバンプメタル膜の内部応力に起因するアンダーバンプメタル膜の剥離を防止することを目的とする。
前記目的を達成するために本発明は、引張り応力の大きい耐拡散防止バリア層のニッケル膜の下層に、あらかじめ圧縮応力を有し、かつ可塑性の大きいアルミニウム膜を応力緩和層として形成するようにしたものである。
本発明によれば、鉛フリー半田に対しても耐えられる、残留応力の少ない厚い耐拡散バリア層を蒸着リフトオフ法により形成することができ、アンダーバンプメタル層の微細化にも対応でき、また工程も簡略化することができる。
（実施の形態１）
以下、実施の形態１を用いて、本発明について説明する。
図１は、本発明の一実施形態の弾性表面波素子の断面図であり、タンタル酸リチウムからなる圧電基板１１の上に、銅を約１％ドープしたアルミニウムからなる厚さ約２００ｎｍの櫛型電極１２、及びパッド電極１３が設けられ、パッド電極１３の上に、チタンからなる密着層１４が厚さ約１００ｎｍで設けられ、さらにその上に、アルミニウムからなる応力緩和層１５が厚さ約１０００ｎｍで設けられ、さらにその上に、ニッケルからなる耐拡散バリア層１６が厚さ約１０００ｎｍで設けられ、さらにその上に、金からなる半田濡れ層１７が厚さ約１００ｎｍで設けられている。
このように構成することにより、引張り応力の大きい耐拡散バリア層１６のニッケル膜の下層に、あらかじめ圧縮応力を有する応力緩和層１５のアルミニウム層を形成しているため、ニッケル膜の引張り応力をアルミニウム膜の圧縮応力により、アルミニウム膜の圧縮応力分だけニッケル膜の引張り応力を打ち消すことができる。
また、可塑性の小さい金属層の場合、密着界面に応力が集中するため、界面からの剥離が生じやすいが、可塑性の大きいアルミニウム膜を応力緩和層１５として形成した場合、密着界面への応力集中を低減することができ、それゆえ、レジスト上に形成されたアンダーバンプメタル膜の応力も、アンダーバンプメタル膜中でアルミニウム層があることでレジストとの界面に集中することが防止できる。
さらに、素子基板上に形成されたアンダーバンプメタル膜においても、通常バンプパッド電極とアンダーバンプメタル膜の界面にアンダーバンプメタル膜の応力が集中してしまうが、アンダーバンプメタル膜中に応力緩和層１５としてアルミニウム膜を備えることで、界面に対する応力集中を低減することができ、アンダーバンプメタル膜の内部応力に起因する剥離を防止することができる。
本発明によると、ＳｎＡｇＣｕからなる鉛フリー半田であっても、対拡散防止効果を有するアンダーバンプメタル膜を得ることができる。耐拡散バリア層１６の材質としては、ニッケルの他に白金、パラジウム等の白金族の金属が知られ、ニッケルに変えて、白金、パラジウムを用いることもできる。
鉛フリー半田の耐拡散バリア層１６として機能するためには、ニッケルを用いた場合最低８００ｎｍ必要であることを実験で確認している。これより薄い場合、鉛フリー半田とニッケルが拡散してしまい、半田バンプの密着強度が低下してしまう。一方、耐拡散防止バリアとしては、ニッケル膜を厚くすればするほど良いが、引張り応力の大きいニッケル膜を厚く形成した場合、その内部応力によりレジストおよびバンプパッド電極との界面に応力が集中し、工程中でのレジスト剥離や弾性表面波素子製品でのアンダーバンプメタル膜の剥離の危険性が高くなるため、ニッケル膜の膜厚は８００ｎｍから２０００ｎｍが望ましい。
引張り応力の大きいニッケルに対する応力緩和層１５として機能するためには、アルミニウム膜を耐拡散バリア層１６の厚みの、半分以上、１．５倍以下にすることが望ましい。これより薄い場合、アルミニウム膜は蒸着で形成した場合、粒径が小さくアルミニウム本来の可塑性より、薄膜として特異な機能が顕著となり、硬くて界面に応力が集中しやすい傾向を持つ。応力緩和層１５としてはアルミニウム膜を厚くすればするほど良いが、厚くしていくとアルミニウムの粒成長が顕著になり、アルミニウム形成面の表面粗さが大きくなり、その上に形成するニッケル膜についても表面粗さが大きくなり、錫の拡散防止効果が低減する。したがって、応力緩和層１５の厚みは、耐拡散バリア層の厚みの、半分以上、１．５倍以下が望ましい。
なお、応力緩和層１５としては、１００％アルミニウムのものを用いるのが望ましいが、工程によっては、少量の別の金属をドーピングしたものでも構わない。
また、本実施形態ではアンダーバンプメタル膜の構成を、密着層／応力緩和層／耐拡散バリア層／半田濡れ性層の４層構造を示しているが、耐拡散バリア層１６の下層に直接応力緩和層１５を形成することが本発明のエッセンスであり、密着層および半田濡れ層を必要に応じてなくすることができる。また、耐拡散バリア層１６も複数の層により形成することができる。
以上のようにして弾性表面波素子のパッド電極１３の上にアンダーバンプメタル層を設け、このアンダーバンプメタル層を介して、半田バンプにより実装基板に対してフリップチップ実装可能な弾性表面波デバイスを得る。弾性表面波デバイスの場合、櫛型電極の振動を阻害するレジストを基板上に残しておくことはできないため、メッキ法に比べ特に効果がある。
図２は、本発明の一実施形態の製造方法を説明するための典型的な蒸着リフトオフ工程を順次示している。
まず、図２の（ａ）に示すような素子基板として圧電基板２１が用意される。圧電基板２１は、たとえば、水晶、ＬｉＴａＯ3、ＬｉＮｂＯ3、Ｌｉ2Ｂ4Ｏ7等から構成されたものである。
次に、圧電基板２１上に、櫛型電極（図示せず）およびパッド電極２３を形成するため、図示しないが、次のような工程が実施される。すなわち、あらかじめ洗浄した圧電基板上２１上の一面に、アルミニウム銅合金からなる電極膜をスパッタリング法により約２００ｎｍ形成する。次いで、電極膜上にフォトレジスト膜を塗布し、フォトリソグラフィ技術を用い、櫛型電極およびパッド電極のパターンをレジストに転写し、レジストパターンを形成する。不要なアルミニウム銅電極膜は塩素を主成分とするエッチングガスを用いエッチング除去し、不要となったフォトレジストは酸素プラズマによりアッシング除去することにより、圧電基板上に、アルミニウム銅電極膜からなる所望の櫛型電極およびパッド電極パターンが形成される。
なお、これら櫛型電極およびパッド電極を形成するため、レジストパターンニング、成膜（蒸着またはスパッタ）、リフトオフの各工程を備える蒸着リフトオフプロセスを用いてもよい。
図２の（ａ）には、上述のように形成されたパッド電極２３が圧電基板２１上に形成された状態が図示されている。
次に図２の（ｂ）に示すように、圧電基板２１上に、リフトオフ用レジスト２８が形成される。リフトオフ用レジストとしては、開口部のレジスト断面形状がリフトオフに適した逆テーパー形状が得られやすい、イメージリバーサルタイプのポジレジストを用いる。
イメージリバーサルタイプのレジストを用いたとき、スピンコータにより約５μｍの膜厚になるように塗布し、次いで、１０５℃の温度に加温されたホットプレート上で６０秒間ベーキング処理される。
次に、フォトマスクをリフトオフ用レジスト２８が塗布された圧電基板２１上に配置し、フォトマスクを介して、紫外線（高圧水銀灯ｉ線）を照射することにより、リフトオフ用レジストが感光される。このとき、イメージリバーサルタイプのレジストを使用するときは、ネガパターンのフォトマスクを用いる。
感光されたイメージリバーサルタイプレジスト中には酸が生成される。露光後に、１１５℃の温度に加熱されたホットプレート上で６０秒間ベーキング処理（リバーサルベーク）される。このとき、レジスト中に酸生成された部分では、酸により分解・架橋反応が進行し、現像液に対する溶解速度が大きく低下する。
その後、前記リバーサルベークされた圧電基板の全面に、紫外線（高圧水銀灯ｉ線）を照射する。このとき、架橋反応が発生していない部分のレジストは、通常通りのポジレジストと同様に、感光され現像液に対する溶解速度が大きくなる。
次に、ＴＭＡＨを主成分とする現像液により、約１２０秒間液盛り（パドル現像）することにより、所望のアンダーバンプメタル膜を形成すべき部分が露出した開口部を複数個有するリフトオフ用レジストパターン２８ａが形成される。
イメージリバーサルタイプのレジストの場合、はじめのリバーサルベーク前のパターン露光したとき、レジストの表面がより強く感光され、紫外線の届きにくい、レジストの下側、つまり圧電基板の界面側では、感光の度合いが小さくなる。したがって、リバーサルベークをしたとき、レジストの表面はより強く感光されたことにより生成された酸濃度が高くなり、より架橋反応が進行し、現像速度の低下した領域は広くなる。一方、圧電基板の界面側では、リバーサルベークをしたとき、感光の度合が小さいため、生成された酸濃度が低くなり、架橋反応は小さくなり、現像時に現像速度が相対的に速くなる。
前記現象により、イメージリバーサルタイプのレジストを用いたとき、図２の（ｃ）に示すように、リフトオフに適した、逆テーパー形状を持つレジストパターン２８ａが容易に得られる。
次に、上述したリフトオフ用レジストパターン２８ａを用いて実施される、アンダーバンプメタル膜の形成方法について説明する。
まず、リフトオフ用レジストパターン２８ａが形成された圧電基板２１が、真空蒸着装置内に入れられ、真空引きを開始する。なお、このとき、リフトオフ用レジストの熱による変形が懸念されるため、基板加熱は行わないか、基板加熱は８０℃を上限として加熱する。
次に、例えば５×１０-4Ｐａの真空に到達したら、今度は、窒素ガスを主成分とするガスを導入し、約１Ｐａの真空度に調整し、真空蒸着装置と圧電基板間に高電圧を印加して、約５分間放電させる。いわゆるイオンボンバードと呼ばれる方法により、生成された、プラズマやイオンにより、蒸着面のクリーニングを行うことで蒸着膜の密着強度を高めることができる。
次に、導入した窒素ガスを主成分とするガスを排気し、５×１０-4Ｐａの真空度に到達したなら、ＥＢガンを用いて蒸着を開始する。
はじめに、圧電基板２１上のパッド電極２３との密着性のよい材料であるチタン膜を密着層２４として約１００ｎｍ形成する。次に、同じ真空中で真空状態を維持したまま、続いて、応力緩和層２５としてアルミニウム膜を約１０００ｎｍ形成する。次に、同じ真空中で真空状態を維持したまま、続いて、耐拡散バリア層２６としてニッケル膜を約１０００ｎｍ形成する。次に、同じ真空中で真空状態を維持したまま、続いて、半田濡れ層２７として金膜を約１００ｎｍ形成する。
通常アルミニウム蒸着膜を空気中に晒すと、その表面に酸化膜ができ、ニッケル等の金属膜との密着性が悪くなる。本実施形態では、アルミニウム膜を蒸着した後同じ真空中でニッケル膜の蒸着が行われるので、その間に密着層を設けることなく、直接アルミニウム膜の上にニッケル膜を形成することができ、これによりニッケル膜の応力を緩和することができる。
金膜を蒸着後、約１０分間ＥＢガンの冷却を行い、大気開放し、図２の（ｄ）に示すような、アンダーバンプメタル膜が全面に形成された圧電基板２１を、真空装置内から取り外す。
約６０度に加熱されたＮＭＰを主成分とする有機溶剤に、前述のアンダーバンプメタル膜が全面に形成された圧電基板２１を浸漬し、リフトオフ用レジスト２８を膨潤させ圧電基板２１上から剥離させるとともに、レジスト上に形成された不要なアンダーバンプメタル膜を取り除くことができ、次に水洗し、リンサー乾燥機により水分を取り除き圧電基板２１を乾燥させる。
上述のようにして、図２の（ｅ）のように、パッド電極２３上に所定のアンダーバンプメタル膜２９が形成された圧電基板２１が得られる。
上述したアンダーバンプメタル膜を有する弾性表面波素子を圧電基板上に一度に複数個形成させることができるため、生産性を向上させることができるとともに電子部品の低コスト化にも寄与させることができる。また、めっき法やスパッタエッチング法のように、素子基板上に設けられた電極等に対して悪影響を与える問題を回避できる。
圧電基板から、ダイシングにより個片化した弾性表面波素子を切り出し、あらかじめ鉛フリー半田バンプが形成された実装基板上に、フリップチップ実装し、樹脂等より、弾性表面波素子上に、ゴミ等が付着しないようにパッケージすることで、弾性表面波素子の製品を得ることができる。
本発明は、鉛フリー半田に対しても耐えられる、残留応力の少ない厚い耐拡散バリア層を蒸着リフトオフ法により形成することができ、アンダーバンプメタル層の微細化にも対応でき、また工程も簡略化することができ、産業上有用である。
本発明の実施の形態１における弾性表面波素子の断面図 本発明の実施の形態１における弾性表面波素子の製造方法を説明する断面図
符号の説明
１１ 圧電基板
１２ 櫛型電極
１３ パッド電極
１４ 密着層
１５ 応力緩和層
１６ 耐拡散バリア層
１７ 半田濡れ層

Claims (5)

  1. 素子基板上に蒸着リフトオフによって形成するアンダーバンプメタル膜であって、そのアンダーバンプメタル膜の構成が、ニッケルまたはパラジウムまたは白金等の白金族の金属膜からなる耐拡散バリア層、その下層にアルミニウムを主成分とする応力緩和層の少なくとも２層からなる構造を備えるアンダーバンプメタル膜。
  2. 耐拡散バリア層にニッケルを用い、前記耐拡散バリア層が８００ｎｍ以上、２０００ｎｍ以下の厚みを有する請求項１記載のアンダーバンプメタル膜。
  3. 応力緩和層の厚みが、耐拡散バリア層の厚みの、半分以上、１．５倍以下である請求項２記載のアンダーバンプメタル膜。
  4. 素子基板が圧電基板であり、この圧電基板上に櫛型電極およびパッド電極を備え、前記パッド電極の上に応力緩和層、その上に耐拡散バリア層からなるアンダーバンプメタル膜が形成され、前記アンダーバンプメタル膜を介して半田バンプにより実装基板に対してフリップチップ実装される弾性表面波デバイス。
  5. 素子基板上に蒸着リフトオフによってアンダーバンプメタル膜を形成する方法であって、前記アンダーバンプメタル膜を形成すべき部分を露出させるための開口部が設けられたレジストパターンを形成する工程と、前記レジストパターンが形成された前記素子基板上にアンダーバンプメタル膜を真空蒸着装置内で形成する工程は、窒素ガスを主成分とするガスによるイオンボンバードに引き続き真空状態を維持した状態で、少なくともアルミニウムを主成分とする応力緩和層、白金族の金属膜からなる耐拡散バリア層を順次形成する工程、および前記アンダーバンプメタル膜を形成した前記素子基板を有機溶剤により不要となったレジスト膜およびその上に形成されたアンダーバンプメタル膜を除去する工程からなるアンダーバンプメタル膜の形成方法。
JP2005080945A 2005-03-22 2005-03-22 弾性表面波デバイス Expired - Fee Related JP4682657B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2005080945A JP4682657B2 (ja) 2005-03-22 2005-03-22 弾性表面波デバイス
US11/817,171 US7764007B2 (en) 2005-03-22 2006-03-07 Under bump metal film comprising a stress relaxation layer and a diffusion-resistant layer
PCT/JP2006/304340 WO2006100900A1 (ja) 2005-03-22 2006-03-07 アンダーバンプメタル膜とその形成方法、ならびに弾性表面波デバイス
CN200680009633A CN100590825C (zh) 2005-03-22 2006-03-07 凸点下金属膜及其形成方法、及声表面波器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005080945A JP4682657B2 (ja) 2005-03-22 2005-03-22 弾性表面波デバイス

Publications (2)

Publication Number Publication Date
JP2006269458A true JP2006269458A (ja) 2006-10-05
JP4682657B2 JP4682657B2 (ja) 2011-05-11

Family

ID=37023574

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005080945A Expired - Fee Related JP4682657B2 (ja) 2005-03-22 2005-03-22 弾性表面波デバイス

Country Status (4)

Country Link
US (1) US7764007B2 (ja)
JP (1) JP4682657B2 (ja)
CN (1) CN100590825C (ja)
WO (1) WO2006100900A1 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008235979A (ja) * 2007-03-16 2008-10-02 Matsushita Electric Ind Co Ltd 弾性表面波フィルタ
JP2009272445A (ja) * 2008-05-08 2009-11-19 Fujitsu Ltd 電子部品装置
JP2010528465A (ja) * 2007-05-21 2010-08-19 エプコス アクチエンゲゼルシャフト 機械的に取り付け可能な接続面を有する部品
JP2013195414A (ja) * 2012-03-23 2013-09-30 Renesas Electronics Corp 半導体装置の測定方法
KR20160020836A (ko) * 2014-08-14 2016-02-24 엘에스엠트론 주식회사 배리어 필름 구조체 및 이를 구비하는 유기전자소자
WO2022249500A1 (ja) * 2021-05-27 2022-12-01 石原ケミカル株式会社 アンダーバリアメタルとソルダー層とを含む構造体及び構造体の製造方法

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101765971B (zh) * 2007-07-30 2013-05-29 株式会社村田制作所 弹性波装置及其制造方法
DE102009013921B3 (de) * 2009-03-19 2010-09-30 Forschungsverbund Berlin E.V. Verfahren zur Herstellung einer Metallisierung für mindestens ein Kontaktpad und Halbleiterwafer mit Metallisierung für mindestens ein Kontaktpad
JP5115578B2 (ja) * 2010-03-26 2013-01-09 Ｔｄｋ株式会社 多層配線板及び多層配線板の製造方法
CN102142428B (zh) * 2011-03-01 2012-11-21 复旦大学 一种适用于铜互连的Ru/WHfN抗铜扩散阻挡层及其制备方法
US8723392B2 (en) * 2011-07-15 2014-05-13 International Business Machines Corporation Saw filter having planar barrier layer and method of making
CN102978621A (zh) * 2012-11-28 2013-03-20 北京中讯四方科技股份有限公司 一种声表面波器件中的铝膜湿法腐蚀方法
JP2014209508A (ja) * 2013-04-16 2014-11-06 住友電気工業株式会社 はんだ付半導体デバイス、実装はんだ付半導体デバイス、はんだ付半導体デバイスの製造方法および実装方法
FR3039704B1 (fr) * 2015-07-28 2017-12-29 Commissariat Energie Atomique Electrode pour structure metal-isolant-metal, capacite de type metal-isolant-metal, et procede de realisation d’une telle electrode et d’une telle capacite.
CN109802643B (zh) * 2018-11-30 2020-09-08 无锡市好达电子股份有限公司 一种辅助显影版图制作方法

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0334431A (ja) * 1989-06-30 1991-02-14 Fuji Xerox Co Ltd 半導体装置の配線方法
JPH04153623A (ja) * 1990-10-18 1992-05-27 Fuji Xerox Co Ltd 配線構造
JPH08307192A (ja) * 1995-04-28 1996-11-22 Mitsumi Electric Co Ltd 表面弾性波デバイス
JPH10165874A (ja) * 1996-12-06 1998-06-23 Ulvac Japan Ltd 成膜対象物の前処理方法、及び洗浄装置
JPH10322159A (ja) * 1997-05-16 1998-12-04 Murata Mfg Co Ltd 弾性表面波装置
JPH11234082A (ja) * 1998-02-13 1999-08-27 Toko Inc 表面弾性波装置
JP2001015540A (ja) * 1999-04-28 2001-01-19 Murata Mfg Co Ltd 電子素子、弾性表面波素子、それらの実装方法、電子部品または弾性表面波装置の製造方法、および、弾性表面波装置
JP2003032071A (ja) * 2001-07-18 2003-01-31 Mitsubishi Electric Corp 弾性表面波デバイス
JP2003174056A (ja) * 2001-12-07 2003-06-20 Murata Mfg Co Ltd 電子部品素子及びその製造方法並びに電子部品装置
JP2003318212A (ja) * 2002-04-26 2003-11-07 Murata Mfg Co Ltd 蒸着リフトオフによるバンプ形成に用いるレジストパターンおよびその形成方法、バンプおよびその形成方法、ならびに弾性表面波素子およびその製造方法
JP2003338514A (ja) * 2002-05-20 2003-11-28 Tdk Corp 超音波接合構造及び方法、並びにそれを用いた電子部品及びその製造方法
JP2003338517A (ja) * 2002-05-17 2003-11-28 Internatl Business Mach Corp <Ibm> 基板上に無鉛はんだ合金を形成する方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1013184A (ja) * 1996-06-19 1998-01-16 Murata Mfg Co Ltd 弾性表面波装置
KR100502222B1 (ko) * 1999-01-29 2005-07-18 마츠시타 덴끼 산교 가부시키가이샤 전자부품의 실장방법 및 그 장치
KR100426897B1 (ko) 2001-08-21 2004-04-30 주식회사 네패스 솔더 터미널 및 그 제조방법

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0334431A (ja) * 1989-06-30 1991-02-14 Fuji Xerox Co Ltd 半導体装置の配線方法
JPH04153623A (ja) * 1990-10-18 1992-05-27 Fuji Xerox Co Ltd 配線構造
JPH08307192A (ja) * 1995-04-28 1996-11-22 Mitsumi Electric Co Ltd 表面弾性波デバイス
JPH10165874A (ja) * 1996-12-06 1998-06-23 Ulvac Japan Ltd 成膜対象物の前処理方法、及び洗浄装置
JPH10322159A (ja) * 1997-05-16 1998-12-04 Murata Mfg Co Ltd 弾性表面波装置
JPH11234082A (ja) * 1998-02-13 1999-08-27 Toko Inc 表面弾性波装置
JP2001015540A (ja) * 1999-04-28 2001-01-19 Murata Mfg Co Ltd 電子素子、弾性表面波素子、それらの実装方法、電子部品または弾性表面波装置の製造方法、および、弾性表面波装置
JP2003032071A (ja) * 2001-07-18 2003-01-31 Mitsubishi Electric Corp 弾性表面波デバイス
JP2003174056A (ja) * 2001-12-07 2003-06-20 Murata Mfg Co Ltd 電子部品素子及びその製造方法並びに電子部品装置
JP2003318212A (ja) * 2002-04-26 2003-11-07 Murata Mfg Co Ltd 蒸着リフトオフによるバンプ形成に用いるレジストパターンおよびその形成方法、バンプおよびその形成方法、ならびに弾性表面波素子およびその製造方法
JP2003338517A (ja) * 2002-05-17 2003-11-28 Internatl Business Mach Corp <Ibm> 基板上に無鉛はんだ合金を形成する方法
JP2003338514A (ja) * 2002-05-20 2003-11-28 Tdk Corp 超音波接合構造及び方法、並びにそれを用いた電子部品及びその製造方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008235979A (ja) * 2007-03-16 2008-10-02 Matsushita Electric Ind Co Ltd 弾性表面波フィルタ
JP2010528465A (ja) * 2007-05-21 2010-08-19 エプコス アクチエンゲゼルシャフト 機械的に取り付け可能な接続面を有する部品
JP2009272445A (ja) * 2008-05-08 2009-11-19 Fujitsu Ltd 電子部品装置
JP2013195414A (ja) * 2012-03-23 2013-09-30 Renesas Electronics Corp 半導体装置の測定方法
KR20160020836A (ko) * 2014-08-14 2016-02-24 엘에스엠트론 주식회사 배리어 필름 구조체 및 이를 구비하는 유기전자소자
KR102345984B1 (ko) 2014-08-14 2021-12-30 에스케이넥실리스 주식회사 배리어 필름 구조체 및 이를 구비하는 유기전자소자
WO2022249500A1 (ja) * 2021-05-27 2022-12-01 石原ケミカル株式会社 アンダーバリアメタルとソルダー層とを含む構造体及び構造体の製造方法

Also Published As

Publication number Publication date
WO2006100900A1 (ja) 2006-09-28
US20090021109A1 (en) 2009-01-22
CN101147250A (zh) 2008-03-19
JP4682657B2 (ja) 2011-05-11
CN100590825C (zh) 2010-02-17
US7764007B2 (en) 2010-07-27

Similar Documents

Publication Publication Date Title
JP4682657B2 (ja) 弾性表面波デバイス
US6426281B1 (en) Method to form bump in bumping technology
US6232212B1 (en) Flip chip bump bonding
JP5118300B2 (ja) 半導体装置及びその製造方法
US6613663B2 (en) Method for forming barrier layers for solder bumps
TWI409892B (zh) 積體電路結構的形成方法
US8163094B1 (en) Method to improve indium bump bonding via indium oxide removal using a multi-step plasma process
JP2007157806A (ja) 半導体装置の製造方法
JP2008218884A (ja) 半導体装置およびその製造方法
JP2012074406A (ja) 半導体装置および半導体装置の製造方法
JP2005039017A (ja) 半導体装置の製造方法および配線基板の製造方法
JP3506686B2 (ja) 半導体装置の製造方法
JP2016039358A (ja) フォトレジスト剥離方法
TW409276B (en) Method of manufacturing semiconductor device
JP2003318212A (ja) 蒸着リフトオフによるバンプ形成に用いるレジストパターンおよびその形成方法、バンプおよびその形成方法、ならびに弾性表面波素子およびその製造方法
JP3825355B2 (ja) バンプ電極を備えている電子部品及びその製造方法
JPS6329940A (ja) 半導体装置の製造方法
TW200411824A (en) Bumping process
JP2006253437A (ja) 半導体装置の製造方法
JPH1013184A (ja) 弾性表面波装置
JP2001332577A (ja) 半導体装置の製造方法
JP2004063729A (ja) 電極構造及びその形成方法
JPH06342796A (ja) 突起電極の形成方法
JP2009049131A (ja) はんだバンプの形成方法
JP3720391B2 (ja) 半導体装置および半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080121

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20080213

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20091126

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100914

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101022

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110111

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110124

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140218

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140218

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees