CN102142428B - 一种适用于铜互连的Ru/WHfN抗铜扩散阻挡层及其制备方法 - Google Patents
一种适用于铜互连的Ru/WHfN抗铜扩散阻挡层及其制备方法 Download PDFInfo
- Publication number
- CN102142428B CN102142428B CN2011100480293A CN201110048029A CN102142428B CN 102142428 B CN102142428 B CN 102142428B CN 2011100480293 A CN2011100480293 A CN 2011100480293A CN 201110048029 A CN201110048029 A CN 201110048029A CN 102142428 B CN102142428 B CN 102142428B
- Authority
- CN
- China
- Prior art keywords
- whfn
- layer
- copper
- double
- barrier layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明属于半导体集成电路制造技术领域，具体涉及一种适用于铜互连的Ru/WHfN抗铜扩散阻挡层及其制备方法。本发明中，抗铜扩散阻挡层采用Ru/WHfN双层结构。由于在WN中加入了Hf，大大提高了WHfN薄膜的结晶温度，使得Ru/WHfN双层阻挡层在750℃高温下退火30分钟后也没有发生铜的扩散。另外，该Ru/WHfN双层阻挡层在方块电阻测试、元素深度剖面图和漏电流测试方面都证明其优于Ru单层阻挡层和Ru/WN双层阻挡层。
Description
技术领域
本发明属于半导体集成电路制造技术领域，具体涉及一种适用于铜互连的抗铜扩散阻挡层及其制备方法。
背景技术
在现代集成电路的铜互连技术中，有效的阻挡层必须既能阻止铜扩散进入介质层，又能改善阻挡层与介质层之间的粘附性[1]。众所周知，在0.13微米的技术节点中，Ta/TaN双层阻挡层已经被成功应用于工业铜互连技术中。然而，随着集成电路最小特征尺寸逐渐缩小到45/32纳米或者更小，Ta/TaN双层阻挡层将面临着很多的问题，比如阻挡层和铜种籽层的等比例缩小将面临严重困难。在各种扩散阻挡层材料中，Ru是最有前途的一种材料[2]，这是因为Ru是一种惰性金属，其电阻率比Ta或TaN低很多，而且Ru与铜的粘附性比较好。然而，Ru单层阻挡层不是非常有效的扩散阻挡层，比如15纳米的Ru薄膜在550℃退火后就无法阻止铜的扩散，5纳米的Ru薄膜在300℃退火后就已经失效[3]。同时，Ru薄膜在二氧化硅和低介电常数材料的表面粘附性也较差[4]。
对于阻止铜扩散的Ru阻挡层，有两种方法可以改善它的性能：一种方法是通过加入诸如N、C、P、Ta、TaN或者WCN来改善Ru薄膜的微结构；另一种方法是以Ru薄膜为基础的双层阻挡层，如Ru/TaN、Ru/WN、Ru/TaCN[5,6]。此外，由难熔金属的氮化物形成的三元化合物阻挡层的性能通常优于难熔金属的氮化物形成的二元化合物阻挡层，这是由于前者的非晶结构和重结晶温度较高[7]。
参考文献：
[1]. S. W. Russell, S. A. Rafalski, R. L. Spreitzer, J. Li, M. Moinpour, F. Moghadam, and T. L. Alford, Thin Solid Films, 262, 154 (1995).
[2]. D. Josell, D. Wheeler, C. Witt, and T. P. Moffat, Electrochem. Solid-State Lett., 6, C143 (2003).
[3]. T. N. Arunagiri, Y. Zhang, O. Chyan, M. El-Bouanani, M. J. Kim, K. H. Chen, C. T. Wu, and L. C. Chen, Appl. Phys. Lett., 86, 083104 (2005).
[4]. R. J. Carter, C. S. HauRiege, T. M. Lu, and S. E. Schulz, Materials, Technology and Reliability for Advanced Interconnects and Low-k Dielectrics—2004, p. 129, Materials Research Society, Warrendale, PA (2004).
[5]. S. H. Kim, H. T. Kim, S. S. Yim, D. J. Lee, K. S. Kim, H. M. Kim, K. B. Kim, and H. Sohn, J. Electrochem. Soc., 155, H589 (2008).
[6]. W. Sari, T. K. Eom, C. W. Jeon, H. Sohn, and S. H. Kim, Electrochem. Solid-State Lett., 12, H248 (2009).
[7]. L. C. Leu, D. P. Norton, L. McElwee-White, and T. J. Anderson, Appl. Phys. A, 94, 691 (2009).。
发明内容
本发明的目的在于提出一种用于铜互连结构的双层阻挡层，并提供该铜互连结构的制备方法，以改善阻挡层的抗铜扩散的性能。
本发明提出的适用于铜互连的抗铜扩散阻挡层，为钌/氮化钨铪（Ru/WHfN）双层结构。
本发明还提供使用上述钌/氮化钨铪（Ru/WHfN）双层阻挡层结构的铜互连的制备方法，具体步骤包括：
采用标准化学清洗硅晶片（100）；
形成第一层绝缘介质；
采用反应共溅射法在第一层绝缘介质上淀积WHfN薄膜；
在WHfN薄膜上磁控溅射淀积Ru薄膜，从而形成Ru/WHfN双层阻挡层；
在Ru/WHfN双层阻挡层上淀积一层金属铜（Cu）薄膜。
进一步地，
1) 所述的第一层绝缘介质为氧化硅，或者为SiOF或SiOCH等低介电常数薄膜。
2) 所述的反应共溅射法中，反应共溅射系统的基压小于4～6×10-5帕。
3) 所述的反应共溅射法中，射频功率和直流功率分别加在W和Hf靶材上，二者大小分别为150～250瓦和40～150瓦，气氛为氮气与氩气，氮气与氩气的流量比为1:5～1:29，淀积压强保持在5～8×10-1帕。
4) 所述的Ru和WHfN双层结构是在相同的溅射室中依次进行的，且没有破坏真空。
6) 所述的Ru层的厚度为2～8纳米，WHfN层的厚度为1～6纳米。
本发明所提出的Ru/WHfN双层阻挡层具有以下优点：
由于在WN中加入了Hf，大大提高了WHfN薄膜的结晶温度，使其在800℃氮气中退火后仍能保持非晶特性，从而改善了Ru/WHfN双层阻挡层在高温退火后抗铜扩散的能力。相反，WN薄膜在700℃退火后就开始结晶，其产生的晶粒边界会导致铜更容易穿过阻挡层发生扩散。在铜/阻挡层/硅、铜/阻挡层/氧化硅/硅的结构中，本发明所提出的Ru/WHfN双层阻挡层通过方块电阻测试、元素深度剖面图和漏电流测试，所表现出的性能均远远优于Ru单层阻挡层和Ru/WN双层阻挡层。
附图说明
图1为本发明所提供的Ru/WHfN双层阻挡层用于集成电路铜互连的前道工艺流程图。
图2为本发明所提供的Ru/WHfN双层阻挡层用于集成电路铜互连的后道工艺流程图。
图3为W、Hf靶材上所加功率为200W、80W的条件下，WHfN薄膜的电阻率随N2/Ar的流量比的变化关系图。插图为N2/Ar流量比为1:14时，所得到的WHfN薄膜的电阻率随W/Hf功率的变化情况。
图4为Cu/Ru/Si、Cu/Ru/WN/Si和Cu/Ru/WHfN/Si样品的方块电阻随退火温度变化的关系图。
图5为Cu/Ru/Si、Cu/Ru/WN/Si和Cu/Ru/WHfN/Si样品在30分钟热退火后的元素深度剖面图。
图6为Cu/Ru/WN/SiO2/Si和Cu/Ru/WHfN/SiO2/Si样品在750℃退火前后的MOS电容的漏电流密度随电场强度变化的关系图。
具体实施方式
（1）Ru/WHfN双层阻挡层用于集成电路铜互连的实施例
下面结合附图与具体实施方式对本发明作进一步详细的说明，在图中，为了方便说明，放大或缩小了层和区域的厚度，所示大小并不代表实际尺寸。尽管这些图并不能完全准确的反映出器件的实际尺寸，但是它们还是完整的反映了区域和组成结构之间的相互位置，特别是组成结构之间的上下和相邻关系。
本发明所提出的新型Ru/WHfN双层阻挡层适用于各种半导体集成电路的铜互连技术中，以下所叙述的是采用本发明提供的制备新型Ru/WHfN抗铜扩散阻挡层的一个实施例。
首先，提供一个硅晶片（100）201，然后采用标准CMOS工艺，完成前道MOS器件的制备，如图1所示，其具体的工艺包括有：1. 采用标准化学清洗硅晶片（100），具体包括有连续的用硫酸和双氧水混合水溶液、标准清洗SC-1、SC-2、稀释的氢氟酸以及去离子水清洗。2.在硅晶片201上采用氧化工艺、薄膜淀积工艺以及光刻工艺和刻蚀工艺形成MOS器件的栅氧化层204、栅电极206和栅极侧墙205。3.采用扩散工艺或者离子注入工艺，形成MOS器件的源区202和漏区203（金属与半导体的接触），从而完成MOS器件的前道制造工艺。
接下来，利用化学气相沉积（CVD）方法淀积氧化硅形成层间隔离层207，并光刻、刻蚀定义出互连通孔位置，然后采用反应共溅射法在第一层绝缘介质上淀积WHfN薄膜208，其溅射系统的基压小于4～6×10-5帕，射频功率和直流功率分别加在W和Hf靶材上，分别为200瓦和40～150瓦，氮气与氩气的流量比为1:5～1:29，淀积压强保持在5～8×10-1帕。然后利用磁控溅射技术或原子层淀积技术在WHfN薄膜208上生长Ru薄膜209，从而形成Ru/WHfN双层阻挡层结构，接着采用磁控溅射或电镀方法形成铜连线210，最后在300～500℃的氮气环境中退火20～50分钟。并用化学机械抛光（CMP）技术平整化晶圆表面,如图2所示。
（2）Ru/WHfN双层阻挡层与Ru单层阻挡层、Ru/WN双层阻挡层的比较实例
从图3可以看出WHfN薄膜的电阻率随着N2/Ar的流量比的减小而减小。由图2中的插图可知，当W靶的功率固定为200W时，随着Hf靶的功率从150W减小到0，所得WHfN薄膜的电阻率从716mW.cm减小到259mW.cm。
为了便于比较，本发明还制作了Cu(50nm)/Ru(10nm)/Si结构和Cu(50nm)/Ru(5nm)/WN(5nm)/Si结构，用来与本发明所述的Cu(50nm)/Ru(5nm)/WHfN（5nm）/Si结构进行比较。退火气氛为氮气，退火时间为30分钟。图4表明了Ru阻挡层在500℃的退火后发生失效，Ru/WN阻挡层在750℃的退火后失效，而Ru/WHfN双层阻挡层则依然完好。
图5为Cu/Ru/Si、Cu/Ru/WN/Si和Cu/Ru/WHfN/Si样品在30分钟热退火后的元素深度剖面图，其中Cu/Ru/Si样品是在500℃下进行退火的，Cu/Ru/WN/Si和Cu/Ru/ WHfN/Si样品在750℃下进行退火的。可以看出Ru/WHfN双层阻挡层在750℃高温退火后仍保持很强的抗铜扩散的能力。
本发明同时还制作了Cu(50nm)/Ru(5nm)/WN(5nm)/SiO2(100nm)/Si和Cu(50nm)/Ru(5nm)/WHfN(5nm)/SiO2(100nm)/Si两种结构的MOS电容，并在750℃退火30分钟。它们的漏电流密度随电场强度的变化如图6所示，表明了Ru/WHfN双层阻挡层在750℃退火前后均表现出非常低的漏电流密度，在2MV/cm时漏电流密度小于10-9A/cm2,而Ru/WN双层阻挡层则导致较大的漏电流密度。
综上所述，在未来的铜互连技术中，Ru/WHfN双层阻挡层是一个非常有前途的选择。
Claims (6)
1.一种适用于铜互连的抗铜扩散阻挡层，其特征在于为Ru/WHfN双层结构，其中，Ru层的厚度为2～8纳米，WHfN层的厚度为1～6纳米。
2.一种适用于铜互连的抗铜扩散阻挡层制备制备方法，其特征在于具体步骤为：
化学清洗硅晶片（100）；
在硅晶片（100）上形成第一层绝缘介质；
采用反应共溅射法在第一层绝缘介质上淀积WHfN薄膜；
在WHfN薄膜上磁控溅射淀积Ru薄膜，从而形成Ru/WHfN双层阻挡层；
在Ru/WHfN双层阻挡层上淀积一层金属铜薄膜。
3.根据权利要求2所述的制备方法，其特征在于，所述的第一层绝缘介质为SiO2，或者为SiOF或SiOCH。
4.根据权利要求3所述的制备方法，其特征在于，所述的反应共溅射法中，反应共溅射系统的基压小于4～6×10-5帕。
5.根据权利要求4所述的制备方法，其特征在于，所述的反应共溅射法中，射频功率和直流功率分别加在W和Hf靶材上，二者大小分别为150～250瓦和40～150瓦，气氛为氮气与氩气，氮气与氩气的流量比为1:5～1:29，淀积压强保持在5～8×10-1帕。
6.根据权利要5所述的制备方法，其特征在于，所述的Ru层的厚度为2～8纳米，WHfN层的厚度为1～6纳米。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2011100480293A CN102142428B (zh) | 2011-03-01 | 2011-03-01 | 一种适用于铜互连的Ru/WHfN抗铜扩散阻挡层及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2011100480293A CN102142428B (zh) | 2011-03-01 | 2011-03-01 | 一种适用于铜互连的Ru/WHfN抗铜扩散阻挡层及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102142428A CN102142428A (zh) | 2011-08-03 |
| CN102142428B true CN102142428B (zh) | 2012-11-21 |
Family
ID=44409825
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2011100480293A Expired - Fee Related CN102142428B (zh) | 2011-03-01 | 2011-03-01 | 一种适用于铜互连的Ru/WHfN抗铜扩散阻挡层及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102142428B (zh) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102768988B (zh) * | 2012-07-25 | 2014-10-15 | 上海华力微电子有限公司 | 一种有效判定铜扩散阻挡层阻挡能力的方法 |
| CN102903699A (zh) * | 2012-10-15 | 2013-01-30 | 复旦大学 | 一种铜互连结构及其制备方法 |
| CN114373714A (zh) * | 2020-10-15 | 2022-04-19 | 长鑫存储技术有限公司 | 半导体结构的制作方法 |
| US11862516B2 (en) | 2020-10-15 | 2024-01-02 | Changxin Memory Technologies, Inc. | Semiconductor structure manufacturing method |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4682657B2 (ja) * | 2005-03-22 | 2011-05-11 | パナソニック株式会社 | 弾性表面波デバイス |
-
2011
- 2011-03-01 CN CN2011100480293A patent/CN102142428B/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| CN102142428A (zh) | 2011-08-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI402887B (zh) | 用以整合具有改良可靠度之超低ｋ介電質之結構與方法 | |
| TWI675436B (zh) | 具有界面襯裡的ｉｃ結構及其形成方法 | |
| CN106356331B (zh) | 钴互连件技术 | |
| TWI270197B (en) | Semiconductor device having ferroelectric capacitor and its manufacture method | |
| US8435891B2 (en) | Converting metal mask to metal-oxide etch stop layer and related semiconductor structure | |
| US10741397B2 (en) | Liner planarization-free process flow for fabricating metallic interconnect structures | |
| JP5889171B2 (ja) | 炭化珪素半導体装置及びその製造方法 | |
| TW201145632A (en) | Memory cell with silicon-containing carbon switching layer and methods for forming the same | |
| TW200915485A (en) | Method of depositing tungsten using plasma-treated tungsten nitride | |
| CN102832199A (zh) | 一种用于铜互连的混合介质抗铜扩散阻挡层及其制造方法 | |
| US11721767B2 (en) | Oxide semiconductor transistor structure in 3-D device and methods of forming the same | |
| CN1976082A (zh) | 基于CuxO的电阻随机可存取存储器及其制备方法 | |
| TWI762064B (zh) | 半導體裝置結構及其製造方法 | |
| CN102142428B (zh) | 一种适用于铜互连的Ru/WHfN抗铜扩散阻挡层及其制备方法 | |
| JP2010272785A (ja) | 半導体装置及びその製造方法 | |
| CN102332425A (zh) | 一种提升铜互连技术中抗电迁移特性的方法 | |
| CN103943551B (zh) | 一种半导体器件的制造方法 | |
| EP3993020A1 (en) | Integrated circuit interconnect structures with ultra-thin metal chalcogenide barrier materials | |
| WO2011134128A1 (zh) | 半导体结构及其制造方法 | |
| CN106683996B (zh) | 金属硅化物及金属硅化物上接触孔的制造方法 | |
| TWI716441B (zh) | 用於製造對於半導體應用的水平環繞式閘極裝置的奈米線的方法 | |
| CN110896063B (zh) | 包括金属粘附和阻挡结构的半导体器件及其形成方法 | |
| US9853025B1 (en) | Thin film metallic resistors formed by surface treatment of insulating layer | |
| CN105244338B (zh) | 用于半导体器件的接触及其形成方法 | |
| TW200419680A (en) | Nitride and polysilicon interface with titanium layer |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20121121 Termination date: 20160301 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |