JP2016039358A - フォトレジスト剥離方法 - Google Patents

フォトレジスト剥離方法 Download PDF

Info

Publication number
JP2016039358A
JP2016039358A JP2014183253A JP2014183253A JP2016039358A JP 2016039358 A JP2016039358 A JP 2016039358A JP 2014183253 A JP2014183253 A JP 2014183253A JP 2014183253 A JP2014183253 A JP 2014183253A JP 2016039358 A JP2016039358 A JP 2016039358A
Authority
JP
Japan
Prior art keywords
bump
semiconductor substrate
layer
patterned photoresist
stripping method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014183253A
Other languages
English (en)
Inventor
政宏 施
Cheng-Hung Shii
政宏 施
國華 楊
Kuo-Hua Yang
國華 楊
翔彬 侯
Hsiang-Pin Hou
翔彬 侯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chipbond Technology Corp
Original Assignee
Chipbond Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chipbond Technology Corp filed Critical Chipbond Technology Corp
Publication of JP2016039358A publication Critical patent/JP2016039358A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H01L2224/02311—Additive methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H01L2224/02313—Subtractive methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H01L2224/02331—Multilayer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/03444—Manufacturing methods by blanket deposition of the material of the bonding area in gaseous form
    • H01L2224/0345—Physical vapour deposition [PVD], e.g. evaporation, or sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/0346—Plating
    • H01L2224/03462—Electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/0346—Plating
    • H01L2224/03464—Electroless plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/0347—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/039—Methods of manufacturing bonding areas involving a specific sequence of method steps
    • H01L2224/03912—Methods of manufacturing bonding areas involving a specific sequence of method steps the bump being used as a mask for patterning the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/039—Methods of manufacturing bonding areas involving a specific sequence of method steps
    • H01L2224/03914—Methods of manufacturing bonding areas involving a specific sequence of method steps the bonding area, e.g. under bump metallisation [UBM], being used as a mask for patterning other parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H01L2224/05008—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body, e.g.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05022—Disposition the internal layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05569—Disposition the external layer being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05575—Plural external layers
    • H01L2224/0558—Plural external layers being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/11444—Manufacturing methods by blanket deposition of the material of the bump connector in gaseous form
    • H01L2224/1145—Physical vapour deposition [PVD], e.g. evaporation, or sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1146—Plating
    • H01L2224/11462—Electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1146—Plating
    • H01L2224/11464—Electroless plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/1181—Cleaning, e.g. oxide removal step, desmearing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13024—Disposition the bump connector being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13083—Three-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Cleaning Or Drying Semiconductors (AREA)
  • Weting (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • ing And Chemical Polishing (AREA)

Abstract

【課題】フォトレジスト剥離方法を提供する。
【解決手段】本発明のフォトレジスト剥離方法は、半導体基板を提供する工程１１、浸漬工程１６及び剥離工程１８を含む。半導体基板は、基板、パット、保護層、バンプ下の金属層、パターン化されたフォトレジスト層及びバンプを更に有する。なお、パターン化されたフォトレジスト層はバンプ下の金属層及びバンプの側面を被覆し、且つパターン化されたフォトレジスト層とバンプの側面との間には第一接合インターフェースが形成されており、パターン化されたフォトレジスト層とバンプ下の金属層との間には第二接合インターフェースが形成されている。浸漬工程では、パターン化されたフォトレジスト層が化学溶液に接触すると、第一接合インターフェースの接合強度が低下する。
【選択図】図１

Description

本発明は、フォトレジスト剥離方法に関する。
従来のバンプ製造工程は、基板上にフォトレジスト層を形成する工程、前記フォトレジスト層に対し露光及び現象を施す工程、前記フォトレジスト層をパターン化する工程、パターン化された前記フォトレジスト層にバンプを鍍金する工程、最後にパターン化された前記フォトレジスト層を除去しバンプの製造工程を完成する工程を含む。フォトレジストを除去する製造工程では、一般的には、前記フォトレジスト層に被覆される前記基板を、フォトレジスト剥離液中に浸漬し、前記フォトレジスト層を膨潤させ破裂させて、前記フォトレジスト層が前記基板から剥離するようにする。
特願２０１１−１３２６８９号公報
しかしながら、前述した従来の技術では、異なる製品毎の要求を考慮するため、製造工程に於いて使用されるフォトレジスト材料及びフォトレジスト剥離液の種類が必ずしも同じではない。従来の技術ではフォトレジストを剥離する工程において、基板をフォトレジスト剥離液に浸漬する時間が超過してしまい、バンプの欠落や前記基板の保護層の損壊を引き起こすことがあった。反対に、前記基板をフォトレジスト剥離液に浸漬する時間が短過ぎ、フォトレジスト層が残留することもあり、バンプの製造工程の歩留まりに影響を与えた。このほか、バンプの製造工程ではバンプには一定の厚さが必要なため、前記フォトレジスト層の厚さもそれに合わせた厚さで塗布する必要があり、フォトレジスト剥離液への浸漬時間が長く、且つフォトレジスト剥離液の使用量も多くなりがちで、環境への負担が大きく、製造コストも増加した。
そこで、本発明者は上記の欠点が改善可能と考え、鋭意検討を重ねた結果、合理的設計で上記の課題を効果的に改善する本発明の提案に到った。
本発明は、上記の問題に鑑みてなされたものであり、その目的は、流体洗浄により、フォトレジストに被覆された半導体基板のフォトレジスト層を半導体基板から剥離し、化学溶液に浸漬する時間を大幅に減少し、化学溶液の用量も減らし、化学溶液に浸漬する時間を短くすることで、半導体基板の構造に影響を与えず、製造上の歩留まりを大幅に向上するフォトレジスト剥離方法を提供することにある。
上述した課題を解決し、目的を達成するために、本発明に係るフォトレジスト剥離方法は、半導体基板を提供する工程と浸漬工程と剥離工程とを含む。半導体基板は、基板、パット、保護層、バンプ下の金属層、パターン化されたフォトレジスト層、及び、バンプを有し、パットが基板の表面に位置しており、保護層が基板及びパットを被覆すると共に開口部を有し、開口部からパットが露出しており、バンプ下の金属層が保護層を被覆し、バンプがバンプ下の金属層の上に設置されていと共に側面を有し、パターン化されたフォトレジスト層がバンプ下の金属層及びバンプの側面を被覆し、パターン化されたフォトレジスト層とバンプの側面との間に第一接合インターフェースが形成されており、パターン化されたフォトレジスト層とバンプ下の金属層との間に第二接合インターフェースが形成されており、第一接合インターフェースが第一接合強度を有し、第二接合インターフェースが第二接合強度を有する。浸漬工程では、半導体基板を化学溶液中に浸漬し、化学溶液とパターン化されたフォトレジスト層とを接触させ、化学溶液が第一接合インターフェースに浸透すると、第一接合インターフェースの第一接合強度が第三接合強度に変化し、第二接合インターフェースの第二接合強度が第四接合強度に変化し、第三接合強度が第一接合強度より小さい。剥離工程では、流体で半導体基板を洗浄し、流体が第三接合強度及び第四接合強度より大きい衝撃力を有し、パターン化されたフォトレジスト層を基板上から剥離し、バンプの側面及びバンプ下の金属層を露出させる。上述の接合強度および衝撃力の単位は［ｋｇｆ］である。
本発明によれば、流体洗浄方式により、パターン化されたフォトレジスト層を剥離し、半導体基板を化学溶液中に浸漬する時間を大幅に短縮し、化学溶液の使用量を減らし、製造コストを削減することができる。また、浸漬時間を短縮することで半導体基板のバンプ或いは他の部材の損壊を防ぎ、製造工程に於いての歩留まりを向上することができる。
本発明の第１実施形態によるフォトレジスト剥離方法を示すフローチャート。 本発明の第１実施形態による半導体基板を示す断面図である。 本発明の第１実施形態による半導体基板を示す断面図である。 本発明の第１実施形態による半導体基板を示す断面図である。 本発明の第１実施形態による半導体基板を示す断面図である。 本発明の第１実施形態による半導体基板を示す断面図である。 本発明の第１実施形態による半導体基板を示す断面図である。 本発明の第１実施形態による半導体基板を示す断面図である。 本発明の第１実施形態による半導体基板を示す断面図である。 本発明の第２実施形態による半導体基板を示す断面図である。 本発明の第２実施形態による半導体基板を示す断面図である。 本発明の第２実施形態による半導体基板を示す断面図である。 本発明の第２実施形態による半導体基板を示す断面図である。 本発明の第２実施形態による半導体基板を示す断面図である。 本発明の第２実施形態による半導体基板を示す断面図である。 本発明の第２実施形態による半導体基板を示す断面図である。 本発明の第２実施形態による半導体基板を示す断面図である。 本発明の第２実施形態による半導体基板を示す断面図である。 本発明の第２実施形態による半導体基板を示す断面図である。 本発明の第３実施形態による半導体基板を示す断面図である。 本発明の第３実施形態による半導体基板を示す断面図である。 本発明の第３実施形態による半導体基板を示す断面図である。 本発明の第３実施形態による半導体基板を示す断面図である。 本発明の第３実施形態による半導体基板を示す断面図である。 本発明の第３実施形態による半導体基板を示す断面図である。 本発明の第３実施形態による半導体基板を示す断面図である。 本発明の第３実施形態による半導体基板を示す断面図である。 本発明の第３実施形態による半導体基板を示す断面図である。 本発明の第３実施形態による半導体基板を示す断面図である。 本発明の第３実施形態による半導体基板を示す断面図である。 本発明の第３実施形態による半導体基板を示す断面図である。 本発明の第３実施形態による半導体基板を示す断面図である。
本発明における好適な実施の形態について、添付図面を参照して説明する。尚、以下に説明する実施の形態は、特許請求の範囲に記載された本発明の内容を限定するものではない。また、以下に説明される構成の全てが、本発明の必須要件であるとは限らない。
（第１実施形態）
図１は本発明の第１実施形態によるフォトレジスト剥離方法１０を示すフローチャートである。「半導体基板を提供する工程１１」では半導体基板１００を提供する。半導体基板１００は基板１１０、パット１２０及び保護層１３０を有し、パット１２０は基板１１０の表面１１１に位置される。保護層１３０は基板１１０及びパット１２０を被覆し、保護層１３０は開口部１３１を有し、開口部１３１からはパット１２０が露出される。パット１２０は銅、アルミニウム、銅合金、或いは他の導電材料から選択される（図１及び図２参照）。
図１及び図３によれば、「バンプ下の金属層を形成する工程１２」では、真空蒸着（Ｖａｃｕｕｍ Ｅｖａｐｏｒａｔｉｏｎ）、スパッタリング、電気鍍金、もしくは無電解鍍金の工程により保護層１３０にバンプ下の金属層１４０を鍍金する。バンプ下の金属層１４０は保護層１３０を被覆すると共にパット１２０に接合される。バンプ下の金属層１４０は多層の金属層の構造であり、粘着層（Ａｄｈｅｓｉｏｎ ｌａｙｅｒ）、拡散隔膜層（Ｄｉｆｆｕｓｉｏｎ ｂａｒｒｉｅｒ ｌａｙｅｒ）、湿潤層（Ｗｅｔｔｉｎｇ ｌａｙｅｒ）、及び抗酸化層（Ｏｘｉｄａｔｉｏｎ ｂａｒｒｉｅｒ ｌａｙｅｒ）を含むが、但し本発明はこれらに限定されない。
図１及び図４によれば、「フォトレジスト層を形成する工程１３」では、バンプ下の金属層１４０上にフォトレジスト層１５０を形成する。フォトレジスト層１５０は塗布及び焼き等の工程によりバンプ下の金属層１４０上に形成される。フォトレジスト層１５０はポジティブ型フォトレジスト（ｐｏｓｉｔｉｖｅ ｐｈｏｔｏｒｅｓｉｓｔ）或いはネガティブ型フォトレジスト（ｎｅｇａｔｉｖｅ ｐｈｏｔｏｒｅｓｉｓｔ）から選択される。
なお、「フォトレジスト層をパターン化する工程１４」では、マスク（ｍａｓｋ）で陰影（ｓｈａｄｅ）をつけ、且つフォトレジスト層１５０に対し露光工程（ｅｘｐｏｓｅ ｐｒｏｃｅｓｓ）を施し、フォトレジスト層１５０の感光領域に化学変化を発生する。次に、現像工程（ｄｅｖｅｌｏｐｉｎｇ ｐｒｏｃｅｓｓ）に於いて、現像液により不要なフォトレジストを除去し、パターン化されたフォトレジスト層１６０を形成する。パターン化されたフォトレジスト層１６０はバンプ下の金属層１４０を被覆すると共にバンプ下の金属層１４０の一部を露出させる。ここでは、パターン化されたフォトレジスト層１６０は高さＨ１を有し、この好ましい実施形態では、パターン化されたフォトレジスト層１６０の高さＨ１は１５０μｍから２００μｍの間である。
図１及び図６によれば、「バンプを形成する工程１５」では真空蒸着、スパッタリング、電気鍍金、無電解鍍金、或いは印刷工程によりパターン化されたフォトレジスト層１６０中にバンプ１７０を形成する。バンプ１７０はバンプ下の金属層１４０に設置されると共にパット１２０と他の基板（図示せず）とを電気的に接続し、且つバンプ１７０は側面１７１及び高さＨ２を有する。また、パターン化されたフォトレジスト層１６０はバンプ１７０の側面１７１を被覆し、バンプ１７０の高さＨ２は１５０μｍ至２００μｍの間である。バンプ１７０は金、銅／ニッケル、銅／ニッケル／金、錫／銀、或いは他の導電金属から選択される。
パターン化されたフォトレジスト層１６０及びバンプ１７０の側面１７１の間には第一接合インターフェースＳ１が形成され、且つパターン化されたフォトレジスト層１６０及びバンプ下の金属層１４０の間には第二接合インターフェースＳ２が形成される。第一接合インターフェースＳ１は第一接合強度を有し、第二接合インターフェースＳ２は第二接合強度を有し、この際第一接合強度及び第二接合強度は共に高いため、パターン化されたフォトレジスト層１６０が半導体基板１００から容易に剥離することはない（図６参照）。
図１及び図７によれば、「浸漬工程１６」では、半導体基板１００を化学溶液中に浸漬し、化学溶液をパターン化されたフォトレジスト層１６０に接触させて化学変化を発生させ、化学溶液が第一接合インターフェースＳ１に浸透すると、第一接合インターフェースＳ１の第一接合強度が第三接合強度に変化する。第二接合インターフェースＳ２の第二接合強度も第四接合強度に変化し、好ましくは、第三接合強度は第一接合強度より小さく、また第四接合強度は第二接合強度より小さい。本発明に係る「浸漬工程１６」では、化学溶液によりパターン化されたフォトレジスト層１６０を剥離する必要はなく、パターン化されたフォトレジスト層１６０とバンプ下の金属層１４０及びバンプ１７０の間の接合強度を低下することで、半導体基板１００を「浸漬工程１６」中で化学溶液に浸漬する時間を大幅に短縮し、化学溶液の用量を減少する。好ましくは、浸漬時間は１分から４０分の間である。
図１及び図７によれば、「洗浄工程１７」に於いて、脱イオン水（ＤＩＷ）或いは超純水（ＵＰＷ）を用いて半導体基板１００を洗浄する。主に基板１１０の裏面１１２に残留する化学溶液を洗浄し、後続の工程では半導体基板１００はマシンアームにより基板１１０の裏面１１２に固定されるが、化学溶液が基板１１０の裏面１１２に残留すると、半導体基板１００が損壊する可能性がある。
なお、図１及び図８によれば、「剥離工程１８」では、ノズル（図示せず）から流体が噴出して半導体基板１００を洗浄する。好ましくは、流体は二相流（ｔｗｏ−ｐｈａｓｅ ｆｌｏｗ）であり、且つ流体は脱イオン水（ＤＩＷ）混合窒素ないしは二酸化炭素から選択される。ノズルから半導体基板１００までの間には０．２センチメートルから１センチメートルの間隔を有し、流体の流量は３ＬＰＭから５ＬＰＭの間である。流体は衝撃力を有し、衝撃力は第三接合強度及び第四接合強度より大きいため、パターン化されたフォトレジスト層１６０は基板１１０から剥離し、バンプ１７０の側面１７１及びバンプ下の金属層１４０が露出される。「浸漬工程１６」では、パターン化されたフォトレジスト層１６０に対し初期処理が施されており、このため流体により半導体基板１００を洗浄する１０秒間から３０秒間の洗浄時間中に、パターン化されたフォトレジスト層１６０は基板１１０から剥離する。
図１に示すように、「乾燥工程１９」に於いてはＩＰＡ乾燥或いはスピンドライ方式により半導体基板１００に残留する水分を除去する。
さらに、図１及び図９によれば、「バンプ下の金属層のエッチング２０」では、バンプ１７０により陰影をつけてバンプ下の金属層１４０に対しエッチングを施し、不要なバンプ下の金属層１４０を除去し、バンプ１７０のバンプ下の金属層１４０のみを留保する。
（第２実施形態）
図１０ないし図１９は本発明の第２実施形態の作成のフローチャートであり、すなわち、１Ｐ２Ｍ製造工程である。第１実施形態との差異は、保護層１３０Ａ及び配線層１８０を更に有し、保護層１３０Ａはバンプ下の金属層１４０が形成される前に保護層１３０に形成され、バンプ下の金属層１４０と基板１１０との間の絶縁状態を確保し、且つ保護層１３０Ａからはパット１２０が露出される点である。本実施形態では、バンプ下の金属層１４０は保護層１３０Ａに形成されると共にパット１２０に電気的に接続される。図１３から図１５によると、配線層１８０はパターン化されたフォトレジスト層１６０Ａがバンプ下の金属層１４０に形成されることで再分布配線層（Ｒｅｄｉｓｔｒｉｂｕｔｉｏｎ Ｌａｙｅｒ）となり、また、配線層１８０がバンプ下の金属層１４０に形成された後、「浸漬工程１６」及び「剥離工程１８」に於いて、パターン化されたフォトレジスト層１６０Ａを剥離する。同様に、図１６ないし図１８によれば、パターン化されたフォトレジスト層１６０の配線層１８０及びバンプ下の金属層１４０にはバンプ１７０が形成され、「浸漬工程１６」及び「剥離工程１７」に於いてパターン化されたフォトレジスト層１６０が剥離される。本実施形態では、パターン化されたフォトレジスト層１６０Ａ及びパターン化されたフォトレジスト層１６０は「浸漬工程１６」及び「剥離工程１８」で剥離されるため、化学溶液の使用量を大幅に減少し、基板上１１０の微小回路の損壊を回避する。
（第３実施形態）
図２０ないし図３２は本発明の第３実施形態の作成のフローチャートであり、すなわち、２Ｐ２Ｍ製造工程である。第１実施形態との差異は、保護層１３０Ａ、配線層１８０、保護層１３０Ｂ、及びバンプ下の金属層１４０Ａを更に有する点である。保護層１３０Ａ及び配線層１８０は第２実施形態と同様に、絶縁層及び再分布配線層である。図２７に示すように、本実施形態では、配線層１８０が形成された後、保護層１３０Ｂが配線層１８０に形成されて配線層１８０を保護し、且つ保護層１３０Ｂからは配線層１８０が露出される。図２８ないし図３１によれば、本実施形態では、バンプ下の金属層１４０Ａが保護層１３０Ａに形成されてバンプ１７０及び保護層１３０Ａの間の粘着層となり、続いて、パターン化されたフォトレジスト層１６０によりバンプ１７０がバンプ下の金属層１４０Ａに形成される。図２４ないし図３０によると、本実施形態では、パターン化されたフォトレジスト層１６０Ａ及びパターン化されたフォトレジスト層１６０により配線層１８０及びバンプ１７０がそれぞれ形成された後、パターン化されたフォトレジスト層１６０Ａ及びパターン化されたフォトレジスト層１６０は共に「浸漬工程１６」及び「剥離工程１７」で剥離される。化学溶液の使用量を大幅に減少し、基板１１０上の微小回路の損壊を防ぐ。
また、３Ｐ３Ｍ、４Ｐ３Ｍ、或いは多Ｐ多Ｍの製造工程では、須らく「浸漬工程１６」及び「剥離工程１７」に於いてパターン化されたフォトレジスト層の剥離が行われ、多Ｐ多Ｍの製造工程にはパターン化されたフォトレジスト層の多様な剥離工程が必要であるため、本発明に係るフォトレジスト剥離方法１０では更に多くの化学溶液の用量を節約し、製造コストを削減しつつ環境汚染も低減する。
従って、本発明は流体洗浄方式によりパターン化されたフォトレジスト層１６０を剥離し、半導体基板１００を化学溶液に浸漬する浸漬時間を大幅に短縮し、化学溶液の使用量を減少して製造コストを削減し、更に浸漬時間が短縮されることで半導体基板１００のバンプ１７０や他の部材の損壊も防止され、製造工程での歩留まりも向上する。
以上、本発明の実施形態について図面を参照して詳述したが、具体的な構成はこの実施形態に限られるものではなく、本発明の要旨を逸脱しない範囲の設計変更等も含まれる。
１０：フォトレジストの剥離方法、
１１：半導体基板を提供する工程、
１２：バンプ下の金属層を形成する工程、
１３：フォトレジスト層を形成する工程、
１４：パターン化されたフォトレジスト層、
１５：バンプを形成する工程、
１６：浸漬工程、
１７：洗浄工程、
１８：剥離工程、
１９：乾燥工程、
２０：バンプ下の金属層のエッチング、
１００：半導体基板、
１１０：基板、
１１１：表面、
１１２：裏面、
１２０：パット、
１３０：保護層、
１３０Ａ：保護層、
１３０Ｂ：保護層、
１３１：開口部、
１４０：バンプ下の金属層、
１４０Ａ：バンプ下の金属層、
１５０：フォトレジスト層、
１６０：パターン化されたフォトレジスト層、
１６０Ａ：パターン化されたフォトレジスト層、
１７０：バンプ、
１７１：側面、
１８０：配線層、
Ｓ１：第一接合インターフェース、
Ｓ２：第二接合インターフェース、
Ｈ１：高さ、
Ｈ２：高さ。

Claims (12)

  1. 基板、パット、保護層、バンプ下の金属層、パターン化されたフォトレジスト層、及び、バンプを有し、前記パットが前記基板の表面に位置しており、前記保護層が前記基板及び前記パットを被覆すると共に開口部を有し、前記開口部から前記パットが露出しており、前記バンプ下の金属層が前記保護層を被覆し、前記バンプが前記バンプ下の金属層の上に設置されていと共に側面を有し、前記パターン化されたフォトレジスト層が前記バンプ下の金属層及び前記バンプの前記側面を被覆し、前記パターン化されたフォトレジスト層と前記バンプの前記側面との間に第一接合インターフェースが形成されており、前記パターン化されたフォトレジスト層と前記バンプ下の金属層との間に第二接合インターフェースが形成されており、前記第一接合インターフェースが第一接合強度を有し、前記第二接合インターフェースが第二接合強度を有する半導体基板を提供する工程と、
    前記半導体基板を化学溶液中に浸漬し、前記化学溶液と前記パターン化されたフォトレジスト層とを接触させ、前記化学溶液が前記第一接合インターフェースに浸透すると、前記第一接合インターフェースの前記第一接合強度が第三接合強度に変化し、前記第二接合インターフェースの前記第二接合強度が第四接合強度に変化し、前記第三接合強度が前記第一接合強度より小さい浸漬工程と、
    流体で前記半導体基板を洗浄し、前記流体が前記第三接合強度及び前記第四接合強度より大きい衝撃力を有し、前記パターン化されたフォトレジスト層を前記基板上から剥離し、前記バンプの前記側面及び前記バンプ下の金属層を露出させる剥離工程と、を含むことを特徴とするフォトレジスト剥離方法。
  2. 前記第四接合強度は前記第二接合強度より小さいことを特徴とする請求項１に記載のフォトレジスト剥離方法。
  3. 前記流体は二相流であることを特徴とする請求項１に記載のフォトレジスト剥離方法。
  4. 前記流体の流量は３ＬＰＭ以上５ＬＰＭ以下であることを特徴とする請求項３に記載のフォトレジスト剥離方法。
  5. 前記剥離工程では、ノズルから前記流体が噴出し、前記ノズルと前記半導体基板との間の間隔は、０．２センチメートル以上１センチメートル以下であることを特徴とする請求項４に記載のフォトレジスト剥離方法。
  6. 前記流体が前記半導体基板を洗浄する時間は、１０秒以上３０秒以下であることを特徴とする請求項５に記載のフォトレジスト剥離方法。
  7. 前記化学溶液中で前記半導体基板を浸漬する時間は、１分以上４０分以下であることを特徴とする、請求項１に記載のフォトレジスト剥離方法。
  8. 前記流体は脱イオン水混合窒素或いは二酸化炭素から選ばれることを特徴とする請求項３に記載のフォトレジスト剥離方法。
  9. 前記バンプの高さは１５０μｍ以上２００μｍ以下であることを特徴とする請求項１に記載のフォトレジスト剥離方法。
  10. 前記パターン化されたフォトレジスト層の高さは５０μｍ以上２００μｍ以下であることを特徴とする請求項１または９の何れか１項に記載のフォトレジスト剥離方法。
  11. 前記剥離工程を行う前に、前記基板の裏面に残留する前記化学溶液を除去する洗浄工程を行うことを特徴とする請求項１に記載のフォトレジスト剥離方法。
  12. 前記剥離工程を行った後に、水分を除去する乾燥工程を行うことを特徴とする請求項１に記載のフォトレジスト剥離方法。
JP2014183253A 2014-08-05 2014-09-09 フォトレジスト剥離方法 Pending JP2016039358A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW103126825 2014-08-05
TW103126825A TWI595332B (zh) 2014-08-05 2014-08-05 光阻剝離方法

Publications (1)

Publication Number Publication Date
JP2016039358A true JP2016039358A (ja) 2016-03-22

Family

ID=54939286

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014183253A Pending JP2016039358A (ja) 2014-08-05 2014-09-09 フォトレジスト剥離方法

Country Status (6)

Country Link
US (1) US9230823B1 (ja)
JP (1) JP2016039358A (ja)
KR (1) KR20160016479A (ja)
CN (1) CN105321807A (ja)
SG (1) SG10201407663TA (ja)
TW (1) TWI595332B (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108198751B (zh) * 2017-12-27 2020-08-04 深圳市华星光电技术有限公司 光阻层剥离方法
CN111834216B (zh) * 2019-04-15 2022-07-15 中国科学院物理研究所 一种制备纳米尺寸金属薄膜图形的方法

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02106040A (ja) * 1988-10-14 1990-04-18 Teru Kyushu Kk 有機被膜の除去方法
JP2000012605A (ja) * 1998-06-18 2000-01-14 World Metal:Kk 半導体チップの電極部の形成方法
JP2000058494A (ja) * 1998-08-06 2000-02-25 Sony Corp 洗浄方法及び洗浄装置
JP2001085456A (ja) * 1999-09-10 2001-03-30 Seiko Epson Corp バンプ形成方法
JP2005191587A (ja) * 1996-01-12 2005-07-14 Tadahiro Omi 洗浄方法
JP2006049713A (ja) * 2004-08-06 2006-02-16 Sekisui Chem Co Ltd レジスト除去方法及びレジスト除去装置
JP2010141251A (ja) * 2008-12-15 2010-06-24 Aqua Science Kk 対象物洗浄方法及び対象物洗浄システム
JP2010524234A (ja) * 2007-04-03 2010-07-15 ラム リサーチ コーポレーション 洗浄液に周期的せん断応力を印加することにより半導体ウエハー表面を洗浄する方法
JP2011171691A (ja) * 2010-01-21 2011-09-01 Tohoku Univ マイクロ・ナノソリッド利用型半導体洗浄システム
JP2012174741A (ja) * 2011-02-17 2012-09-10 Aqua Science Kk 複連ノズル及び当該複連ノズルを備える基板処理装置
JP2014022389A (ja) * 2012-07-12 2014-02-03 Toho Kasei Kk リフトオフ装置およびリフトオフ方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1057080A1 (en) * 1998-02-26 2000-12-06 Alpha Metals, Inc. Resist stripping process
JP3869566B2 (ja) * 1998-11-13 2007-01-17 三菱電機株式会社 フォトレジスト膜除去方法および装置
JP3516446B2 (ja) * 2002-04-26 2004-04-05 東京応化工業株式会社 ホトレジスト剥離方法
EP1879704A2 (en) * 2005-04-15 2008-01-23 Advanced Technology Materials, Inc. Formulations for cleaning ion-implanted photoresist layers from microelectronic devices
KR101319217B1 (ko) * 2006-11-15 2013-10-16 동우 화인켐 주식회사 포토레지스트 박리액 조성물 및 이를 이용하는포토레지스트의 박리방법
KR20080088246A (ko) * 2007-03-29 2008-10-02 삼성전자주식회사 반도체 기판 세정 방법
TWI405052B (zh) * 2007-11-30 2013-08-11 Daxin Materials Corp 光阻清洗劑以及應用其之清洗光阻的方法
TWM352128U (en) * 2008-10-08 2009-03-01 Int Semiconductor Tech Ltd Semiconductor structure having silver bump
US8569897B2 (en) * 2009-09-14 2013-10-29 Taiwan Semiconductor Manufacturing Company, Ltd. Protection layer for preventing UBM layer from chemical attack and oxidation
WO2011072188A2 (en) * 2009-12-11 2011-06-16 Advanced Technology Materials, Inc. Removal of masking material
US9018758B2 (en) * 2010-06-02 2015-04-28 Taiwan Semiconductor Manufacturing Company, Ltd. Cu pillar bump with non-metal sidewall spacer and metal top cap

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02106040A (ja) * 1988-10-14 1990-04-18 Teru Kyushu Kk 有機被膜の除去方法
JP2005191587A (ja) * 1996-01-12 2005-07-14 Tadahiro Omi 洗浄方法
JP2000012605A (ja) * 1998-06-18 2000-01-14 World Metal:Kk 半導体チップの電極部の形成方法
JP2000058494A (ja) * 1998-08-06 2000-02-25 Sony Corp 洗浄方法及び洗浄装置
JP2001085456A (ja) * 1999-09-10 2001-03-30 Seiko Epson Corp バンプ形成方法
JP2006049713A (ja) * 2004-08-06 2006-02-16 Sekisui Chem Co Ltd レジスト除去方法及びレジスト除去装置
JP2010524234A (ja) * 2007-04-03 2010-07-15 ラム リサーチ コーポレーション 洗浄液に周期的せん断応力を印加することにより半導体ウエハー表面を洗浄する方法
JP2010141251A (ja) * 2008-12-15 2010-06-24 Aqua Science Kk 対象物洗浄方法及び対象物洗浄システム
JP2011171691A (ja) * 2010-01-21 2011-09-01 Tohoku Univ マイクロ・ナノソリッド利用型半導体洗浄システム
JP2012174741A (ja) * 2011-02-17 2012-09-10 Aqua Science Kk 複連ノズル及び当該複連ノズルを備える基板処理装置
JP2014022389A (ja) * 2012-07-12 2014-02-03 Toho Kasei Kk リフトオフ装置およびリフトオフ方法

Also Published As

Publication number Publication date
US9230823B1 (en) 2016-01-05
TW201606453A (zh) 2016-02-16
TWI595332B (zh) 2017-08-11
KR20160016479A (ko) 2016-02-15
SG10201407663TA (en) 2016-03-30
CN105321807A (zh) 2016-02-10

Similar Documents

Publication Publication Date Title
KR100714818B1 (ko) 반도체 장치 및 그 제조 방법
JP5296590B2 (ja) 半導体パッケージの製造方法
US9391036B2 (en) Semiconductor device and manufacturing method thereof
JPH02122692A (ja) プリント配線板の加工方法
JP2018107262A (ja) 半導体装置及び半導体装置の製造方法
KR100753006B1 (ko) 기판상의 상호접속부 및 대응하는 상호접속부의 제조 방법
JP2018157051A (ja) バンプ付き配線基板の製造方法
US7468321B2 (en) Application of impressed-current cathodic protection to prevent metal corrosion and oxidation
TWI453806B (zh) Semiconductor device and method for manufacturing semiconductor device
JP2016039358A (ja) フォトレジスト剥離方法
JP2019083250A (ja) 半導体装置及び半導体装置の製造方法
JP4797368B2 (ja) 半導体装置の製造方法
KR100517587B1 (ko) 반도체 장치 및 그 제조 방법
JP5633095B2 (ja) 半導体パッケージの製造方法および半導体パッケージ
TW201133667A (en) Semiconductor chip with stair arrangement bump structures
JP3506686B2 (ja) 半導体装置の製造方法
JP6385202B2 (ja) 半導体装置の製造方法
JPH09321049A (ja) バンプ構造体の製造方法
JP2006120803A (ja) 半導体装置及び半導体装置の製造方法
JPH0637093A (ja) バンプ電極の形成方法
JP2003301293A (ja) 半導体装置の製造方法
JP2006073888A (ja) 半導体装置及びその製造方法
JP4126392B2 (ja) 半導体装置の製造方法
JP2005129665A (ja) 半導体装置およびその製造方法
JP4971960B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20160105