JP5296590B2 - 半導体パッケージの製造方法 - Google Patents

半導体パッケージの製造方法 Download PDF

Info

Publication number
JP5296590B2
JP5296590B2 JP2009081922A JP2009081922A JP5296590B2 JP 5296590 B2 JP5296590 B2 JP 5296590B2 JP 2009081922 A JP2009081922 A JP 2009081922A JP 2009081922 A JP2009081922 A JP 2009081922A JP 5296590 B2 JP5296590 B2 JP 5296590B2
Authority
JP
Japan
Prior art keywords
electrode pad
semiconductor package
insulating film
inorganic insulating
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009081922A
Other languages
English (en)
Other versions
JP2010238702A5 (ja
JP2010238702A (ja
Inventor
規良 清水
昭雄 六川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2009081922A priority Critical patent/JP5296590B2/ja
Priority to US12/749,117 priority patent/US8288875B2/en
Publication of JP2010238702A publication Critical patent/JP2010238702A/ja
Publication of JP2010238702A5 publication Critical patent/JP2010238702A5/ja
Application granted granted Critical
Publication of JP5296590B2 publication Critical patent/JP5296590B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0175—Inorganic, non-metallic layer, e.g. resist or dielectric for printed capacitor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0195—Dielectric or adhesive layers comprising a plurality of layers, e.g. in a multilayer structure
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/099—Coating over pads, e.g. solder resist partly over pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0562—Details of resist
    • H05K2203/0577—Double layer of resist having the same pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452—Solder masks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/388—Improvement of the adhesion between the insulating substrate and the metal by the use of a metallic or inorganic thin film adhesion layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

半導体パッケージおよびその製造技術に関し、特に、プリント基板上に形成された狭ピッチの電極パッドを有する半導体パッケージに適用して有効な技術に関する。
特開２００１−３２６４６６号公報（特許文献１）には、導電パターンが設けられた内層板とビルドアップ樹脂層との間に絶縁性中間層を形成することにより、ビルドアップ樹脂層を補強する技術が開示されている。
特開２００１−３２６４６６号公報
半導体パッケージは、例えば、コアとなるプリント基板（有機基板）と、そのプリント基板の両面または片面に形成されたビルドアップ樹脂層と、そのビルドアップ樹脂層に形成された配線層およびビアとを有しているものである。
図１６、図１７は本発明者らが検討した半導体パッケージを説明するための図であり、その半導体パッケージの要部の断面が示されている。図１６では、ビルドアップ樹脂層１０１上に形成された電極パッド１０２ａと、その電極パッド１０２ａを覆うように、半導体パッケージの最表面層として形成されたソルダレジスト層１０３と、電極パッド１０２ａ上に形成された電極バンプ１０４とを有している。また、図１７では、ビルドアップ樹脂層１０１上に形成された最上の配線層１０２と、その配線層１０２を覆うように形成されたソルダレジスト層１０３とを有している。
このような半導体パッケージでは、例えば、電極バンプ１０４が１５０μｍ程度の狭ピッチとされ、電極パッド１０２ａ間の距離が３０μｍ程度、配線１０２のＬ／Ｓ（ライン・アンド・スペース）が１０μｍ以下とされる場合がある。このようなデザインルールにおいては、電極パッド１０２ａ間でのマイグレーションや、配線１０２間でのマイグレーションが問題となり、半導体パッケージの信頼性に影響を与えてしまう。なお、電極パッド１０２ａ、配線１０２が、例えば銅（Ｃｕ）を主成分として形成されたものであれば、銅イオンによるマイグレーションが問題となる。
例えば、半導体パッケージを高温高湿の環境下で長い期間使用を続けると、図１６に示すように、電極パッド１０２ａ間のソルダレジスト層１０３で絶縁劣化が発生し、さらに進行するとマイグレーションによる短絡に至ってしまう場合がある。また、図１７に示すように、ビルドアップ樹脂層１０１に異物が付着して、導電性の通路ができ、電界の存在で配線１０２間にマイグレーションにより銅イオンが移動し、金属の析出や腐食が起きてしまう場合がある。
また、半導体パッケージにおいては、例えば、ビルドアップ樹脂層１０１と電極パッド１０２ａとの間、電極パッド１０２ａと電極バンプ１０４との間などの層間の密着性（接着性）が問題となり、半導体パッケージの信頼性に影響を与えてしまう。例えば、半導体パッケージを高温高湿の環境下で長い期間使用を続けると、層間で剥離が起こり、層間に水分が進入する場合がある。
本発明の目的は、半導体パッケージの信頼性を向上することのできる技術を提供することにある。
本発明の一実施形態における半導体パッケージの製造方法では、まず、（ａ）電極パッドを有する配線が形成された基板を準備する。次いで、（ｂ）前記電極パッド上にレジスト膜を設ける。次いで、（ｃ）前記（ｂ）工程後に、前記配線および前記レジスト膜を覆うように前記基板上に無機絶縁膜を形成した後、前記レジスト膜を除去し、前記無機絶縁膜から前記電極パッドを露出する。次いで、（ｄ）前記（ｃ）工程後に、前記無機絶縁膜上に、前記電極パッドを露出するソルダレジスト層を形成する。
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、半導体パッケージの信頼性を向上することができる。
本発明の一実施形態における製造工程中の半導体パッケージの要部を模式的に示す断面図である。 図１に続く製造工程中の半導体パッケージの要部を模式的に示す断面図である。 図２に続く製造工程中の半導体パッケージの要部を模式的に示す断面図である。 図３に続く製造工程中の半導体パッケージの要部を模式的に示す断面図である。 図４に続く製造工程中の半導体パッケージの要部を模式的に示す断面図である。 図５に続く製造工程中の半導体パッケージの要部を模式的に示す断面図である。 本発明の一実施形態における半導体装置を模式的に示す断面図である。 本発明の一実施形態の変形例としての半導体パッケージの要部を模式的に示す断面図である。 本発明の一実施形態の変形例としての半導体パッケージの要部を模式的に示す断面図である。 本発明の他の実施形態における製造工程中の半導体パッケージの要部を模式的に示す断面図である。 図１０に続く製造工程中の半導体パッケージの要部を模式的に示す断面図である。 図１１に続く製造工程中の半導体パッケージの要部を模式的に示す断面図である。 本発明の他の実施形態における製造工程中の半導体パッケージの要部を模式的に示す断面図である。 図１３に続く製造工程中の半導体パッケージの要部を模式的に示す断面図である。 図１４に続く製造工程中の半導体パッケージの要部を模式的に示す断面図である。 本発明者らが検討した半導体パッケージを説明するための図である。 本発明者らが検討した半導体パッケージを説明するための図である。
以下、本発明の実施形態を図面に基づいて詳細に説明する。なお、実施形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する場合がある。
（実施形態１）
本実施形態における半導体パッケージの製造方法について、図１〜図６を参照して説明する。図７に示すように、最終形態として半導体パッケージ２０は、例えば、コアとなるプリント基板（基板１Ｓ）と、その基板１Ｓの両面に形成されたビルドアップ樹脂層１と、そのビルドアップ樹脂層１に形成された配線２とを有して構成される。
まず、図１に示すように、電極パッド２ａを有する配線２が形成された基板１Ｓを準備する。図１では、基板１Ｓの最表面層として形成されているビルドアップ樹脂層１を、基板１Ｓとして示している。電極パッド２ａは、例えば、銅（Ｃｕ）を主成分とした導体膜をパターニングして配線２を形成する際に、一体的に形成される。また、ビルドアップ樹脂層１は、例えば、エポキシ樹脂や、プリプレグを用いることができ、絶縁性を有している。
次いで、電極パッド２ａを含めた配線２に対して、粗化処理を施す。この配線２の粗化処理は、後の工程で配線２上に形成する無機絶縁膜との密着性を向上させるために行うものであり、配線２の表面を１〜２μｍ程度の粗さの粗化面とする。Ｃｕを主成分とする配線２の粗化処理としては、黒色酸化処理（ブラックオキサイド）、ＣＺ処理、あるいはネオブラウン処理を適用することができる。
黒色酸化処理では、水酸化ナトリウム、亜塩素酸ナトリウムを主とする溶液に基板１Ｓを浸漬してＣｕ表面を酸化させ、粗化面を形成する。これにより、Ｃｕ表面に針状の酸化膜を設けることで微小な凹凸が形成され、アンカー効果によって表面上に形成する無機絶縁膜の密着性を向上することができる。
ＣＺ処理では、主成分を蟻酸とする溶液を、スプレーによりＣｕ表面に吹き付けてＣｕをエッチングし、粗化面を形成する。また、ネオブラウン処理では、過酸化水素系／硫酸水素系の溶液を用いて、浸漬またはスプレーの処理を行い、Ｃｕ表面をエッチングし、粗化面を形成する。ＣＺ処理、ネオブラウン処理については、Ｃｕの粒界に沿ったエッチング形状となり、アンカー効果によって表面上に形成する無機絶縁膜の密着性を向上することができる。
続いて、配線２を覆うように基板１Ｓ上にレジスト膜４を形成した後、図２に示すように、パターニングによって電極パッド２ａ上にレジスト膜４を残存させる。このレジスト膜４には、例えば、液状の感光性レジストや、ドライフィルムレジスト（ＤＦＲ）が用いられる。本実施形態では、電極パッド２ａ上の一部にレジスト膜４を残存させている。
続いて、図３に示すように、電極パッド２ａを含めた配線２を覆うように基板１Ｓ上に耐水性、密着性に優れた絶縁膜である無機絶縁膜５を形成する。すなわち、基板１Ｓ表面、レジスト膜４表面および配線２表面を被覆するよう、無機絶縁膜５を形成する。無機絶縁膜５は、例えば、プラズマＣＶＤ（Chemical Vapor Deposition）法によって基板１Ｓの全面にコートされた酸化シリコン（例えばＳｉＯ２）である。無機絶縁膜５は粗化面の粗さ以上の厚さとなるようにする。配線２の粗化面（表面）をＲａ＝１〜２μｍ程度の粗さとした場合、無機絶縁膜５の厚さは１〜２μｍ程度とする。粗化面の粗さより薄い場合は、無機絶縁膜５に欠陥が生じ、絶縁が得られなくなってしまい、一方、粗化面の粗さより厚すぎる場合は、狭いピッチ化に対応できなくなってしまう。
なお、無機絶縁膜５は、スパッタ法によっても形成することができる。しかしながら、スパッタ法に対してプラズマＣＶＤ法は、低温での成膜を行うことができること、配線２（例えば銅）と無機絶縁膜５（例えば酸化シリコン）との密着性を向上できること、均一性、付き回り性を向上できることに有効である。
プラズマＣＶＤ法を用いることによって、例えば１００℃程度の低温で無機絶縁膜５を形成することができる。これにより、ビルドアップ樹脂層１や、基板１Ｓのコアとして用いるプリント基板の耐熱温度（例えば１８０℃）以下で、無機絶縁膜５を形成することができる。また、ＣＶＤ用ガスとして、ＴＥＯＳ（テトラエトキシシラン）を用いることによって、電極パッド２ａを含めた配線２の側面や、間隔の狭い配線２間や電極パッド２ａ間であっても、密着性が良い酸化シリコン膜を形成することができる。また、無機絶縁膜５として、窒化シリコン（例えばＳｉＮ）を適用しても良い。窒化シリコン膜は、酸化シリコン膜より耐湿性を向上することができる。
続いて、図４に示すように、リフトオフ法によって、残存しているレジスト膜４を除去すると共に、レジスト膜４上の無機絶縁膜５を除去し、電極パッド２ａを露出する。すなわち、レジスト膜４を除去することによって、レジスト膜４上の無機絶縁膜５を除去し、配線２間に無機絶縁膜５を残存させる。後述するが、この配線２間の無機絶縁膜５によって、配線２間や電極パッド２ａ間のマイグレーションの発生を抑制することができる。
図４に示す工程では、レジスト膜４にＤＦＲを用いている場合、水酸化ナトリウム水溶液あるいはアミン系剥離液によって、レジスト膜４を剥離する。また、レジスト膜４に液状の感光性レジストを用いている場合、溶剤あるいはＯ２アッシングによって、レジスト膜４を剥離する。本実施形態では、図２で示す工程において、電極パッド２ａ上の一部にレジスト膜４を残存させた後、無機絶縁膜５を形成しているので、レジスト膜４を除去することによって、電極パッド２ａを露出する開口部５ａを無機絶縁膜５に形成することとなる。
続いて、電極パッド２ａを含めた配線２を覆うように基板１Ｓ上にソルダレジスト層６を形成した後、図５に示すように、電極パッド２ａを露出するようにソルダレジスト層６をパターニングする。このパターニングされたソルダレジスト層６は、例えばスクリーン印刷によって形成される。本実施形態では、電極パッド２ａを露出し、開口部５ａ（開口径）より小さい開口（開口径）の開口部６ａをソルダレジスト層６に形成する。
ソルダレジスト層６は、例えば、エポキシ系樹脂、変性エポキシ樹脂、あるいはアクリレート系樹脂にシリカや光重合開始剤などを含有させた材料を用いることができ、絶縁性を有している。半導体パッケージ２０の最表面層のソルダレジスト層６は、半田付けの熱温度（２６０℃程度）に耐え、熱、湿度などの環境から回路を保護する性能が、内層のビルドアップ樹脂層１より優れている。
続いて、図６に示すように、電極パッド２ａと電気的に接続される外部電極である電極バンプ７を形成する。具体的には、ソルダレジスト層６の開口部６ａから露出する電極パッド２ａ上に、めっき法によってＮｉ（ニッケル）／Ａｕ（金）あるいはＮｉ／Ｐｄ（パラジウム）／ＡｕのＵＢＭ（Under Barrier Metal）膜８を形成した後、そのＵＢＭ膜８上に半田印刷によって半田バンプから構成される電極バンプ７を形成する。また、電極バンプ７は、ＵＢＭ膜８上に半田ボールを搭載することによって形成しても良い。
このような工程を経ることによって、図７に示すような半導体パッケージ２０を形成することができる。この半導体パッケージ２０は、電極パッド２ａを有する配線２が形成された基板１Ｓと、配線２を覆うように形成され、電極パッド２ａ上に開口部５ａを有する無機絶縁膜５と、配線２および無機絶縁膜５を覆うように形成され、電極パッド２ａ上に開口部５ａより小さい開口の開口部６ａを有するソルダレジスト層６と、開口部６ａ内に設けられ、電極パッド２ａと電気的に接続される外部電極である電極バンプ７（７ａ、７ｂ）とを備えている。
この半導体パッケージ２０に、電極バンプ７ａを介して半導体チップ３０がフリップチップ実装されて半導体装置を構成することができる。半導体チップ３０は、その外部電極である電極バンプ３１が電極バンプ７ａと電気的に接続されて、半導体パッケージ２０に実装されている。半導体チップ３０と半導体パッケージ２０との間には、アンダーフィル樹脂３２が形成されている。また、半導体パッケージ２０において、半導体チップ３０の実装面とは反対の裏面の電極パッド２ａでは、電極バンプ７ｂと電気的に接続された電極ピン２２が形成されている。
また、基板１Ｓはコア基板としてプリント基板を用いており、その両面にビルドアップ樹脂層（絶縁層）１、配線２が形成されており、スルーホール２１によって両面側の配線２は電気的に接続されている。したがって、半導体装置の外部電極となる電極ピン２２は、半導体チップ３０と電気的に接続されていることとなる。この電極ピン２２を介して半導体装置として、例えばマザーボートに実装することができる。また、半導体パッケージ２０の両面に無機絶縁膜５を設けるため、より好適にパッケージ内への水分の浸入を防止でき、半導体パッケージおよび半導体装置の信頼性を向上できる。
なお、図７に示す半導体パッケージ２０では、電極バンプ７ｂと電極ピン２２を接合し、外部接続端子としているが、電極ピン２２を設けず、電極バンプ７ｂ自体を外部接続端子としても良い。また、電極ピン２２および電極バンプ７ｂを設けず、電極パッド２ａ自体を外部接続端子としても良い。
また、本実施の形態では、コア基板としてプリント基板を用いた場合について説明しているが、半導体パッケージとしては、ビルドアップ樹脂層（絶縁層）と配線のみが積層され、コア基板を有さない、コアレスパッケージにも本発明を適用することができる。
図１６、図１７を参照して説明したように、電極パッド１０２ａ、配線１０２を、直接ソルダレジスト層１０３にて覆う構造では、電極パッド１０２ａ間、配線１０２間でマイグレーションが発生した場合、半導体パッケージ（半導体装置）の信頼性に影響がでてしまう。
そこで、本実施形態では、図６に示したように、電極パッド２ａを有する配線２を、無機絶縁膜５によって保護（コート）し、その上にソルダレジスト層６を形成した構造としている。この構造により、ソルダレジスト層６の表面から浸入した水分が、無機絶縁膜５によって遮断され、電極パッド２ａを有する配線２（例えば、銅を主成分としている）への水分の到達を防止することができる。また、配線２間、電極パッド２ａ間に無機絶縁膜５が介在することになるので、マイグレーションの発生を抑制することができる。また、介在させる材料として、無機絶縁膜５（例えば、酸化シリコン、窒化シリコン）を用いているので、配線２および電極パッド２ａとの密着性を向上することができる。このように、本実施形態によれば、信頼性が向上した半導体パッケージ２０を提供することができる。
また、電極パッド２ａを有する配線２を、無機絶縁膜５によってコートし、その上にソルダレジスト層６を形成した構造は、図８、図９に示すような構造も考えられる。図８は、ソルダレジスト層６の開口部６ａ（開口径）より、無機絶縁膜５の開口部５ａ（開口径）が小さく形成された構造である。図９は、電極パッド２ａと同一サイズの開口で、無機絶縁膜５の開口部５ａ（開口径）およびソルダレジスト層６の開口部６ａ（開口径）が形成された構造である。
図８、図９に示す構造おける無機絶縁膜５の開口部５ａは図４を参照して説明した工程で、またソルダレジスト層６の開口部６ａは図５を参照して説明した工程で、その大きさを調整して形成することができる。例えば、図８に示す構造では、図５で示した工程において、電極パッド２ａを露出し、無機絶縁膜５の開口部５ａより大きい開口の開口部６ａをソルダレジスト層６に形成すれば良い。また、図９に示す構造では、図２で示した工程において電極パッド２ａの全面上にレジスト膜４を形成して、図４で示した工程において電極パッド２ａ全面を露出した無機絶縁膜５の開口部５ａを形成する。その後、図５で示した工程において電極パッド２ａを露出し、無機絶縁膜５の開口部５ａと同じ大きさの開口部６ａをソルダレジスト層６に形成すれば良い。
図８に示す構造では、電極パッド２ａは、ソルダレジスト層６と接することなく、無機絶縁膜５によってコートされるので、前述したマイグレーションの抑制がより有効となると考えられる。また、図９に示す構造では、電極パッド２ａがソルダレジスト層６と接してなく、電極パッド２ａと同一サイズの開口部５ａ、６ａからＵＢＭ膜８を介して電極バンプ７が形成されるので、マイグレーションの抑制がより有効であるとともに、電極パッド２ａと電極バンプ７との密着面積が最も大きく、接続強度が高いと考えられる。
これらの構造に対して、前述してきた図６に示す構造は、ソルダレジスト層６の開口部６ａより、無機絶縁膜５の開口部５ａが大きく形成された構造である。図６に示す構造では、図９に示したような無機絶縁膜５の開口部５ａとソルダレジスト層６の開口部６ａの位置合わせが困難な構造であっても、寸法誤差を含ませて形成することができるので、半導体パッケージの製造歩留まりを向上することができる。また、図６に示す構造では、図８に示したように電極パッド２ａと電極バンプ７との間に、無機絶縁膜５が介在することが無いため、電極バンプ７と電極パッド２ａとの密着性低下が生じず、半導体パッケージ２０の信頼性を向上することができる。
（実施形態２）
本実施形態における半導体パッケージの製造方法について、図１０〜図１２を参照して説明する。なお、前記実施形態１と重複する説明は省略する場合がある。
まず、図１を参照して説明した工程と同様に、電極パッド２ａを有する配線２が形成された基板１Ｓを準備した後、電極パッド２ａを含めた配線２に対して、例えば、黒色酸化処理、スプレー処理、あるいはネオブラウン処理による粗化処理を施す。
続いて、図１０に示すように、配線２を覆うように基板１Ｓ上に無機絶縁膜５を形成する。無機絶縁膜５は、例えば、プラズマＣＶＤ法によって基板１Ｓの全面にコートされた酸化シリコン（例えばＳｉＯ２）である。
続いて、無機絶縁膜５を覆うように基板１Ｓ上にソルダレジスト層６を形成した後、図１１に示すように、電極パッド２ａ上のソルダレジスト層６を除去する（パターニングする）。これにより、電極パッド２ａ上の無機絶縁膜５を露出する開口部６ａをソルダレジスト層６に形成する。
続いて、図１２に示すように、残存しているソルダレジスト層６をマスクに、例えば、プラズマエッチングによって電極パッド２ａ上の無機絶縁膜５を除去し、電極パッド２ａを露出する。これにより、電極パッド２ａを露出する開口部５ａを無機絶縁膜５に形成する。ソルダレジスト層６の開口部６ａを基にエッチングされるので、無機絶縁膜５の開口部５ａと開口部６ａとは同じ大きさとなる。
続いて、図９を参照して説明した工程と同様に、電極パッド２ａと電気的に接続される外部電極である電極バンプ７を形成する。具体的には、ソルダレジスト層６の開口部６ａから露出する電極パッド２ａ上に、めっき法によってＮｉ／ＡｕあるいはＮｉ／Ｐｄ／ＡｕのＵＢＭ膜８を形成した後、そのＵＢＭ膜８上に半田印刷によって半田バンプから構成される電極バンプ７を形成する。
本実施形態においても、図９で示したように、電極パッド２ａを有する配線２を、無機絶縁膜５によって保護（コート）し、その上にソルダレジスト層６を形成した構造としている。この構造により、耐水性が向上され、またマイグレーションの発生を抑制することができる。また、介在させる材料として、無機絶縁膜５を用いているので、密着性を向上することができる。このように、本実施形態によれば、半導体パッケージの信頼性を向上することができる。
また、前記実施形態１ではリフトオフ法を用いたが、本実施形態ではソルダレジスト層６をマスクとしたプラズマエッチング（ドライエッチング）によって、無機絶縁膜５に電極パッド２ａを露出する開口部５ａを精度良く形成することができる。また、リフトオフ法では、レジスト膜４を形成、除去する工程が必要であるが、本実施形態では、その工程は不要となる。このため、半導体パッケージの製造コストを低減することができる。
（実施形態３）
本実施形態における半導体パッケージの製造方法について、図１３〜図１５を参照して説明する。なお、前記実施形態１、２と重複する説明は省略する場合がある。
まず、図１を参照して説明した工程と同様に、電極パッド２ａを有する配線２が形成された基板１Ｓを準備した後、電極パッド２ａを含めた配線２に対して、例えば、黒色酸化処理、スプレー処理、あるいはネオブラウン処理による粗化処理を施す。
続いて、図１０を参照して説明した工程と同様に、配線２を覆うように基板１Ｓ上に無機絶縁膜５を形成する。無機絶縁膜５は、例えば、プラズマＣＶＤ法によって基板１Ｓの全面にコートされた酸化シリコン（例えばＳｉＯ２）である。
続いて、無機絶縁膜５を覆うように基板１Ｓ上にレジスト膜９を形成した後、図１３に示すように、電極パッド２ａ上のレジスト膜９を除去する（パターニングする）。これにより、電極パッド２ａ上の無機絶縁膜５を露出する開口部９ａをレジスト膜９に形成する。このレジスト膜９には、例えば、液状の感光性レジストや、ドライフィルムレジスト（ＤＦＲ）が用いられる。
続いて、図１４に示すように、残存しているレジスト膜９をマスクに、例えば、プラズマエッチングによって電極パッド２ａ上の無機絶縁膜５を除去し、電極パッド２ａを露出する。これにより、電極パッド２ａを露出する開口部５ａを無機絶縁膜５に形成する。レジスト膜９の開口部９ａを基にエッチングされるので、無機絶縁膜５の開口部５ａと開口部９ａとは同じ大きさとなる。
続いて、図１５に示すように、残存しているレジスト膜９を除去する。レジスト膜９にＤＦＲを用いている場合、水酸化ナトリウム水溶液あるいはアミン系剥離液によって、レジスト膜９を剥離する。また、レジスト膜９に液状の感光性レジストを用いている場合、溶剤あるいはＯ２アッシングによって、レジスト膜９を剥離する。次いで、配線２を覆うように基板１Ｓ上にソルダレジスト層６を形成した後、電極パッド２ａを露出すると、図１２で示した構造となる。
続いて、図９を参照して説明した工程と同様に、電極パッド２ａと電気的に接続される外部電極である電極バンプ７を形成する。具体的には、ソルダレジスト層６の開口部６ａから露出する電極パッド２ａ上に、めっき法によってＮｉ／ＡｕあるいはＮｉ／Ｐｄ／ＡｕのＵＢＭ膜８を形成した後、そのＵＢＭ膜８上に半田印刷によって半田バンプから構成される電極バンプ７を形成する。
本実施形態においても、図９で示したように、電極パッド２ａを有する配線２を、無機絶縁膜５によって保護（コート）し、その上にソルダレジスト層６を形成した構造としている。この構造により、耐水性が向上され、またマイグレーションの発生を抑制することができる。また、介在させる材料として、無機絶縁膜５を用いているので、密着性を向上することができる。このように、本実施形態によれば、半導体パッケージの信頼性を向上することができる。
また、前記実施形態２では図１２を参照して説明したようにソルダレジスト層６をマスクに、プラズマエッチングによって無機絶縁膜５の開口部５ａを形成するため、ソルダレジスト層６が損傷してしまうが、本実施形態では無機絶縁膜５の開口部５ａを形成した後に、損傷無くソルダレジスト層６を形成している。このため、半導体パッケージの信頼性を向上することができる。
本発明は、半導体パッケージ、特に、プリント基板上に形成された狭ピッチの電極パッドを有する半導体パッケージの製造業に幅広く利用されるものである。
１ ビルドアップ樹脂層
１Ｓ 基板
２ 配線
２ａ 電極パッド
４ レジスト膜
５ 無機絶縁膜
５ａ 開口部（第１開口部）
６ ソルダレジスト層
６ａ 開口部（第２開口部）
７、７ａ、７ｂ 電極バンプ
８ ＵＢＭ膜
９ レジスト膜
９ａ 開口部
２０ 半導体パッケージ
２１ スルーホール
２２ 電極ピン
３０ 半導体チップ
３１ 電極バンプ
３２ アンダーフィル樹脂
１０１ ビルドアップ樹脂層
１０２ 配線
１０２ａ 電極パッド
１０３ ソルダレジスト層
１０４ 電極バンプ

Claims (8)

  1. 以下の工程を含む半導体パッケージの製造方法：
    （ａ）電極パッドを有する配線が形成された基板を準備する工程；
    （ｂ）前記電極パッド上にレジスト膜を設ける工程；
    （ｃ）前記（ｂ）工程後に、前記配線および前記レジスト膜を覆うように前記基板上に無機絶縁膜を形成した後、前記レジスト膜を除去することによって、前記レジスト膜上の前記無機絶縁膜を除去し、前記無機絶縁膜から前記電極パッドを露出する工程；
    （ｄ）前記（ｃ）工程後に、前記無機絶縁膜上に、前記電極パッドを露出するソルダレジスト層を形成する工程。
  2. 更に以下の工程を含む請求項１記載の半導体パッケージの製造方法：
    （ｅ）前記（ａ）工程後、前記（ｂ）工程前に、前記配線に粗化処理を施す工程。
  3. 請求項１または２記載の半導体パッケージの製造方法において、
    前記（ｂ）工程では、前記電極パッド上の一部に前記レジスト膜を設け、
    前記（ｃ）工程では、前記電極パッドを露出する第１開口部を前記無機絶縁膜に形成し、
    前記（ｄ）工程では、前記電極パッドを露出し、前記第１開口部より小さい開口の第２開口部を前記ソルダレジスト層に形成する。
  4. 請求項１または２記載の半導体パッケージの製造方法において、
    前記（ｂ）工程では、前記電極パッド上の一部に前記レジスト膜を設け、
    前記（ｃ）工程では、前記電極パッドを露出する第１開口部を前記無機絶縁膜に形成し、
    前記（ｄ）工程では、前記電極パッドを露出し、前記第１開口部より大きい開口の第２開口部を前記ソルダレジスト層に形成する。
  5. 請求項１〜４のいずれか一項に記載の半導体パッケージの製造方法において、
    前記（ｃ）工程では、前記無機絶縁膜として、酸化シリコン膜または窒化シリコン膜を形成する。
  6. 請求項１〜５のいずれか一項に記載の半導体パッケージの製造方法において、
    前記（ｄ）工程では、樹脂からなる前記ソルダレジスト層を形成する。
  7. 更に以下の工程を含む請求項１〜６のいずれか一項に記載の半導体パッケージの製造方法：
    （ｆ）前記（ｄ）工程後に、前記電極パッドと電気的に接続される外部電極を形成する工程。
  8. 請求項７記載の半導体パッケージの製造方法において、
    前記（ｆ）工程では、前記外部電極として、半田バンプを形成する。
JP2009081922A 2009-03-30 2009-03-30 半導体パッケージの製造方法 Active JP5296590B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2009081922A JP5296590B2 (ja) 2009-03-30 2009-03-30 半導体パッケージの製造方法
US12/749,117 US8288875B2 (en) 2009-03-30 2010-03-29 Method of manufacturing a semiconductor package and semiconductor package having an electrode pad with a small pitch

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009081922A JP5296590B2 (ja) 2009-03-30 2009-03-30 半導体パッケージの製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2013022824A Division JP5633095B2 (ja) 2013-02-08 2013-02-08 半導体パッケージの製造方法および半導体パッケージ

Publications (3)

Publication Number Publication Date
JP2010238702A JP2010238702A (ja) 2010-10-21
JP2010238702A5 JP2010238702A5 (ja) 2012-03-15
JP5296590B2 true JP5296590B2 (ja) 2013-09-25

Family

ID=42783119

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009081922A Active JP5296590B2 (ja) 2009-03-30 2009-03-30 半導体パッケージの製造方法

Country Status (2)

Country Link
US (1) US8288875B2 (ja)
JP (1) JP5296590B2 (ja)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101767108B1 (ko) * 2010-12-15 2017-08-11 삼성전자주식회사 하이브리드 기판을 구비하는 반도체 패키지 및 그 제조방법
US20140318831A1 (en) * 2011-12-12 2014-10-30 Mitsubishi Materials Corporation Power module substrate, power module substrate with heat sink, power module, paste for forming flux component intrusion-preventing layer and method for bonding bonded body
US9224674B2 (en) * 2011-12-15 2015-12-29 Intel Corporation Packaged semiconductor die with bumpless die-package interface for bumpless build-up layer (BBUL) packages
US8653662B2 (en) * 2012-05-02 2014-02-18 International Business Machines Corporation Structure for monitoring stress induced failures in interlevel dielectric layers of solder bump integrated circuits
KR101921258B1 (ko) * 2012-05-09 2018-11-22 삼성전자주식회사 배선 기판 및 이를 포함하는 반도체 패키지
US9646928B2 (en) * 2014-03-13 2017-05-09 Taiwan Semiconductor Manufacturing Company Limited Semiconductor arrangement and formation thereof
TWI533771B (zh) * 2014-07-17 2016-05-11 矽品精密工業股份有限公司 無核心層封裝基板及其製法
US10325853B2 (en) * 2014-12-03 2019-06-18 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming semiconductor packages having through package vias
JP6510884B2 (ja) * 2015-05-19 2019-05-08 新光電気工業株式会社 配線基板及びその製造方法と電子部品装置
US20170338204A1 (en) * 2016-05-17 2017-11-23 Taiwan Semiconductor Manufacturing Company, Ltd. Device and Method for UBM/RDL Routing
JP6562467B2 (ja) 2016-06-21 2019-08-21 サムスン エレクトロニクス カンパニー リミテッド ファン−アウト半導体パッケージ
JP6867905B2 (ja) * 2017-07-18 2021-05-12 新光電気工業株式会社 配線基板、半導体装置、及び配線基板の製造方法
JP7172211B2 (ja) 2017-07-28 2022-11-16 Tdk株式会社 導電性基板、電子装置及び表示装置
US10892213B2 (en) 2018-12-28 2021-01-12 Advanced Semiconductor Engineering, Inc. Wiring structure and method for manufacturing the same
US10790241B2 (en) 2019-02-28 2020-09-29 Advanced Semiconductor Engineering, Inc. Wiring structure and method for manufacturing the same
FI130166B (en) * 2019-03-08 2023-03-23 Picosun Oy Solder mask
US10978417B2 (en) 2019-04-29 2021-04-13 Advanced Semiconductor Engineering, Inc. Wiring structure and method for manufacturing the same
US11069605B2 (en) 2019-04-30 2021-07-20 Advanced Semiconductor Engineering, Inc. Wiring structure having low and high density stacked structures
US10903169B2 (en) 2019-04-30 2021-01-26 Advanced Semiconductor Engineering, Inc. Conductive structure and wiring structure including the same
US10861780B1 (en) 2019-05-13 2020-12-08 Advanced Semiconductor Engineering, Inc. Wiring structure and method for manufacturing the same

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001326466A (ja) 2000-05-12 2001-11-22 Toshiba Chem Corp プリント配線板およびプリント配線板の製造方法
JP2003188313A (ja) * 2001-12-20 2003-07-04 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP4243117B2 (ja) * 2002-08-27 2009-03-25 新光電気工業株式会社 半導体パッケージとその製造方法および半導体装置
JP2005086071A (ja) * 2003-09-10 2005-03-31 Hitachi Chem Co Ltd 多層配線基板、半導体チップ搭載基板及び半導体パッケージ、並びにそれらの製造方法
JP2005327932A (ja) * 2004-05-14 2005-11-24 Shinko Electric Ind Co Ltd 多層配線基板及びその製造方法
JP5118300B2 (ja) * 2005-12-20 2013-01-16 富士通セミコンダクター株式会社 半導体装置及びその製造方法
JP4582004B2 (ja) * 2006-01-13 2010-11-17 セイコーエプソン株式会社 発光装置および電子機器
JP4765947B2 (ja) * 2007-01-25 2011-09-07 カシオ計算機株式会社 半導体装置およびその製造方法
US8749065B2 (en) 2007-01-25 2014-06-10 Tera Probe, Inc. Semiconductor device comprising electromigration prevention film and manufacturing method thereof
JP5000540B2 (ja) * 2008-01-31 2012-08-15 新光電気工業株式会社 スイッチング機能付配線基板
JP4431628B1 (ja) * 2008-06-05 2010-03-17 新光電気工業株式会社 半導体装置及びその製造方法

Also Published As

Publication number Publication date
US8288875B2 (en) 2012-10-16
US20100244280A1 (en) 2010-09-30
JP2010238702A (ja) 2010-10-21

Similar Documents

Publication Publication Date Title
JP5296590B2 (ja) 半導体パッケージの製造方法
US9024207B2 (en) Method of manufacturing a wiring board having pads highly resistant to peeling
US8610268B2 (en) Semiconductor element, semiconductor element mounted board, and method of manufacturing semiconductor element
TWI680701B (zh) 配線基板及其製造方法
WO2009084301A1 (ja) インターポーザー及びインターポーザーの製造方法
TW200832641A (en) Semiconductor device having projecting electrode formed by electrolytic plating, and manufacturing method thereof
US9232644B2 (en) Wiring substrate
KR20080085380A (ko) 재배선층을 구비하는 반도체 패키지 및 그의 제조방법
JP5385452B2 (ja) 半導体装置の製造方法
JP2018107262A (ja) 半導体装置及び半導体装置の製造方法
JP5165190B2 (ja) 半導体装置及びその製造方法
KR100752106B1 (ko) 반도체 장치 및 그 제조 방법
JP4061506B2 (ja) 半導体装置の製造方法
JP2006351766A (ja) 半導体装置及びその製造方法
JP2011014644A (ja) 配線基板およびその製造方法
JP5633095B2 (ja) 半導体パッケージの製造方法および半導体パッケージ
JP2005039017A (ja) 半導体装置の製造方法および配線基板の製造方法
JP3808365B2 (ja) 半導体装置およびその製造方法
JP2013207183A (ja) 電子装置及びその製造方法
JP2011035296A (ja) 半導体パッケージ及びその製造方法、並びに電子装置
JP2010067888A (ja) 配線基板及びその製造方法
KR101070923B1 (ko) 반도체 기판의 제조방법
JP2006120803A (ja) 半導体装置及び半導体装置の製造方法
JP2007258354A (ja) 半導体装置の製造方法
JP5315447B2 (ja) 配線基板及びその製造方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120130

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120130

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120705

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120710

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120904

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121211

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130208

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130604

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130613

R150 Certificate of patent or registration of utility model

Ref document number: 5296590

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150