JP2005039017A - 半導体装置の製造方法および配線基板の製造方法 - Google Patents

半導体装置の製造方法および配線基板の製造方法 Download PDF

Info

Publication number
JP2005039017A
JP2005039017A JP2003199382A JP2003199382A JP2005039017A JP 2005039017 A JP2005039017 A JP 2005039017A JP 2003199382 A JP2003199382 A JP 2003199382A JP 2003199382 A JP2003199382 A JP 2003199382A JP 2005039017 A JP2005039017 A JP 2005039017A
Authority
JP
Japan
Prior art keywords
film
temperature
organic insulating
polyimide resin
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003199382A
Other languages
English (en)
Inventor
Hiroyuki Tenmyo
浩之 天明
Hiroshi Koyama
洋 小山
Naoya Isada
尚哉 諫田
Yasunori Narizuka
康則 成塚
Seiji Kishimoto
清治 岸本
Yuji Yamashita
勇司 山下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Maxell Ltd
Original Assignee
Hitachi Ltd
Hitachi Maxell Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, Hitachi Maxell Ltd filed Critical Hitachi Ltd
Priority to JP2003199382A priority Critical patent/JP2005039017A/ja
Publication of JP2005039017A publication Critical patent/JP2005039017A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】ウエハレベルCSPの製造工程で生じる有機絶縁膜からのガス発生を抑制する。
【解決手段】Cu配線2を挟む2層の絶縁膜(感光性ポリイミド樹脂膜5および最上層保護膜12)を共に感光性ポリイミド樹脂系の絶縁材料で構成し、最上層保護膜12は、下層の感光性ポリイミド樹脂膜5よりも低温で硬化する材料(低温硬化型樹脂)を使用し、硬化時の温度が、下層の感光性ポリイミド樹脂膜5を硬化させる際の温度を超えないようにする。これにより、最上層保護膜12を硬化させる際に下層の感光性ポリイミド樹脂膜5からのガス発生が抑制されるので、Cu配線2と感光性ポリイミド樹脂膜5との界面にガスが溜まって膨れを引き起こす不良を低減できる。
【選択図】 図3

Description

【0001】
【発明の属する技術分野】
本発明は、半導体装置の製造技術および配線基板の製造技術に関し、例えば、ウエハ状態でパッケージング工程を完了する、いわゆるウエハレベルCSP(WCSP)の製造に適用して有効な技術に関する。
【0002】
【従来の技術】
パッケージプロセス(後工程)をウエハプロセス(前工程)と一体化し、ウエハ状態でパッケージング工程を完了する方式、いわゆるウエハレベル(Wafer Level)CSPと呼ばれる技術は、ウエハプロセスを応用してパッケージプロセスまでを処理するために、ウエハから切断したチップ毎にパッケージプロセス(後工程)を処理する従来方法に比べて工程数を大幅に低減することができるという利点がある。
【0003】
上記ウエハレベルCSPは、ボンディングパッドのピッチを半田バンプのピッチに変換するインターポーザと呼ばれるCSP内部の配線層を、ウエハ上に形成した再配線によって代用しているため、上記した工程数の低減と相俟って、CSPの製造コストを低減することができるものと期待されている。
【0004】
ウエハレベルCSPについては、特開2000−91339号公報(特許文献1)、特開2000−138245号公報(特許文献2)、特開2000−216253号公報(特許文献3)などに記載がある。
【0005】
特開平5−29765号公報(特許文献4)は、セラミック多層配線基板とその製造技術を開示している。この文献に記載されたセラミック多層配線基板は、第1絶縁層とその上層の表面配線導体層との間に、第1絶縁層の焼成温度と同じか若しくは低い温度で別異の時期に焼結される第2の絶縁層を設けた積層構造で構成されている。この積層構造は、第1絶縁層上に、この第1絶縁層の焼成温度と同じか若しくは低い温度で焼結する絶縁物を材料とする絶縁ペーストを積層して焼成し、第2の絶縁層を形成することによって得られる。これによれば、焼成時などに発生するガスの熱膨張に起因する亀裂ないし空隙によってリークパスが発生した場合でも、第1絶縁層と別異の時期に焼結される第2の絶縁層によってリークバスの連通が阻止されるので、絶縁劣化による絶縁破壊を未然に回避することができる。
【0006】
特開平5−145233号公報(特許文献5)は、所定の回路パターンを備えたポリイミド絶縁層をセラミックベース上に順次積層する薄膜多層回路基板を製造するに際し、セラミックベースの最も近い中間層に形成される絶縁層と、中間層の上層部分に設けられる表面層と、表面層よりもさらに上層部分に設けられる絶縁層のキュア温度をそれぞれ段階的に変化させることによって、表面層回路パターンの金属拡散に起因する障害、部品実装時におけるクラックあるいはパターンの膨れなどの障害を回避する技術を開示している。
【0007】
特開2001−352177号公報(特許文献6)は、基板上に有機樹脂からなる複数の絶縁フィルム層を間に絶縁性接着剤層を介して積層した絶縁層と配線導体層とを形成した多層配線基板において、絶縁性接着剤層のガラス転移温度を基板側の最下層に対し、最上層を低くした多層配線基板を開示している。これによれば、複数の絶縁フィルム層を順次積層して加熱加圧接着していく際に、加熱温度を調整することにより、先に接着した下層の絶縁性接着剤層中の硬化重合未反応残留成分や分解成分の発生を抑制できるので、絶縁層や配線導体層の膨れの発生を無くすことができる。
【0008】
【特許文献1】
特開2000−91339号公報
【0009】
【特許文献2】
特開2000−138245号公報
【0010】
【特許文献3】
特開2000−216253号公報
【0011】
【特許文献4】
特開平5−29765号公報
【0012】
【特許文献5】
特開平5−145233号公報
【0013】
【特許文献6】
特開2001−352177号公報
【0014】
【発明が解決しようとする課題】
ウエハレベルCSPの製造工程では、通常のウエハプロセスが完了したウエハ上に再配線を形成し、この再配線を介してボンディングパッドと半田バンプとを電気的に接続する。
【0015】
再配線を形成するには、まずウエハプロセスが完了したウエハ上に第1の絶縁膜を形成し、続いてその一部を除去することによってボンディングパッドの表面を露出させる。次に、第1の絶縁膜上にメッキやスパッタリング法でCu膜を堆積して再配線を形成する。次に、再配線を保護する第2の絶縁膜を形成し、続いてその一部を除去することによって、再配線の一部を露出させた後、そこに半田バンプを接続する。
【0016】
このように、ウエハレベルCSPの製造工程では、再配線の上下の絶縁膜(第1の絶縁膜、第2の絶縁膜)を加工する工程を伴うことから、第1および第2の絶縁膜材料として、感光性を有する有機樹脂を使用することによって、フォトリソグラフィ工程の簡略化を図っている。
【0017】
ところが、上記のような有機樹脂を使用した場合は、有機樹脂中に含まれるガスの発生が問題となる。すなわち、ウエハプロセスが完了したウエハ上に第1の有機樹脂膜を塗布してベーク処理を行った後、その上部に再配線を形成し、続いて再配線の上部に第2の有機樹脂膜を塗布してベーク処理を行うと、第1の有機樹脂膜中に残留していた物質が分解してガス成分を発する。ところが、第1の有機樹脂膜の表面は、再配線や第2の有機樹脂膜で覆われているために、このガスが外部に抜けることができず、再配線と有機樹脂膜との界面に溜まって膨れを引き起こす結果、ウエハが不良品となってしまう。
【0018】
また、多層配線基板の製造工程においても、配線間の層間絶縁膜を構成する有機絶縁材料中に含まれるガスの発生が問題となる。すなわち、多層配線基板の製造工程では、基板上に絶縁膜と配線とを交互に積層しながら多層配線を形成していくが、例えばn層目の絶縁膜の上に配線を形成し、続いてこの配線の上部にn+1層目の絶縁膜材料を塗布してベーク処理を行うと、n層目の絶縁膜中に残留していた物質が分解してガス成分を発する。ところが、n層目の絶縁膜の表面は、配線やn+1層目の絶縁膜で覆われているために、このガスが外部に抜けることができず、配線と絶縁膜との界面に溜まって膨れを引き起こす結果、基板が不良品となってしまう。
【0019】
このような現象は、上記配線がグランド層である場合、n層目の絶縁膜の表面の大部分を覆ってしまうために特に起こりやすい。そこで、グランド層に微小なガス抜き穴を多数設ける対策も考えられるが、製造工程や検査工程が煩雑となるので、配線基板の製造コストが上昇してしまう。
【0020】
本発明の目的は、ウエハレベルCSPの製造工程で生じる有機絶縁膜からのガス発生を抑制することによって、ウエハレベルCSPの製造歩留まりを向上させる技術を提供することにある。
【0021】
本発明の他の目的は、配線基板の製造工程で生じる有機絶縁膜からのガス発生を抑制することによって、配線基板の製造歩留まりを向上させる技術を提供することにある。
【0022】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【0023】
【課題を解決するための手段】
本願において開示される発明のうち代表的なものの概要を簡単に説明すれば次の通りである。
【0024】
本発明による半導体装置の製造方法は、以下の工程を有する:
(a)半導体基板の主面上に、複数の半導体素子、複数の配線および前記複数の配線の一部によって構成された複数の内部接続端子を形成する工程、
(b)前記複数の配線の上部に無機絶縁膜を形成し、前記無機絶縁膜の表面に前記複数の内部接続端子を露出する工程、
(c)前記無機絶縁膜の上部に第1の温度で第1の有機絶縁膜を形成し、前記第1の有機絶縁膜の表面に前記複数の内部接続端子を露出する工程、
(d)前記第1の有機絶縁膜の上部に、それぞれの一端が前記内部接続端子に接続され、他端が外部接続端子を構成する複数の再配線を形成する工程、
(e)前記再配線の上部に前記第1の温度以下の第2の温度で第2の有機絶縁膜を形成し、前記第2の有機絶縁膜の表面に複数の前記外部接続端子を露出する工程、
(f)前記工程(e)の後、前記複数の外部接続端子のそれぞれに、前記第1の温度以下の第3の温度で電極を接続する工程。
【0025】
また、本発明による配線基板の製造方法は、ベース基板上に2層以上の有機絶縁膜と1層以上の配線とを交互に積層して形成する際、前記2層以上の有機絶縁膜のそれぞれを、先に形成した下層の有機絶縁膜の形成温度以下の温度で形成するものである。
【0026】
上記した手段によれば、上層の有機絶縁膜を形成する際に、下層の有機絶縁膜の発生するガスの量を有効に低減することが可能となる。
【0027】
【発明の実施の形態】
以下、本発明の実施の形態を図面を用いて詳述する。なお、実施の形態を説明するための全図において同一機能を有するものは同一の符号を付し、その繰り返しの説明は原則として省略する。
【0028】
(実施の形態1)
図1は、本実施の形態1の半導体装置であるウエハプロセスを応用して形成したCSP、いわゆるウエハレベルCSP(以下、WCSPと略記する)の完成状態を示す斜視図、図2は、WCSPのCu配線(再配線)およびボンディングパッドを示す斜視図、図3は、WCSPの要部拡大断面図である。
【0029】
本実施の形態1のWCSPは、単結晶シリコンからなる半導体チップ(以下、単にチップという)1B、このチップ1Bの主面に形成されたLSI(最上層配線4とボンディングパッドBPのみ図示)、チップ1Bの最上層に形成された複数個の半田バンプ14、ボンディングパッドBPと半田バンプ14とを接続するCu配線2などによって構成されている。
【0030】
上記最上層配線4の上部は、ボンディングパッドBPの上部を除き、表面保護膜3で覆われており、この表面保護膜3の上部は、感光性ポリイミド樹脂膜(有機パッシベーション膜)5で覆われている。
【0031】
上記感光性ポリイミド樹脂膜5の表面には、Cu配線2が形成されている。Cu配線2は、その一端部が感光性ポリイミド樹脂膜5に形成された開孔6を通じてボンディングパッドBPに接続されており、他端部はバンプランド2Aを構成している。そして、バンプランド2Aの表面には、WCSPの外部接続端子を構成する半田バンプ14が接続されている。
【0032】
上記Cu配線2の上部は、バンプランド2Aの上部を除き、最上層保護膜12で覆われている。この最上層保護膜12は、感光性ポリイミド樹脂で構成されているが、下層の感光性ポリイミド樹脂膜5が高温硬化型樹脂で構成されているのに対し、低温硬化型樹脂で構成されている。
【0033】
次に、上記のように構成されたWCSPの製造方法を図面に従って工程順に説明する。図4は、製造工程の全体フロー図である。
【0034】
WCSPを製造するには、まず、図5に示すような単結晶シリコンからなる半導体ウエハ(以下、ウエハという)1を用意し、その主面に区画された複数のチップ領域1Aに周知のウエハプロセスを適用してLSIを形成する。
【0035】
図6は、上記ウエハ1の各チップ領域1Aに最上層配線4を形成し、続いて最上層配線4の上部に表面保護膜3を形成した後、フォトレジスト膜をマスクにしたドライエッチングで表面保護膜3の一部を除去することによって、ボンディングパッドBPを形成したチップ領域1Aの断面を示している。なお、最上層配線4よりも下層の配線や半導体素子の図示は省略してある。
【0036】
上記最上層配線4は、スパッタリング法で堆積したアルミニウム(Al)合金膜をパターニングして形成する。また、最上層配線4を覆う表面保護膜3は、窒化シリコン膜をプラズマCVD法で堆積して形成する。表面保護膜3は、プラズマCVD法で堆積した酸化シリコン膜と窒化シリコン膜の積層膜で構成することもできる。
【0037】
次に、ボンディングパッドBPにプローブ(図示せず)を当てて各チップ領域1Aの良、不良を判別する試験(ウエハ検査およびプローブ検査)を行った後、図7に示すように、表面保護膜3の上部に回転塗布法で膜厚35μm程度の感光性ポリイミド樹脂膜5を形成し、プリベークを行う。続いて、ボンディングパッドBPの上部以外の領域の感光性ポリイミド樹脂膜5を露光およびベークして半硬化させた後、図8に示すように、感光性ポリイミド樹脂膜5の非露光(未硬化)部分を現像して除去することにより、ボンディングパッドBPの上部に開孔6を形成する。その後、高温ベーク処理を行なって、半硬化の感光性ポリイミド樹脂膜5を完全硬化させる。
【0038】
上記感光性ポリイミド樹脂膜5のベーク条件は、例えば次の通りである。まず、表面保護膜3の上部に感光性ポリイミド樹脂膜5を塗布した後、ホットプレート上で90℃、4分のプリベークを行い、膜中の溶剤を除去する。次に、ボンディングパッドBPの上部以外の領域の感光性ポリイミド樹脂膜5を露光した後、ホットプレート上で105℃、1分のベークを行い、ポリイミド樹脂の光架橋反応を促進させる。
【0039】
次に、非露光(未硬化)部分、すなわちボンディングパッドBPの上部の膜を現像処理によって除去した後、膜中に残留する溶剤成分などを除去するためのベークを行う。このベークは、温度が低いホットプレートから高いホットプレートへウエハ1を順番に移しながら行う。具体的には、例えば図9に示すように、145℃、175℃、225℃で各3分のベークを行う。このベーク処理により、ポリイミド樹脂の架橋反応が促進されると共に、感光基の分解も始まる。続いて、ウエハ1をベーク炉に移し、酸素濃度20ppm以下の窒素雰囲気中、例えば図10の実線で示す時間−温度条件(最高温度:300℃〜350℃)でベークを行うことにより、感光性ポリイミド樹脂膜5を完全硬化させる。なお、図中の破線で示した最終工程最高温度は、WCSPの最終工程でバンプランド2Aの表面に半田バンプ14を接続する際の半田リフロー温度を示している。
【0040】
次に、ウエハ1の表面をスパッタエッチングすることによって、ボンディングパッドBPの表面の自然酸化膜を除去する。なお、有機物による汚染が懸念される場合には、スパッタエッチングに先立って酸素アッシングを行うことが好ましい。また、スパッタエッチングを過剰に行なうと、感光性ポリイミド樹脂膜5の絶縁性が阻害されるので、この点に留意する必要がある。
【0041】
スパッタエッチング量を最適化するには、例えばスパッタエッチングを行った後に2つのボンディングパッドBPにプローブを当てて両者間の抵抗値を測定し、あらかじめ測定しておいた基準値と比較する。ここで、スパッタエッチング量が不足と判断された場合には、スパッタエッチングの電力を上げ、時間を長くするなどの対策を行って同様な工程を繰り返す。他方、スパッタエッチング量が過剰と判断された場合には、次の工程でシード層7を形成した後、酸素アッシングを行い、膜の絶縁性を回復させる。
【0042】
次に、図11に示すように、ボンディングパッドBPの表面を含む感光性ポリイミド樹脂膜5の上部にシード層7を形成する。シード層7は、例えばスパッタリング法で堆積した膜厚50nm〜150nm程度のCr(クロム)膜および膜厚0.1μm〜0.7μm程度のCu膜で構成する。シード層7は、スパッタリング法の他、蒸着法、無電解メッキ法、CVD法などで形成することもできるが、ここでは、感光性ポリイミド樹脂膜5との接着強度が大きいスパッタリング法を用いる。
【0043】
上記Cr膜は、シード層7と下層の感光性ポリイミド樹脂膜5との接着を確保するための接着層であり、その膜厚は、接着を確保できる範囲であれば薄くても構わない。Cr膜の膜厚は、スパッタエッチングの条件や成膜条件、膜質などによっても変動する。また、Cr膜に代えてチタン(Ti)膜やチタン/白金(Pt)積層膜、タングステン(W)膜などを使用してもよい。
【0044】
一方、Cu膜の膜厚は、次の工程でシード層7の表面にメッキ法で形成するメタル膜の膜厚ばらつきが生じない最小限の膜厚にとどめることが好ましく、メッキの前処理として行なう酸洗浄工程などでの膜減り量も考慮に入れた上で膜厚を決定する。Cu膜の膜厚を必要以上に厚くした場合、例えば1μmを超えるような厚い膜厚にした場合は、スパッタ時間が長くなって生産効率が低下するという問題に加え、後の工程でシード層7の一部をウェットエッチングで除去する際に長時間のエッチングが避けられず、その結果としてCu配線2のサイドエッチングが大きくなってパターンが変形する。
【0045】
次に、図12に示すように、Cu配線形成領域を除いた領域のシード層7をフォトレジスト膜8で覆った後、電解メッキ法を用いてシード層7の表面にメタル膜9を成長させる。メタル膜9は、例えば膜厚3μm〜15μm程度のCu膜と膜厚2μm〜5μm程度のNi(ニッケル)膜とで構成する。
【0046】
上記Cu膜は、例えば硫酸/硫酸銅メッキ液を用い、界面活性剤による洗浄および水洗、希硫酸による洗浄および水洗を行った後、シード層7を陰極に接続し、リンを含有するCu板を陽極に接続して形成する。また、半田拡散防止膜であるNi膜は、シード層7を陰極に接続し、Ni板を陽極に接続して形成する。なお、Ni膜を形成する前に、界面活性剤による洗浄および水洗、希硫酸による洗浄および水洗を行なうと、良好な膜質のNi膜が得られる場合がある。また、電解メッキに先立ち、Cu配線形成領域のシード層7を酸素アッシング処理すると、良好なメタル膜9を形成することができる。
【0047】
次に、フォトレジスト膜8を除去する。フォトレジスト膜8としてノボラック系ポジ型レジストを用いた場合は、アルカリまたは有機溶剤を剥離液として用いる。アルカリは、例えば水酸化ナトリウム3%水溶液(40℃)を用いる。このとき、露光時と同量ないしは3倍量程度の露光光をフォトレジスト膜8に照射すると剥離が容易になる。一方、有機溶剤としては、アセトン(室温)または市販のレジスト剥離液(100℃)を用いる。なお、これらの処理を行った後、水洗および乾燥を行い、さらに酸素アッシング処理を行なうと、次の工程でシード層7を除去する作業が容易になる。
【0048】
次に、フォトレジスト膜8で覆われていた領域のシード層7をウェットエッチングで除去する。シード層7の一部であるCu膜のエッチング液としては、塩化第二鉄、アルカリ系エッチング液など様々な種類があるが、ここでは、硫酸/過酸化水素水を主成分とするエッチング液を用いる。このエッチング液は、10秒以上のエッチング時間がないと制御が困難となって実用的観点では不利であるが、あまりに長い時間エッチングを行なうと、メタル膜9のサイドエッチングが大きくなったり、タクトが長くなったりする。そのため、エッチング液およびエッチング条件は、適宜実験により求めるのがよい。一方、シード層7の他部であるCr膜のエッチング液としては、フェリシアン系エッチング液、塩酸系エッチング液などがあるが、ここでは、過マンガン酸カリウムとメタケイ酸とを主成分とするエッチング液を用いる。
【0049】
図13および図14に示すように、上記シード層7を除去することにより、感光性ポリイミド樹脂膜5の上部にメタル膜9によって構成されるCu配線2とバンプランド2Aとが形成される。なお、シード層7をウェットエッチングで除去する際には、メタル膜9の表面も同時にエッチングされるが、メタル膜9の膜厚はシード層7の膜厚に比べて遙かに厚いので支障はない。
【0050】
上記Cu配線2とバンプランド2Aは、無電解メッキ法を用いて形成することもできる。また、ウエハ1の全面にスパッタリング法で堆積したメタル膜をエッチングして形成することもできるが、本実施の形態のように、電解メッキ法を用いた場合には、Cu配線2の厚膜化、微細化が容易になる。さらに、Cu配線2に代えて金(Au)や銀(Ag)を主成分とするメタル膜と半田拡散防止膜とで再配線を形成することもできる。半田拡散防止膜は、Niの他、Ni合金で構成することもできる。
【0051】
次に、図15に示すように、Cu配線2の上部に感光性ポリイミド樹脂からなる最上層保護膜12を形成する。最上層保護膜12を構成する感光性ポリイミド樹脂のベーク条件は、例えば次の通りである。まず、ウエハ1の表面に回転塗布法で感光性ポリイミド樹脂膜を塗布する。この感光性ポリイミド樹脂膜は、完全硬化後の膜厚が5μm〜25μm程度となるような膜厚で塗布する。次に、ホットプレート上で90℃、4分のプリベークを行って膜中の溶剤を除去し、続いてバンプランド2Aの上部以外の領域の感光性ポリイミド樹脂膜を露光した後、ホットプレート上で105℃、1分のベークを行ってポリイミド樹脂の光架橋反応を促進させる。
【0052】
次に、非露光(未硬化)部分、すなわちバンプランド2Aの上部の膜を現像処理によって除去した後、膜中に残留する溶剤を除去するためのベークを行う。このベークは、温度が低いホットプレートから高いホットプレートへウエハ1を順番に移しながら行う。具体的には、例えば図16に示すように、145℃、175℃、225℃で各3分のベークを行う。このベーク処理により、ポリイミド樹脂の架橋反応が促進されると共に、感光基の分解も始まる。続いて、ウエハ1をベーク炉に移し、酸素濃度20ppm以下の窒素雰囲気中、例えば図17の実線で示す時間−温度条件(最高温度:280℃〜300℃)でベークを行って感光性ポリイミド樹脂膜を完全硬化させることにより、最上層保護膜12を得る。
【0053】
このように、本実施の形態では、Cu配線2を挟む2層の絶縁膜(感光性ポリイミド樹脂膜5および最上層保護膜12)を共に感光性ポリイミド樹脂系の絶縁材料で構成する。そして、最上層保護膜12は、下層の感光性ポリイミド樹脂膜5よりも低温で硬化する材料(低温硬化型樹脂)を使用し、硬化時の温度が、下層の感光性ポリイミド樹脂膜5を硬化させる際の温度を超えないようにする。これにより、最上層保護膜12を硬化させる際に下層の感光性ポリイミド樹脂膜5からガスが発生する不具合を抑制できるので、Cu配線2と感光性ポリイミド樹脂膜5との界面にガスが溜まって膨れを引き起こす現象を抑制し、WCSPの信頼性および製造歩留まりの向上を図ることができる。
【0054】
上記の例では、下層の感光性ポリイミド樹脂膜5を高温硬化型樹脂で構成し、最上層保護膜5を低温硬化型樹脂で構成したが、これら2層の絶縁膜を共に低温硬化型感光性ポリイミド樹脂で構成することも可能である。この場合は、両者の硬化温度がほぼ同じとなるので、下層の感光性ポリイミド樹脂膜5の硬化時間を長くすることによって、膜中の溶剤成分を充分に除去しておく。そして、最上層保護膜5を硬化させる際は、下層の感光性ポリイミド樹脂膜5よりも硬化時間を短くすることによって、下層の感光性ポリイミド樹脂膜5からのガス発生を抑制する。
【0055】
具体的には、前記図6に示す工程に引き続いて、表面保護膜3の上部に低温硬化型感光性ポリイミド樹脂膜を回転塗布した後、ホットプレート上で90℃、4分のプリベークを行い、膜中の溶剤を除去する。次に、ボンディングパッドBPの上部以外の領域の感光性ポリイミド樹脂膜を露光した後、ホットプレート上で105℃、1分のベークを行い、ポリイミド樹脂の光架橋反応を促進させる。このベークは、例えば前記図16に示すように、温度が低いホットプレートから高いホットプレートへウエハ1を順番に移し、145℃、175℃、225℃で各3分のベークを行う。このベーク処理により、ポリイミド樹脂の架橋反応が促進されると共に、感光基の分解も始まる。続いて、ウエハ1をベーク炉に移し、酸素濃度20ppm以下の窒素雰囲気中、例えば図17の実線で示す時間−温度条件(最高温度:280℃〜300℃、150分〜180分)でベークを行うことにより、感光性ポリイミド樹脂膜を完全硬化させる。
【0056】
一方、最上層保護膜5は、上記と同じ低温硬化型感光性ポリイミド樹脂膜を使用し、ホットプレート上でのベーク処理は、前記図16に示す時間−温度条件で行うが、ベーク炉内での硬化処理は、例えば図18の実線で示す時間−温度条件(最高温度:280℃〜300℃、120分〜150分)で行う。
【0057】
最上層保護膜5を構成する低温硬化型感光性ポリイミド樹脂膜は、WCSP製造の最終工程で行われる半田バンプ14の形成温度(約240℃)よりも低い温度、例えば図19の実線で示す温度条件(最高温度:220℃〜240℃)で硬化させることもできる。この場合は、ポリイミド樹脂の架橋反応を促進させるのに長時間(例えば2時間程度)を必要とするが、半田バンプ14の形成時に下層の感光性ポリイミド樹脂膜5から発生するガスの量をさらに低減することができる。
【0058】
図20は、最上層保護膜5の硬化が完了したチップ領域1Aの要部断面図、図21は、要部平面図である。
【0059】
次に、図22に示すように、バンプランド2Aの表面に無電解メッキ法を用いて膜厚20nm〜100nm程度のAuメッキ層13を形成した後、図23に示すように、バンプランド2A上に半田バンプ14を接続する。なお、バンプランド2A上に半田バンプ14を形成する工程に先立ってウエハ1の裏面を研削し、ウエハ1の厚さを薄くしてもよい。
【0060】
また、半田バンプ14を形成する工程に先立ってバンプランド2Aの表面を清浄化することが望ましい。バンプランド2Aの表面を清浄化する方法としては、アルゴン(Ar)によるスパッタエッチングが最適とされているが、本実施の形態のように、ポリイミド樹脂膜を除去した後の清浄化方法としては、酸素アッシングが有効である。特に、プラズマ装置の電極とウエハ1との間にバイアス電圧を印加しながら酸素アッシングを行なうと、有機物汚染だけでなく無機物汚染も取り除くことができるので、バンプランド2Aと半田バンプ14の接続信頼性が向上する。
【0061】
また、最上層保護膜5をベークする工程で発生したガス成分がバンプランド2Aの表面に付着することによって、半田バンプ14の接続信頼性を低下させる可能性がある。この場合は、バンプランド2Aの表面を有機溶剤、例えばモノエタノールアミン/ジエチレングリコールモノブチルエーテル/ブチルセルソルブの混合溶剤で洗浄することにより、バンプランド2Aの表面に付着したガス成分を有効に除去することができる。
【0062】
バンプランド2A上に半田バンプ14を形成するには、図24、図25に示すように、バンプランド2Aの配置に対応する開孔30が形成された半田印刷マスク31をウエハ1上に位置合わせして重ね、スキージ32によってバンプランド2Aの表面に半田ペースト14Aを印刷する。
【0063】
次に、ウエハ1を240℃程度の温度で加熱し、半田ペースト14Aをリフローさせることにより、バンプランド2A上に前記図23に示すような球状の半田バンプ14が形成される。半田バンプ14は、例えば98.5%のSn(錫)、1%のAg(銀)および0.5%のCuからなるPb(鉛)フリー半田(溶融温度=220℃〜230℃)で構成され、その直径は、125μm〜450μm程度である。
【0064】
半田バンプ14は、上記した印刷法に代えてメッキ法で形成することもできる。また、あらかじめ球状に成形した半田ボールをバンプランド2A上に供給し、その後、ウエハ1を加熱して半田ボールをリフローすることによって形成することもできる。さらに、AuやCuを核としてその周囲を半田材料で覆った半田ボールや、導電性粉末を配合した樹脂で形成したバンプ電極などを使用することもできる。
【0065】
その後、ウエハ1をバーンイン検査に付して各チップ領域1Aの最終検査を行った後、図26に示すように、ダイシングブレード40を使ってウエハ1の各チップ領域1Aを個片のチップ1Bに切断、分離することにより、前記図1〜図3に示した本実施の形態のWCSPが完成する。
【0066】
(実施の形態2)
本実施の形態は、配線基板上に各種電子部品を搭載する半導体装置に適用したものであり、以下、その製造方法を図面に従って工程順に説明する。
【0067】
図27は、内層配線21を形成した配線基板20の要部を示す断面図である。配線基板20は、エポキシ樹脂やポリイミド樹脂など、周知の配線基板用有機樹脂をベース層に用い、電解メッキによるセミアディティブ法、スパッタとエッチングを用いたサブトラクト法など、周知の配線形成技術を使ってCu、W、Agなどからなる複数層(例えば4層)の配線21を形成したものである。これらの配線21は、配線基板20に形成されたビアホール22を介して互いに接続されている。また、最下層の配線21の一部は、ソルダレジスト23によって覆われており、ソルダレジスト23によって覆われていない領域が電極パッド24を構成している。
【0068】
配線基板20のベース層は、有機樹脂の他、ガラス、シリコンなどの無機材料であってもよい。また、配線基板20は、剛性基板の他、フィルム状のフレキシブル配線基板(FPC)であってもよい。また、配線基板20に代えて、配線21を有しないベース層のみで構成された基板を用意してもよい。この場合も、ベース層は、有機樹脂の他、ガラス、シリコンなどの無機材料であってもよい。
【0069】
配線基板20上に形成する再配線は、前記実施の形態1と同様、電解メッキ法で形成したCu膜で構成することもできるが、ここでは、Al膜で構成する場合について説明する。また、Al膜の形成方法として、メッキ法、蒸着法などを用いることもできるが、ここでは、感光性ポリイミド樹脂膜25に対する接着性に優れたスパッタリング法を用いる場合について説明する。
【0070】
上記配線基板20に再配線を形成するには、まず、図28に示すように、配線基板20の表面に回転塗布法を用いて感光性ポリイミド樹脂膜25を形成し、露光およびベーク処理を行った後、非露光(未硬化)部分を現像して除去することにより、最上層の配線21の一部を露出させる。
【0071】
感光性ポリイミド樹脂膜25は、前記実施の形態1で使用した感光性ポリイミド樹脂膜5と同じ高温硬化型樹脂からなり、前記図9、図10に示した時間−温度条件(最高温度:300℃〜350℃)に従ってベークを行う。
【0072】
次に、図29に示すように、感光性ポリイミド樹脂膜25の上部にスパッタリング法を用いて膜厚3μm程度のAl膜26aを堆積する。なお、Al膜26aを堆積する工程に先立ってスパッタエッチングを行い、感光性ポリイミド樹脂膜25で覆われていない領域の配線21の表面の自然酸化膜を除去しておくことが望ましい。ただし、このスパッタエッチングを過剰に行なうと、感光性ポリイミド樹脂膜25の絶縁性が阻害されるので、前記実施の形態1で述べた方法により、スパッタエッチング量を最適化することが望ましい。また、有機物による汚染が懸念される場合には、スパッタエッチングに先立って酸素アッシングを行うことが望ましい。
【0073】
次に、図30に示すように、フォトレジスト膜15をマスクにしたウェットエッチングでAl膜26aをパターニングすることによって、配線21に接続されたAl配線(再配線)26を形成する。なお、Al膜26aのエッチング液として酸を使用する場合、フォトレジスト膜15の材料は特に限定されないが、エッチング液としてアルカリを使用する場合は、アルカリに耐えられるレジスト材料を選択する必要がある。また、再配線をAl膜26aに代えてCuとCrの積層膜で構成する場合は、Crのエッチング液に耐えられるレジスト材料を選択する必要がある。これらの場合に適したレジスト材料として、例えばベースポリマーにゴム成分が入ったレジスト材料を用い、現像後に100℃以上に加熱処理したものを例示することができる。
【0074】
Al膜26aのエッチングに好適な酸性エッチング液としては、燐酸、酢酸および硝酸の混合液を例示することができる。一方、再配線をCuとCrの積層膜で構成する場合は、Crのエッチング液として、過マンガン酸カリウムおよびメタケイ酸ナトリウムの混合溶液を例示することができる。また、Cuのエッチング液として、硫酸−過酸化水素系エッチング液、酸、塩化第二鉄溶液など、広く用いられているエッチング液を例示することができる。なお、Al膜26aの上部にフォトレジスト膜15を形成した後、エッチングを開始する前に酸素アッシングを行うと、エッチング液によるAl膜26aの濡れ性が均一となり、エッチングばらつきを抑制できる。
【0075】
次に、フォトレジスト膜15を除去し、続いてレジスト残渣を除去するための酸素アッシングを行った後、図31に示すように、Al配線26の上部に回転塗布法を用いて第2層目の感光性ポリイミド樹脂膜27を形成し、続いて露光およびベーク処理を行った後、非露光(未硬化)部分を現像して除去することにより、バンプランド26bを形成する。
【0076】
感光性ポリイミド樹脂膜27は、前記実施の形態1で使用した最上層保護膜12と同じ低温硬化型樹脂からなり、前記図16、図17に示した時間−温度条件(最高温度:280℃〜300℃)に従ってベークを行う。すなわち、第2層目の感光性ポリイミド樹脂膜27を硬化させる温度は、第1層目の感光性ポリイミド樹脂膜25を硬化させる際の温度より低くする。これにより、感光性ポリイミド樹脂膜27を硬化させる際に下層の感光性ポリイミド樹脂膜25からガスが発生する不具合を抑制できるので、Al配線26と感光性ポリイミド樹脂膜25との界面にガスが溜まって膨れを引き起こす現象を抑制することができる。
【0077】
上記の例では、第1層目の感光性ポリイミド樹脂膜25を高温硬化型樹脂で構成し、第2層目の感光性ポリイミド樹脂膜27を低温硬化型樹脂で構成したが、これら2層の絶縁膜を共に低温硬化型感光性ポリイミド樹脂で構成することも可能である。この場合は、第1層目の感光性ポリイミド樹脂膜25の硬化時間を長くすることによって、膜中の溶剤を充分に除去しておく(前記図16、図17参照)。そして、第2層目の感光性ポリイミド樹脂膜を硬化させる際は、感光性ポリイミド樹脂膜5よりも硬化時間を短くすることによって、感光性ポリイミド樹脂膜25からのガス発生を抑制する(前記図18参照)。
【0078】
また、上記の例では、2層のポリイミド樹脂膜を感光性ポリイミド樹脂膜(25、27)で構成したが、これらの一方または両方を非感光性ポリイミド樹脂膜で構成してもよい。この場合は、非感光性ポリイミド樹脂膜を塗布およびベークした後、フォトレジスト膜をマスクにしたドライエッチングやレーザビームの照射によって、ポリイミド樹脂膜の一部を除去すればよいが、第1層目を高温硬化型樹脂で構成し、第2層目を低温硬化型樹脂で構成するか、または両方共に低温硬化型樹脂で構成し、第1層目の低温硬化型樹脂の硬化時間を第2層目より長くすることは、感光性ポリイミド樹脂膜(25、27)を使用する場合と同様である。
【0079】
また、加工対象となるポリイミド樹脂膜とレーザ光源との間にパターンを描画したマスクを設置し、ポリイミド樹脂膜の一部を除去することも可能である。また、マスクを使用する手段に代えて、レーザ光を走査しながらポリイミド樹脂膜を一箇所ずつ除去するすることも可能である。なお、何れの方法を採用した場合でも、加工後に酸素アッシング処理を行ない、配線(21、26)の表面の異物を除去することが望ましい。
【0080】
図32は、上記のようにして得られた配線基板20の上面のバンプランド26bに半田バンプ28を介して半導体チップ33をリフロー接続し、配線基板20の下面の電極パッド24に半田バンプ29をリフロー接続することによって完成した半導体装置を示している。
【0081】
半田バンプ29は、球状に成形した半田ボールをフラックスによって電極パッド24に仮付けし、その後、リフローを行うことによって形成することもできる。また、配線基板20上には、半導体チップ33の他、各種電子部品を実装することもできる。電子部品と配線基板20との接続方法も半田バンプ28に限らず、ワイヤボンディングなど、各種の接続方法を用いることができる。
【0082】
第2層目の感光性ポリイミド樹脂膜27は、電子部品の実装工程で行われる半田バンプ28のリフロー温度より低い温度、例えば前記図19の実線で示す温度条件で硬化させることもできる。この場合は、ポリイミド樹脂の架橋反応を促進させるのに長時間(例えば2時間程度)を要するが、半田バンプ28のリフロー時に下層の感光性ポリイミド樹脂膜25から発生するガスの量を充分に抑制することができる。
【0083】
また、本実施の形態によれば、配線基板20の反りを低減することができるという効果も得られる。すなわち、感光性ポリイミド樹脂膜25、27をベークする工程では、ベーク後の冷却工程でベース層が配線21よりも大きく収縮するために、配線基板20に反りが発生するが、ベークを温度を下げることにより、この反りを低減することができる。
【0084】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【0085】
前記実施の形態では、配線の下層と上層にポリイミド樹脂からなる絶縁層を形成する場合について説明したが、これに限定されるものではなく、3層以上のポリイミド樹脂からなる絶縁層の間に2層以上の配線を形成する場合にも適用できる。すなわち、図33に示すように、n層の絶縁層がある場合には、1層目よりも2層目、2層目よりも3層目というように、各絶縁層のベーク温度を先行する絶縁層のベーク温度よりも低くするか、あるいは図34に示すように、各絶縁層のベーク温度が先行する絶縁層のベーク温度を超えないようにすることによって、絶縁層に残留する物質の分解によるガス成分の発生を抑制することができるので、前記実施の形態と同様の効果を得ることができる。
【0086】
前記実施の形態では、絶縁層として感光性ポリイミド樹脂を使用する場合について説明したが、エポキシ樹脂その他の感光性有機材料を使用する場合にも適用できる。絶縁層は、フォトリソグラフィ工程を低減する観点から感光性を有する有機材料を使用することが望ましいが、非感光性材料を使用する場合にも適用できる。いずれの場合も、先行する下層の絶縁層のベーク温度を超えない温度で上層の絶縁層をベークすることにより、下層の絶縁層から発生するガスの量を抑制することができる。
【0087】
【発明の効果】
本願によって開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、以下の通りである。
【0088】
上層の有機絶縁膜を形成する際に、下層の有機絶縁膜の発生するガスの量を有効に低減することが可能となるので、配線と有機樹脂膜との界面にガスが溜まって膨れを引き起こす不良を抑制することができる。
【図面の簡単な説明】
【図1】本発明の一実施の形態である半導体装置の外観を示す斜視図である。
【図2】本発明の一実施の形態である半導体装置の再配線およびボンディングパッドのレイアウトを示す斜視図である。
【図3】本発明の一実施の形態である半導体装置の要部断面図である。
【図4】本発明の一実施の形態である半導体装置の製造方法を示すフロー図である。
【図5】本発明の一実施の形態である半導体装置の製造方法を示すウエハの平面図である。
【図6】本発明の一実施の形態である半導体装置の製造方法を示すウエハの要部断面図である。
【図7】本発明の一実施の形態である半導体装置の製造方法を示すウエハの要部断面図である。
【図8】本発明の一実施の形態である半導体装置の製造方法を示すウエハの要部断面図である。
【図9】ホットプレート内における感光性ポリイミド樹脂の硬化条件を示すグラフである。
【図10】ベーク炉内における感光性ポリイミド樹脂の硬化条件を示すグラフである。
【図11】本発明の一実施の形態である半導体装置の製造方法を示すウエハの要部断面図である。
【図12】本発明の一実施の形態である半導体装置の製造方法を示すウエハの要部断面図である。
【図13】本発明の一実施の形態である半導体装置の製造方法を示すウエハの要部平面図である。
【図14】本発明の一実施の形態である半導体装置の製造方法を示すウエハの要部断面図である。
【図15】本発明の一実施の形態である半導体装置の製造方法を示すウエハの要部断面図である。
【図16】ホットプレート内における最上層保護膜の硬化条件を示すグラフである。
【図17】ベーク炉内における最上層保護膜の硬化条件を示すグラフである。
【図18】ベーク炉内における感光性ポリイミド樹脂の硬化条件の別例を示すグラフである。
【図19】ベーク炉内における最上層保護膜の硬化条件の別例を示すグラフである。
【図20】本発明の一実施の形態である半導体装置の製造方法を示すウエハの要部断面図である。
【図21】本発明の一実施の形態である半導体装置の製造方法を示すウエハの要部平面図である。
【図22】本発明の一実施の形態である半導体装置の製造方法を示すウエハの要部断面図である。
【図23】本発明の一実施の形態である半導体装置の製造方法を示すウエハの要部断面図である。
【図24】本発明の一実施の形態である半導体装置の製造方法(バンプ形成工程)を示すウエハの斜視図である。
【図25】本発明の一実施の形態である半導体装置の製造方法を示すウエハの要部断面図である。
【図26】本発明の一実施の形態である半導体装置の製造方法(ダイシング工程)を示すウエハの斜視図である。
【図27】本発明の他の実施の形態である配線基板の製造方法を示す要部断面図である。
【図28】本発明の他の実施の形態である配線基板の製造方法を示す要部断面図である。
【図29】本発明の他の実施の形態である配線基板の製造方法を示す要部断面図である。
【図30】本発明の他の実施の形態である配線基板の製造方法を示す要部断面図である。
【図31】本発明の他の実施の形態である配線基板の製造方法を示す要部断面図である。
【図32】本発明の他の実施の形態である配線基板の製造方法を示す要部断面図である。
【符号の説明】
1 半導体ウエハ
1A チップ領域
1B 半導体チップ
2 Cu配線(再配線)
2A バンプランド
3 表面保護膜
4 最上層配線
5 感光性ポリイミド樹脂膜
6 開孔
7 シード層
8 フォトレジスト膜
9 メタル膜
12 最上層保護膜
13 Auメッキ層
14 半田バンプ
14A 半田ペースト
15 フォトレジスト膜
20 配線基板
21 内層配線
22 ビアホール
23 ソルダレジスト
24 電極パッド
25 感光性ポリイミド樹脂膜
26 Al配線(再配線)
26a Al膜
26b バンプランド
27 感光性ポリイミド樹脂膜
28、29 半田バンプ
30 開孔
31 半田印刷マスク
32 スキージ
33 半導体チップ
40 ダイシングブレード
WCSP ウエハレベルCSP

Claims (9)

  1. 以下の工程を有する半導体装置の製造方法:
    (a)半導体基板の主面上に、複数の半導体素子、複数の配線および前記複数の配線の一部によって構成された複数の内部接続端子を形成する工程、
    (b)前記複数の配線の上部に無機絶縁膜を形成し、前記無機絶縁膜の表面に前記複数の内部接続端子を露出する工程、
    (c)前記無機絶縁膜の上部に第1の温度で第1の有機絶縁膜を形成し、前記第1の有機絶縁膜の表面に前記複数の内部接続端子を露出する工程、
    (d)前記第1の有機絶縁膜の上部に、それぞれの一端が前記内部接続端子に接続され、他端が外部接続端子を構成する複数の再配線を形成する工程、
    (e)前記再配線の上部に前記第1の温度以下の第2の温度で第2の有機絶縁膜を形成し、前記第2の有機絶縁膜の表面に複数の前記外部接続端子を露出する工程、
    (f)前記工程(e)の後、前記複数の外部接続端子のそれぞれに、前記第1の温度以下の第3の温度で電極を接続する工程。
  2. 前記第3の温度を、前記第2の温度以下にすることを特徴とする請求項1記載の半導体装置の製造方法。
  3. 前記第1および第2の有機絶縁膜は、露光、現像によってパターンを形成し得る感光性機能を有することを特徴とする請求項1記載の半導体装置の製造方法。
  4. 前記第1および第2の有機絶縁膜は、ポリイミド樹脂を主成分として含むことを特徴とする請求項1記載の半導体装置の製造方法。
  5. 前記第1および第2の有機絶縁膜を同一温度で形成し、前記第1の有機絶縁膜の形成時間を前記第2の有機絶縁膜の形成時間よりも長くすることを特徴とする請求項1記載の半導体装置の製造方法。
  6. ベース基板上に2層以上の有機絶縁膜と1層以上の配線とを交互に積層して形成する配線基板の製造方法であって、
    前記2層以上の有機絶縁膜のそれぞれを、先に形成した下層の有機絶縁膜の形成温度以下の温度で形成することを特徴とする配線基板の製造方法。
  7. 前記ベース基板上に電子部品を実装する温度を、前記2層以上の有機絶縁膜のうち、最上層の有機絶縁膜を形成する温度以下にすることを特徴とする請求項6記載の配線基板の製造方法。
  8. 前記2層以上の有機絶縁膜は、露光、現像によってパターンを形成し得る感光性機能を有する有機絶縁膜を含むことを特徴とする請求項6載の配線基板の製造方法。
  9. 前記2層以上の有機絶縁膜は、ポリイミド樹脂を主成分とする有機絶縁膜を含むことを特徴とする請求項6記載の配線基板の製造方法。
JP2003199382A 2003-07-18 2003-07-18 半導体装置の製造方法および配線基板の製造方法 Pending JP2005039017A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003199382A JP2005039017A (ja) 2003-07-18 2003-07-18 半導体装置の製造方法および配線基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003199382A JP2005039017A (ja) 2003-07-18 2003-07-18 半導体装置の製造方法および配線基板の製造方法

Publications (1)

Publication Number Publication Date
JP2005039017A true JP2005039017A (ja) 2005-02-10

Family

ID=34208852

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003199382A Pending JP2005039017A (ja) 2003-07-18 2003-07-18 半導体装置の製造方法および配線基板の製造方法

Country Status (1)

Country Link
JP (1) JP2005039017A (ja)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007067286A (ja) * 2005-09-01 2007-03-15 Fuji Electric Holdings Co Ltd 半導体装置の製造方法および半導体装置の製造装置
JP2008172151A (ja) * 2007-01-15 2008-07-24 Dainippon Printing Co Ltd 多層配線基板
JP2010098064A (ja) * 2008-10-15 2010-04-30 Fujikura Ltd 積層配線基板及びその製造方法
JP2011187969A (ja) * 2005-02-25 2011-09-22 Casio Computer Co Ltd 半導体装置の製造方法
CN103745938A (zh) * 2014-02-08 2014-04-23 华进半导体封装先导技术研发中心有限公司 扇出型圆片级封装的制作方法
CN103745936A (zh) * 2014-02-08 2014-04-23 华进半导体封装先导技术研发中心有限公司 扇出型方片级封装的制作方法
WO2015182234A1 (ja) * 2014-05-26 2015-12-03 トヨタ自動車株式会社 半導体装置およびその製造方法
JP2015222790A (ja) * 2014-05-23 2015-12-10 トヨタ自動車株式会社 半導体装置の製造方法
JP2017212248A (ja) * 2016-05-23 2017-11-30 サンケン電気株式会社 半導体装置
CN113410366A (zh) * 2020-03-17 2021-09-17 欣兴电子股份有限公司 发光二极管封装结构及其制作方法
CN115050653A (zh) * 2022-08-16 2022-09-13 宁波芯健半导体有限公司 Soi芯片的晶圆级封装方法、系统及存储介质

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011187969A (ja) * 2005-02-25 2011-09-22 Casio Computer Co Ltd 半導体装置の製造方法
JP2007067286A (ja) * 2005-09-01 2007-03-15 Fuji Electric Holdings Co Ltd 半導体装置の製造方法および半導体装置の製造装置
JP2008172151A (ja) * 2007-01-15 2008-07-24 Dainippon Printing Co Ltd 多層配線基板
JP2010098064A (ja) * 2008-10-15 2010-04-30 Fujikura Ltd 積層配線基板及びその製造方法
CN103745938B (zh) * 2014-02-08 2016-08-17 华进半导体封装先导技术研发中心有限公司 扇出型圆片级封装的制作方法
CN103745938A (zh) * 2014-02-08 2014-04-23 华进半导体封装先导技术研发中心有限公司 扇出型圆片级封装的制作方法
CN103745936A (zh) * 2014-02-08 2014-04-23 华进半导体封装先导技术研发中心有限公司 扇出型方片级封装的制作方法
JP2015222790A (ja) * 2014-05-23 2015-12-10 トヨタ自動車株式会社 半導体装置の製造方法
WO2015182234A1 (ja) * 2014-05-26 2015-12-03 トヨタ自動車株式会社 半導体装置およびその製造方法
JP2017212248A (ja) * 2016-05-23 2017-11-30 サンケン電気株式会社 半導体装置
CN113410366A (zh) * 2020-03-17 2021-09-17 欣兴电子股份有限公司 发光二极管封装结构及其制作方法
CN115050653A (zh) * 2022-08-16 2022-09-13 宁波芯健半导体有限公司 Soi芯片的晶圆级封装方法、系统及存储介质
CN115050653B (zh) * 2022-08-16 2022-12-30 宁波芯健半导体有限公司 Soi芯片的晶圆级封装方法、系统及存储介质

Similar Documents

Publication Publication Date Title
JP5296590B2 (ja) 半導体パッケージの製造方法
US6426281B1 (en) Method to form bump in bumping technology
US6605524B1 (en) Bumping process to increase bump height and to create a more robust bump structure
US6218281B1 (en) Semiconductor device with flip chip bonding pads and manufacture thereof
JP4174174B2 (ja) 半導体装置およびその製造方法並びに半導体装置実装構造体
US8183147B2 (en) Method of fabricating a conductive post on an electrode
US7417326B2 (en) Semiconductor device and manufacturing method of the same
KR100425559B1 (ko) 열경화성 수지로 제조된 스트레스 흡수층을 구비하는플립칩형 반도체 장치 및 그 제조방법
TW200929477A (en) Interposer and method for manufacturing interposer
JP2005235905A (ja) 半導体装置とその製造方法
JP2002057252A (ja) 半導体装置及びその製造方法
JP2005039017A (ja) 半導体装置の製造方法および配線基板の製造方法
KR100709158B1 (ko) 반도체 장치 및 그 제조방법
KR20070082834A (ko) 반도체 장치 및 그 제조 방법
JP2012074406A (ja) 半導体装置および半導体装置の製造方法
US7384873B2 (en) Manufacturing process of semiconductor device
JP2005260081A (ja) 半導体装置及びその製造方法
JP2006332694A (ja) 半導体表面上に金属バンプを形成する方法
JP5633095B2 (ja) 半導体パッケージの製造方法および半導体パッケージ
JP2003258014A (ja) 半導体表面上に金属バンプを形成する方法
TW201133667A (en) Semiconductor chip with stair arrangement bump structures
JP2002334897A (ja) 半導体装置のバンプ構造及びその製造方法
JP2004006452A (ja) 半導体装置
JP2005129665A (ja) 半導体装置およびその製造方法
JP2009060020A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050818

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060309

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061024

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061225

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070130